KR20010038937A - 단차도포성을 향상시키는 실린더형 커패시터 형성방법 - Google Patents

Abstract

커패시터 하부의 장벽층이 산화되는 문제점과, 커패시터 하부전극에 단차도포성(step coverage)이 나빠지는 것을 개선할 수 있는 실린더형 커패시터 형성방법에 관해 개시한다. 본 발명은 커패시터 하부전극층을 형성할 때, 일반적인 스퍼터링 방식만으로 하부전극층을 형성하지 않고 스퍼터링과 이온주입의 두방식을 복합하여 하부전극층을 형성함으로써, 이온주입 공정의 직진성에 의해 하부전극층을 형성할 때 단차도포성이 나빠지는 문제를 개선한다.

Description

단차도포성을 향상시키는 실린더형 커패시터 형성방법{Method for Cylinder type capacitor fabrication having improved step coverage in storage node}

본 발명은 반도체 소자의 제조방법에 관한 것으로, 더욱 상세하게는 커패시터 형성방법에 관한 것이다.

현재의 디램(DRAM) 커패시터는 하부전극으로 다결정실리콘을 사용하고 있다. 그러나, 이와 같은 다결정실리콘을 커패시터 전극으로 사용하는 대신, 금속이나 금속산화물 및 금속질화물을 커패시터 전극으로 사용하려는 연구가 진행되고 있다. 상기 금속계열의 커패시터 전극을 사용하는 경우, 형성이 용이한 커패시터의 구조는 실린더형 커패시터이다.

도 1은 종래기술에 의한 실린더형 커패시터의 형성방법의 문제점을 설명하기 위해 도시한 단면도이다.

도 1을 참조하면, 트랜지스터나 비트 라인(bit line)과 같은 하부구조가 형성된 반도체 기판(10)에 제1 층간절연막(12)을 형성한다. 상기 층간절연막(12)을 패터닝하여 하부의 트랜지스터의 소오스 영역을 노출하는 콘택홀을 형성하고, 폴리실리콘을 이용한 플러그층(14)과 그 상부에 확산방지를 위한 장벽층(16)을 TiN과 같은 물질을 사용하여 형성한다. 그 후, 상기 제1 층간절연막(12)을 평탄화한다.

상기 평탄화가 완료된 제1 층간절연막(12) 위에 제2 층간절연막(18)을 형성하고 커패시터가 형성될 영역의 제2 층간절연막(18)이 제거되게 패터닝을 진행한다. 이어서, 상기 패터닝이 완료된 결과물에 실린더형 커패시터의 하부전극층(20)을 스퍼터링 방식으로 형성한다.

그러나 상술한 종래기술은 하부전극층을 형성할 때, 도면의 A부분에서 단차도포성이 나빠져서 ① 후속공정에서 제2 층간절연막(18)을 제거할 때 하부전극층이 쓰러지는 문제점이 있으며, ② 후속공정에서 하부전극층(20) 위에 유전체막(미도시)을 증착하고 진행하는 열처리에서 장벽층(16)이 산화되어 매몰콘택과 커패시터가 연결되지 않는 문제점이 발생한다. 이러한 장벽층(16)의 산화는 하부전극물질, 하부전극의 두께, 유전체막의 증착온도 및 열처리 온도의 함수로 결정되는데, 일반적인 스퍼터링으로 하부전극층을 형성할 경우, 하부전극의 바닥에서 매우 얇은 막질이 형성됨으로 인하여 장벽층에 대한 산화가 쉽게 발생할 수 있다.

본 발명이 이루고자 하는 기술적 과제는 하부전극층을 형성할 때, 스퍼터링 방식에 직진성을 개선하는 이온주입방식을 복합하는 방식으로 사용하여 하부전극층의 단차도포성을 개선시키는 실린더형 커패시터 형성방법을 제공하는데 있다.

도 1은 종래기술에 의한 실린더형 커패시터의 형성방법의 문제점을 설명하기 위해 도시한 단면도이다.

도 2 내지 도 5는 본 발명에 의한 단차도포성을 향상시키는 실린더형 커패시터 형성방법을 설명하기 위해 도시한 단면도들이다.

상기 기술적 과제를 달성하기 위하여 본 발명은, 반도체 기판에 제1 층간절연막을 형성하고 플러그(plug) 및 장벽층으로 매몰콘택(BC)을 형성하는 단계와, 상기 제1 층간절연막을 평탄화하는 단계와, 상기 평탄화가 완료된 반도체 기판 전면에 제2 층간절연막을 증착하는 단계와, 커패시터가 형성될 영역의 제2 층간절연막을 제거하는 단계와, 상기 패터닝이 완료된 반도체 기판에 하부전극용 물질을 스퍼터링과 이온주입, 두방식을 복합하여 하부전극층을 형성하는 단계와, 상기 하부전극층을 패터닝하여 각 셀(cell)을 전기적 분리를 하는 단계와, 상기 제1 층간절연막 위에 있는 모든 제2 층간절연막을 제거하여 실린더형 커패시터 하부전극층을 형성하는 단계와, 상기 하부전극층 위에 유전체막을 증착하고 열처리를 하는 단계와, 상기 유전체막 위에 상부전극층을 형성하는 단계를 구비하는 것을 특징으로 하는 단차도포성을 향상시키는 실린더형 커패시터 형성방법을 제공한다.

본 발명에 따르면, 첫째 하부전극층의 단차도포성을 향상시켜 실린더형 커패시터 형성과정에서 하부전극층이 쓰러지는 것을 방지하고, 둘째, 장벽층 위에서 단차도포성이 개선되어 유전체막을 형성하고 수행하는 열처리 중에 장벽층이 산화되는 것을 방지할 수 있다.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다.

도2 내지 도 5는 본 발명에 의한 단차도포성을 향상시키는 실린더형 커패시터 형성방법을 설명하기 위해 도시한 단면도들이다.

당 명세서에서 말하는 커패시터는 가장 넓은 의미로 사용하고 있으며 도면에 도시된 실린더형 커패시터만을 한정하는 의미가 아니다. 따라서, 아래의 바람직한 실시예에서 기재한 내용은 예시적인 것이며 한정하는 의미가 아니다.

도 2를 참조하면, 반도체 기판(100)에 제1 층간절연막(102)을 형성하고 패터닝을 진행하여 매몰콘택(BC: Buried Contact) 형성을 위한 콘택홀을 형성한다. 이어서, 상기 콘택홀에 폴리실리콘을 이용한 플러그(104) 및 TiN과 같은 확산방지 물질을 이용하여 장벽층(barrier layer, 106)을 형성한다. 이어서, 상기 제1 층간절연막(102)의 표면을 노출시키는 평탄화를 화학기계적 연마(CMP) 공정을 사용하여 진행한다.

상기 평탄화가 완료된 반도체 기판(100)에 제2 층간절연막(108)을 증착하고, 커패시터가 형성된 영역을 제거하는 사진 및 식각공정을 진행한다. 그후, 스퍼터링 방식으로 제1 하부전극층(110)을 형성하고, 다시 이온주입 방식으로 제2 하부전극층(112)을 형성하여 실린더형 하부전극층(114)을 형성한다.

여기서, 스퍼터링과 이온주입방식을 복합적으로 사용하여 실린더형 하부전극층(114)을 형성하는 것은 본 발명의 목적을 달성하는 주요한 수단이 된다. 즉, 종래에는 스퍼터링 방식으로만 하부전극층을 형성하였기 때문에 단차도포성이 나빴으나, 본 발명에서는 스퍼터링 방식과 이온주입 방식을 복합적으로 사용하여 하부전극층(114)을 형성하기 때문에, 커패시터가 형성될 영역의 바닥 및 측벽에서 단차도포성이 떨어지는 것을 방지한다. 이것은 이온주입 방식으로 하부전극층(114)을 형성하면 막질을 형성할 때 증착되는 하부전극 물질의 직진성이 개선됨으로 인하여 스퍼터링 방식으로만 하부전극층을 형성하는 경우보다 커패시터가 형성되는 바닥면에서 막질의 두께를 두껍게 형성할 수 있기 때문이다.

도 3을 참조하면, 상기 결과물에 패터닝 공정을 진행하여 각 커패시터간에 하부전극층(114)이 단락되도록 사진 및 식각공정을 진행한다.

도 4를 참조하면, 상기 결과물에 습식 또는 건식식각 공정을 제거하여 제1 층간절연막(102) 위에 있는 모든 제2 층간절연막(108)을 완전히 제거한다.

도 5를 참조하면, 상기 결과물에 커패시터의 유전체막(116)을 형성하고, 열처리를 수행하고, 상기 유전체막(116) 위에 커패시터의 상부전극층(118)을 형성함으로써 본 발명에 의한 단차도포성을 향상시키는 실린더형 커패시터 형성을 완료한다.

본 발명은 상기한 실시예에 한정되지 않으며, 본 발명이 속한 기술적 사상 내에서 당 분야의 통상의 지식을 가진 자에 의해 많은 변형이 가능함이 명백하다.

따라서, 상술한 본 발명에 따르면, 첫째 하부전극층의 단차도포성을 향상시켜 실린더형 커패시터 형성과정에서 하부전극층이 쓰러지는 것을 방지하고, 둘째, 장벽층 위에서 단차도포성이 개선되어 유전체막을 형성하고 수행하는 열처리 중에 장벽층이 산화되는 것을 방지할 수 있다.

Claims (1)

1. 반도체 기판에 제1 층간절연막을 형성하고 플러그(plug) 및 장벽층으로 매몰콘택(BC)을 형성하는 단계;

   상기 제1 층간절연막을 평탄화하는 단계;

   상기 평탄화가 완료된 반도체 기판 전면에 제2 층간절연막을 증착하는 단계;

   커패시터가 형성될 영역의 제2 층간절연막을 제거하는 단계;

   상기 패터닝이 완료된 반도체 기판에 하부전극용 물질을 스퍼터링과 이온주입, 두방식을 복합하여 하부전극층을 형성하는 단계;

   상기 하부전극층을 패터닝하여 각 셀을 전기적 분리를 하는 단계;

   상기 제1 층간절연막 위에 있는 모든 제2 층간절연막을 제거하여 실린더형 커패시터 하부전극층을 형성하는 단계;

   상기 하부전극층 위에 유전체막을 증착하고 열처리를 하는 단계; 및

   상기 유전체막 위에 상부전극층을 형성하는 단계를 구비하는 것을 특징으로 하는 단차도포성을 향상시키는 실린더형 커패시터 형성방법.