KR20010038789A - 비파괴 읽기 복합형 강유전체 랜덤 액세스 메모리 및 그 작동 방법 - Google Patents

비파괴 읽기 복합형 강유전체 랜덤 액세스 메모리 및 그 작동 방법 Download PDF

Info

Publication number
KR20010038789A
KR20010038789A KR1019990046905A KR19990046905A KR20010038789A KR 20010038789 A KR20010038789 A KR 20010038789A KR 1019990046905 A KR1019990046905 A KR 1019990046905A KR 19990046905 A KR19990046905 A KR 19990046905A KR 20010038789 A KR20010038789 A KR 20010038789A
Authority
KR
South Korea
Prior art keywords
source
electrically connected
stripe
line
channel
Prior art date
Application number
KR1019990046905A
Other languages
English (en)
Inventor
유인경
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1019990046905A priority Critical patent/KR20010038789A/ko
Publication of KR20010038789A publication Critical patent/KR20010038789A/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/221—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements using ferroelectric capacitors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2253—Address circuits or decoders
    • G11C11/2255—Bit-line or column circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2253—Address circuits or decoders
    • G11C11/2257—Word-line or row circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2273—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2275—Writing or programming circuits or methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 CMOS 트랜지스터와 박막 트랜지스터(TFT)가 각각 하나씩 결합되어메모리셀을 형성하는 비파괴 읽기(NDRO; nondestructive read out) 복합형 강유전체 랜덤 액세스 메모리 및 그 작동 방법에 관한 것이다. 본 발명에 따른 비파괴 읽기(NDRO; nondestructive read out) 복합형 강유전체 랜덤 액세스 메모리는, 채널 상에 강유전체층 및 상부전극이 적층되는 CMOS 트랜지스터를 집적하는 방식으로 플로팅된 메모리 셀들을 형성하되, 선택 트랜지스터로서 박막 트랜지스터 혹은 CMOS 트랜지스터를 적층하되, 강유전체 캐패시터의 상부 전극을 전기적으로 연결하는 플레이트 라인을 일방향의 스트라이프 상으로 형성하고, 상기 제1드레인들이 전기적으로 접속되도록 상기 플레이트 라인과 나란한 방향으로 형성된 읽기용 비트라인과, 상기 선택 트랜지스터의 게이트를 상기 플레이트 라인과 교차하는 방향으로 연결하여 형성된 워드라인 및 TFT의 드레인들을 상기 플레이트 라인과 나란한 방향으로 연결하여 형성된 쓰기용 비트라인;을 구비한다.

Description

비파괴 읽기 복합형 강유전체 랜덤 액세스 메모리 및 그 작동 방법{Nondestructive read-out Ferroelectric random access memory using CMOS and Driving method thereof}
본 발명은 CMOS 트랜지스터와 박막 트랜지스터(TFT)가 각각 하나씩 결합되어메모리셀을 형성하는 비파괴 읽기(NDRO; nondestructive read out) 복합형 강유전체 랜덤 액세스 메모리 및 그 작동 방법에 관한 것이다.
도 1은 종래의 1T-1C 구조의 강유전체 랜덤 액세스 메모리의 개략적 수직 단면도이다. 도시된 바와 같이, 1T-1C 구조는 CMOS 트랜지스터(transistor; 10, 14b, 15, 16, 17)와 강유전체 캐패시터(11, 12, 13)를 연결하여 하나의 셀(cell)을 형성하고 있다. 즉, 불순물 도핑에 의하여 드레인(15) 및 소스(17)가 형성된 실리콘 기판(10)의 채널(19) 상에 절연층(14b)이 형성되고, 이 절연층(14b) 내에 게이트(16)가 형성되어 있는 CMOS 트랜지스터와 하부 전극(11), 강유전체층(12) 및 상부 전극(13)이 순차로 적층된 강유전체 캐패시터(11,12,13)이 연결된 구조로 되어 있다. 이를 1T-1C 구조라 부르는데 1T-1C가 한 개의 셀이 된다. 여기서, CMOS 트랜지스터의 드레인(15) 및 소스(17)의 상부는 절연층이 개구되어 비트라인(18a) 및 드레인 콘택트(18b)가 형성되어 있으며, 강유전체 캐패시터는 CMOS 기판(10) 위에 제작되고 주변의 트랜지스터와 연결되며, 그 상부에는 의 상부에는 절연층의 개구부를 통하여 전극(18c)이 형성되어 있다. 이와 같이, 각 메모리 셀들이 하나의 트랜지스터와 하나의 강유전체 캐패시터로 구성되는 1T-1C는 단일 트랜지스터(single transistor) FRAM에 등가하는 집적도를 보장할 수 없는 한계가 있다.
도 2는 종래의 1T-CC 구조의 강유전체 랜덤 액세스 메모리의 개략적 수직 단면도이다. 도시된 바와 같이, 1T-CC(1 transistor-common capacitor) 구조의 박막 트랜지스터 강유전체 랜덤 액세서 메모리는 박막 트랜지스터들이 공통 강유전체 캐패시터 상에 집적된 구조를 이루고 있다. 즉, 강유전체 캐패시터의 하부전극(1)을 먼저 증착하여 공통 전극으로 이용한다. 이 공통 하부전극(1)에 강유전물질(2)을 증착하여 공통 강유전체층(2)으로 이용한다. 이 때는 반도체에 대한 강유전체층 증착 온도의 제한이 없다. 다음에 각 메모리 셀(cell)을 형성하기 위하여 메모리 셀별로 상부전극(3)을 증착한다. 그 다음에 상부전극(3)에 절연체(4a)를 증착하되 상부전극(3)과 박막 트랜지스터가 접촉할 창(window)을 남겨둔다. 그 위에 박막 트랜지스터(TFT; thin film transistor)를 형성한다. 이와 같이, 전체적으로 공통인 하나의 강유전체층 상에 각 메모리 셀들에 대응하는 각각의 트랜지스터들이 형성된 1T-CC TFT-FRAM은 집적도는 1T-1C FRAM 보다 높을 수 있으나 여전히 집적도의 한계가 있다.
또한, 단일 트랜지스터 강유전체 랜덤 액세스 메모리(Single transistor FRAM)는 구조에 있어서는 단순하나 작동을 위한 회로 형성이 아직도 확립되어 있지 않고, 비파괴 읽기(NonDesructive Read Out) TFT-FRAM은 고집적에 적합하지 않으며, 단일 트랜지스터(single transistor) TFT-FRAM은 구조나 작동 방법이 복잡한 문제점이 있다.
본 발명은 상기와 같은 문제점을 개선하고자 창안된 것으로, 비파괴 읽기(NDRO; nondestructive read out) 방식의 강유전체 메모리를 위하여 집적도를 보장하는 동시에 강유전체 부위를 선택적으로 분극시키면서 크로스토크(crosstalk)의 영향을 받지않는 비파괴 읽기 복합형 강유전체 랜덤 액세스 메모리 및 그 작동 방법을 제공하는데 그 목적이 있다.
도 1은 종래의 1T-1C 구조의 강유전체 랜덤 액세스 메모리의 개략적 수직 단면도,
도 2는 종래의 1T-CC 구조의 강유전체 랜덤 액세스 메모리의 개략적 수직 단면도,
도 3은 본 발명에 따른 비파괴 읽기 복합형 강유전체 랜덤 액세스 메모리의 발췌 수직 단면도,
도 4a 및 도 4b는 각각 도 3의 비파괴 읽기 복합형 강유전체 랜덤 액세스 메모리의 등가 회로도,
도 5은 도 3의 비파괴 읽기 복합형 강유전체 랜덤 액세스 메모리 셀의 A-A'라인을 따라 절개한 개략적 투시 평면도,
도 6a 및 도 6b는 각각 도 3의 비파괴 읽기 복합형 강유전체 랜덤 액세스 메모리에서의 "쓰기" 동작을 설명하기 위한 도면,
도 7a 및 도 7b는 각각 도 3의 비파괴 읽기 복합형 강유전체 랜덤 액세스 메모리에서의 "읽기" 동작을 설명하기 위한 도면,
도 8은 도 3의 비파괴 읽기 복합형 강유전체 랜덤 액세스 메모리의 등가 회로도이다.
그리고 도 9는 본 발명에 따른 비파괴 읽기 복합형 강유전체 랜덤 액세스 메모리의 또 다른 실시예의 단면도이다.
＜도면의 주요부분에 대한 부호의 설명＞
101. "쓰기"용 비트라인(B)
102. 워드라인(W)
103. TFT의 소스
104. TFT용 제2채널
105. 콘택트 플러그(Contact plug)
106. "읽기"용 비트라인(B*)
107. 강유전체 캐패시터 하부전극용 제1채널
108. 도전성 접합층(conductive contact barrier)
109. 강유전체층
110. 플레이트 패드(혹은 플레이트 라인(plate line))
상기와 같은 목적을 달성하기 위하여 본 발명에 따른 비파괴 읽기 복합형 강유전체 랜덤 액세스 메모리는, 기판에 각 메모리 셀에 대응하여 제1불순물을 도핑한 양자우물을 구비하고, 상기 양자우물에 일정한 간격의 제1채널을 두고 형성된 제2불순물의 제1소스 및 제1드레인을 구비하며, 상기 채널 상에 강유전체층과 상부전극을 순차로 구비한 CMOS 트랜지스터들; 상기 CMOS 트랜지스터들 상에 각각 상기 제1불순물 및 제2불순물 도핑층으로 적층되어 제2채널 및 제2소스와 드레인을 이루고 상기 제2채널 상부에 게이트를 구비한 선택용 박막 트랜지스터들; 일방향의 상기 상부전극들이 전기적으로 접속되도록 스트라이프 상의 패턴으로 형성된 플레이트 라인들; 상기 제1드레인들이 전기적으로 접속되도록 상기 플레이트 라인과 나란한 방향의 스트라이프 상으로 형성된 읽기용 비트라인들; 상기 제1소스와 상기 양자우물을 함께 연결하는 접합층들; 상기 접합층과 상기 제2소스를 전기적으로 연결하는 플러그들; 상기 게이트들이 전기적으로 접속되도록 상기 플레이트 라인과 교차하는 방향의 스트라이프 상으로 형성된 워드라인들; 및
상기 제2드레인들이 전기적으로 접속되도록 상기 플레이트 라인과 나란한 방향의 스트라이프 상으로 형성된 쓰기용 비트라인;을 구비한 것을 특징으로 한다.
본 발명에 있어서, 상기 박막 트랜지스터들은 SOI 혹은 스마트 컷을 이용하여 제작하거나 반도체를 직접 증착하여 제작한 것이 바람직하다.
또한, 상기와 같은 목적을 달성하기 위하여 본 발명에 따른 또 다른 비파괴 읽기 복합형 강유전체 랜덤 액세스 메모리는, 기판에 각 메모리 셀에 대응하여 제1불순물을 도핑한 양자우물을 구비하고, 상기 양자우물에 일정한 간격의 제1채널을 두고 형성된 제2불순물의 제1소스 및 제1드레인을 구비하며, 상기 채널 상에 강유전체층과 상부전극을 순차로 구비한 CMOS 트랜지스터들; 상기 CMOS 트랜지스터들 상에 각각 상기 CMOS 트랜지스터에서 강유전체층을 제외한 CMOS 트랜지스터와 대칭구조를 갖도록 형성되어 제2채널, 제2소스와 드레인 및 상기 제2채널 상부에 게이트를 구비한 선택용 CMOS 트랜지스터들; 일방향의 상기 상부전극들이 전기적으로 접속되도록 스트라이프 상의 패턴으로 형성된 플레이트 라인들; 상기 제1드레인들이 전기적으로 접속되도록 상기 플레이트 라인과 나란한 방향의 스트라이프 상으로 형성된 읽기용 비트라인들; 상기 제1소스와 상기 양자우물을 함께 연결하는 접합층들; 상기 접합층과 상기 제2소스를 전기적으로 연결하는 플러그들; 상기 게이트들이 전기적으로 접속되도록 상기 플레이트 라인과 교차하는 방향의 스트라이프 상으로 형성된 워드라인들; 및 상기 제2드레인들이 전기적으로 접속되도록 상기 플레이트 라인과 나란한 방향의 스트라이프 상으로 형성된 쓰기용 비트라인;을 구비한 것을 특징으로 한다.
또한, 상기와 같은 목적을 달성하기 위하여 본 발명에 따른 비파괴 읽기 복합형 강유전체 랜덤 액세스 메모리의 작동 방법은, 기판에 각 메모리 셀에 대응하여 제1불순물을 도핑한 양자우물을 구비하고, 상기 양자우물에 일정한 간격의 제1채널을 두고 형성된 제2불순물의 제1소스 및 제1드레인을 구비하며, 상기 채널 상에 강유전체층과 상부전극을 순차로 구비한 CMOS 트랜지스터들; 상기 CMOS 트랜지스터들 상에 각각 상기 제1불순물 및 제2불순물 도핑층으로 적층되어 제2채널 및 제2소스와 드레인을 이루고 상기 제2채널 상부에 게이트를 구비한 선택용 박막 트랜지스터들; 일방향의 상기 상부전극들이 전기적으로 접속되도록 스트라이프 상의 패턴으로 형성된 플레이트 라인들; 상기 제1드레인들이 전기적으로 접속되도록 상기 플레이트 라인과 나란한 방향의 스트라이프 상으로 형성된 읽기용 비트라인들; 상기 제1소스와 상기 양자우물을 함께 연결하는 접합층들; 상기 접합층과 상기 제2소스를 전기적으로 연결하는 플러그들; 상기 게이트들이 전기적으로 접속되도록 상기 플레이트 라인과 교차하는 방향의 스트라이프 상으로 형성된 워드라인들; 및 상기 제2드레인들이 전기적으로 접속되도록 상기 플레이트 라인과 나란한 방향의 스트라이프 상으로 형성된 쓰기용 비트라인;을 구비한 비파괴 읽기 복합형 강유전체 랜덤 액세스 메모리의 작동 방법에 있어서, 상기 워드라인을 어드레싱의 기준으로 하여, (가) 상기 워드라인에 전압을 인가하여 메모리 셀을 어드레싱하고, 상기 읽기용 비트라인과 상기 플레이트 라인 간에 전위차를 인가하여 정보를 기록하는 쓰기 단계; 및 (나) 상기 워드라인에 전압을 인가하여 메모리 셀을 어드레싱하고, 상기 읽기용 비트라인에 인가된 전압에 의해 상기 쓰기용 비트라인에 접속된 센스 증폭기를 통하여 정보를 읽는 읽기 단계;를 포함하는 것을 특징으로 한다.
또한, 상기와 같은 목적을 달성하기 위하여 본 발명에 따른 또 다른 비파괴 읽기 복합형 강유전체 랜덤 액세스 메모리의 작동 방법은, 절연층 위에 놓인 기판에 각 메모리 셀에 대응하여 제1불순물을 도핑한 양자우물을 구비하고, 상기 양자우물에 일정한 간격의 제1채널을 두고 형성된 제2불순물의 제1소스 및 제1드레인을 구비하며, 상기 채널 상에 강유전체층과 상부전극을 순차로 구비한 플로팅된 CMOS 트랜지스터들; 상기 CMOS 트랜지스터들 상에 각각 상기 CMOS 트랜지스터에서 강유전체층을 제외한 CMOS 트랜지스터와 대칭구조를 갖도록 형성되어 제2채널, 제2소스와 드레인 및 상기 제2채널 상부에 제2게이트를 구비한 선택용 CMOS 트랜지스터들; 일방향의 상기 상부전극들이 전기적으로 접속되도록 스트라이프 상의 패턴으로 형성된 플레이트 라인들; 상기 제1드레인들이 전기적으로 접속되도록 상기 플레이트 라인과 나란한 방향의 스트라이프 상으로 형성된 읽기용 비트라인들; 상기 제1소스와 상기 양자우물을 함께 연결하는 접합층들; 상기 접합층과 상기 제2소스를 전기적으로 연결하는 플러그들; 상기 게이트들이 전기적으로 접속되도록 상기 플레이트 라인과 교차하는 방향의 스트라이프 상으로 형성된 워드라인들; 및 상기 제2드레인들이 전기적으로 접속되도록 상기 플레이트 라인과 나란한 방향의 스트라이프 상으로 형성된 쓰기용 비트라인;을 구비한 비파괴 읽기 복합형 강유전체 랜덤 액세스 메모리의 작동 방법에 있어서, 상기 워드라인을 어드레싱의 기준으로 하여, (가) 상기 워드라인에 전압을 인가하여 메모리 셀을 어드레싱하고, 상기 읽기용 비트라인과 상기 플레이트 라인 간에 전위차를 인가하여 정보를 기록하는 쓰기 단계; 및 (나) 상기 워드라인에 전압을 인가하여 메모리 셀을 어드레싱하고, 상기 읽기용 비트라인에 인가된 전압에 의해 상기 쓰기용 비트라인에 접속된 센스 증폭기를 통하여 정보를 읽는 읽기 단계;를 포함하는 것을 특징으로 한다.
이하 도면을 참조하면서 본 발명에 따른 비파괴 읽기 복합형 강유전체 랜덤 액세스 메모리 및 그 작동 방법을 상세하게 설명한다.
본 발명에 따른 비파괴 읽기 복합형 강유전체 랜덤 액세스 메모리는 박막트랜지스터의 워드 라인(word line)을 어드레스(address)를 위한 기준으로 삼으면서 기록용 비트 라인(bit line)(B)과 읽기용 비트 라인(bit line)(B*)이 따로 있는 점에 특징이 있으며, 채널 상면에 강유전체 캐패시터가 형성되어 있는 1T-1C 구조의 CMOS 트랜지스터에 선택용 박막 트랜지스터(TFT)가 결합된 구조를 갖는다.
도 3은 본 발명에 따른 비파괴 읽기 복합형 강유전체 랜덤 액세스 메모리(NDRO 1T-1C 복합형 FRAM)의 발췌 수직 단면도이다. 도시된 바와 같이, 본 발명에 따른 비파괴 읽기 복합형 FRAM은, 각 단위 셀들이 기록용 플로팅된(floated ) CMOS FET 상에 스위칭용 TFT이 형성된 구조를 갖는다. 여기서, CMOS 트랜지스터는 절연체가 깔린 기판에 형성된 p-well(107)에 일정한 간격을 두고 n+로 도핑된 제1소스 및 제1드레인이 형성되고, 소스와 드레인 사이의 p-well 영역이 제1채널(107)이 된다. 이 채널 상부에는 강유전체층(109) 및 상부 전극(110')이 형성되어 1T-1C 구조를 가지게 되며, 상부 전극(110')은 CMOS 트랜지스터의 게이트가 된다. 또한, 스위칭용 박막 트랜지스터는 SOI(silicon on insulate) 혹은 스마트 컷(smart cut)을 사용하여 제작하거나 Si 박막을 직접 증착하여 제작한다. 그리고, 각 단위셀에 형성된 강유전체 캐패시터의 상부전극(110')들이 스트라이프 상의 플레이트 라인(110)으로 연결되고, 스위칭용 박막 트랜지스터의 게이트들이 플레이트 라인(110)들과 교차하는 방향의 스트라이프 상으로 연결되어 워드라인(102)이 형성된다. CMOS 트랜지스터의 제1드레인(107a)들은 플레이트 라인(110)과 나란한 방향의 읽기전용 비트 라인(106; bit*)으로 연결하고, 제1소스(107b)들은 p-well(107)과 같은 도전성 물질로 연결하여 접합층(108)을 형성한다. 이 도전성 물질의 접합층(108)들은 다시 스위칭용 TFT의 제2소스(103a)들과 각각 콘택트 플러그(105)로 연결된다. TFT의 제2드레인(103b)은 플레이트 라인과 동일한 방향으로 연결되어 쓰기전용 비트 라인(B)(101)이 된다. 이러한 구조를 NDRO 1T-1C 복합형 FRAM이라고 명명한다. 도 4a 및 도 4b는 각각 이들 비파괴 읽기 박막트랜지스터 강유전체 랜덤 액세스 메모리의 등가 회로도를 나타낸다.
도 5는 도 3의 NDRO 1T-1C 복합형 FRAM cell의 A-A'라인을 따라 절개한 개략적 투시 평면도이다. 도시된 바와 같이, 플레이트 라인(110)과 비트 라인(bit line)(101)들은 서로 평행하고 워드 라인(word line)(102)들과는 수직을 이룬다.
이상과 같은 구조의 NDRO 1T-1C 복합형 FRAM의 작동 방법은 다음과 같다.
먼저, 도 6a 및 도 6b는 각각 도 3의 비파괴 읽기 박막트랜지스터 강유전체 랜덤 액세스 메모리(NDRO 1T-1C 복합형 FRAM)에서의 "쓰기" 동작을 설명하기 위한 도면이다. 이들 도면에서는 n-채널 트랜지스터의 경우를 예로 들고 있다. 도 6a에 도시된 바와 같이, 게이트 라인(word line)(102)에 먼저 전압 Vw를 인가하여 메모리 셀을 선택하는 어드레싱을 한 다음, 비트라인(101)에 전압 Vb를 인가하면 TFT가 동작하면서 콘택트(contact) 접합층(108)을 거쳐 전압이 강유전체 캐패시터의 하부전극 역할을 하는 p-채널(well)(107)에 전달되면 채널(107) 면적에 해당하는 만큼 강유전체가 분극된다. 이를 "0"로 지정한다. 반대로, 도 6b에 도시된 바와 같이, 분극시키는 경우에는 게이트 라인(word line)(102)에 전압 Vw을 인가하여 어드레싱을 하고, 플레이트 패드(plate pad)(110)에 전압 Vp를 인가하면, 강유전체 캐패시터의 상부전극(110')에 Vp가 인가되어 분극이 반전된다. 이를 "1"로 지정한다. "0"으로 분극되면 하부전극 제1채널(107)에는 양의 속박전하(positve bound charge)가 형성되고, "1"로 분극되면 하부전극 제1채널(107)에는 음의 속박전하(negative bound charge)가 형성된다.
다음에, 도 7a 및 도 7b는 각각 도 3의 비파괴 읽기 복합형 강유전체 랜덤 액세스 메모리(NDRO 1T-1C TFT-FRAM)에서의 "읽기" 동작을 설명하기 위한 도면이다. 메모리 상태를 읽을 때에는 게이트 라인(word line)(102)에 전압 Vw을 인가하여 읽을 셀을 어드레싱하고 읽기 전용 비트 라인(106)에는 전압 Vr을 인가한다. 먼저, 도 7a에 도시된 바와 같이, "0"으로 기록된 경우에는 채널(107)이 “off"상태 이므로 전류가 흐르지 않고, 도 7b에 도시된 바와 같이, "1"로 기록된 경우는 채널(107)이 "on"이므로 전류가 흐르면서 센스 증폭기(sense amplifer;S/A)로 감지하게 된다. p-채널의 경우는 n-채널과 원리는 같되 "0"이 "on"이 되고 "1"이 "off"가 된다.
이와 같은 쓰기 혹은 읽기 방법은, 도 8에 도시된 바와 같이, 특히 작동의 시작 단계에서 쓰거나 읽을 메모리 셀을 선택하기 위하여 특정 워드 라인(W(n))에 전압을 인가하여 어드레싱하는 점에 특징이 있다.
한편, 도 9는 본 발명에 따른 1T-1C 구조의 비파괴 읽기 복합형 강유전체 랜덤 액세스 메모리의 또 다른 실시예의 단면도이다. 이 실시예는 하부의 CMOS 트랜지스터의 구조는 앞서 실시예의 구조와 동일하고, 다만 스위칭용 박막 트랜지스터를 유사한 구조의 CMOS 트랜지스터로 대체한 것이다. 즉, 상부의 스위칭용 CMOS 트랜지스터는 하부의 CMOS 트랜지스터에서 강유전체층과 상부전극 및 상부전극을 연결하는 플레이트 라인을 제거한 구조와 대칭 구조를 이룬다.
이상 설명한 바와 같이, 본 발명에 따른 비파괴 읽기 복합형 강유전체 랜덤 액세스 메모리는 셀 사이즈(cell size)가 상부전극 면적으로 정해지므로 기존의 단일 트랜지스터형(single transistor type) FRAM과 동일한 집적도를 유지할 수 있다. 또한, 어드레싱(Addressing)은 워드라인 하나로 기준을 삼기 때문에 종래의 메모리 작동 설계를 따를 수 있다. 따라서 1T-CC FRAM, NDRO FRAM, TFT-FRAM의 장점만을 갖춘 FRAM이 된다.

Claims (5)

  1. 기판에 각 메모리 셀에 대응하여 제1불순물을 도핑한 양자우물을 구비하고, 상기 양자우물에 일정한 간격의 제1채널을 두고 형성된 제2불순물의 제1소스 및 제1드레인을 구비하며, 상기 채널 상에 강유전체층과 상부전극을 순차로 구비한 CMOS 트랜지스터들;
    상기 CMOS 트랜지스터들 상에 각각 상기 제1불순물 및 제2불순물 도핑층으로 적층되어 제2채널 및 제2소스와 드레인을 이루고 상기 제2채널 상부에 게이트를 구비한 선택용 박막 트랜지스터들;
    일방향의 상기 상부전극들이 전기적으로 접속되도록 스트라이프 상의 패턴으로 형성된 플레이트 라인들;
    상기 제1드레인들이 전기적으로 접속되도록 상기 플레이트 라인과 나란한 방향의 스트라이프 상으로 형성된 읽기용 비트라인들;
    상기 제1소스와 상기 양자우물을 함께 연결하는 접합층들;
    상기 접합층과 상기 제2소스를 전기적으로 연결하는 플러그들;
    상기 게이트들이 전기적으로 접속되도록 상기 플레이트 라인과 교차하는 방향의 스트라이프 상으로 형성된 워드라인들; 및
    상기 제2드레인들이 전기적으로 접속되도록 상기 플레이트 라인과 나란한 방향의 스트라이프 상으로 형성된 쓰기용 비트라인;을
    구비한 것을 특징으로 하는 비파괴 읽기 복합형 강유전체 랜덤 액세스 메모리.
  2. 제1항에 있어서,
    상기 박막 트랜지스터들은 SOI 혹은 스마트 컷을 이용하여 제작하거나 반도체를 직접 증착하여 제작한 것을 특징으로 하는 비파괴 읽기 복합형 강유전체 랜덤 액세스 메모리.
  3. 기판에 각 메모리 셀에 대응하여 제1불순물을 도핑한 양자우물을 구비하고, 상기 양자우물에 일정한 간격의 제1채널을 두고 형성된 제2불순물의 제1소스 및 제1드레인을 구비하며, 상기 채널 상에 강유전체층과 상부전극을 순차로 구비한 CMOS 트랜지스터들;
    상기 CMOS 트랜지스터들 상에 각각 상기 CMOS 트랜지스터에서 강유전체층을 제외한 CMOS 트랜지스터와 대칭구조를 갖도록 형성되어 제2채널, 제2소스와 드레인 및 상기 제2채널 상부에 게이트를 구비한 선택용 CMOS 트랜지스터들;
    일방향의 상기 상부전극들이 전기적으로 접속되도록 스트라이프 상의 패턴으로 형성된 플레이트 라인들;
    상기 제1드레인들이 전기적으로 접속되도록 상기 플레이트 라인과 나란한 방향의 스트라이프 상으로 형성된 읽기용 비트라인들;
    상기 제1소스와 상기 양자우물을 함께 연결하는 접합층들;
    상기 접합층과 상기 제2소스를 전기적으로 연결하는 플러그들;
    상기 게이트들이 전기적으로 접속되도록 상기 플레이트 라인과 교차하는 방향의 스트라이프 상으로 형성된 워드라인들; 및
    상기 제2드레인들이 전기적으로 접속되도록 상기 플레이트 라인과 나란한 방향의 스트라이프 상으로 형성된 쓰기용 비트라인;을
    구비한 것을 특징으로 하는 비파괴 읽기 복합형 강유전체 랜덤 액세스 메모리.
  4. 절연층이 깔린 기판에 각 메모리 셀에 대응하여 제1불순물을 도핑한 양자우물을 구비하고, 상기 양자우물에 일정한 간격의 제1채널을 두고 형성된 제2불순물의 제1소스 및 제1드레인을 구비하며, 상기 채널 상에 강유전체층과 상부전극을 순차로 구비한 CMOS 트랜지스터들; 상기 CMOS 트랜지스터들 상에 각각 상기 제1불순물 및 제2불순물 도핑층으로 적층되어 제2채널 및 제2소스와 드레인을 이루고 상기 제2채널 상부에 게이트를 구비한 선택용 박막 트랜지스터들; 일방향의 상기 상부전극들이 전기적으로 접속되도록 스트라이프 상의 패턴으로 형성된 플레이트 라인들; 상기 제1드레인들이 전기적으로 접속되도록 상기 플레이트 라인과 나란한 방향의 스트라이프 상으로 형성된 읽기용 비트라인들; 상기 제1소스와 상기 양자우물을 함께 연결하는 접합층들; 상기 접합층과 상기 제2소스를 전기적으로 연결하는 플러그들; 상기 게이트들이 전기적으로 접속되도록 상기 플레이트 라인과 교차하는 방향의 스트라이프 상으로 형성된 워드라인들; 및 상기 제2드레인들이 전기적으로 접속되도록 상기 플레이트 라인과 나란한 방향의 스트라이프 상으로 형성된 쓰기용 비트라인;을 구비한 비파괴 읽기 복합형 강유전체 랜덤 액세스 메모리의 작동 방법에 있어서,
    상기 워드라인을 어드레싱의 기준으로 하여,
    (가) 상기 워드라인에 전압을 인가하여 메모리 셀을 어드레싱하고, 상기 읽기용 비트라인과 상기 플레이트 라인 간에 전위차를 인가하여 정보를 기록하는 쓰기 단계; 및
    (나) 상기 워드라인에 전압을 인가하여 메모리 셀을 어드레싱하고, 상기 읽기용 비트라인에 인가된 전압에 의해 상기 쓰기용 비트라인에 접속된 센스 증폭기를 통하여 정보를 읽는 읽기 단계;를
    포함하는 것을 특징으로 하는 비파괴 읽기 복합형 강유전체 랜덤 액세스 메모리의 작동 방법.
  5. 기판에 각 메모리 셀에 대응하여 제1불순물을 도핑한 양자우물을 구비하고, 상기 양자우물에 일정한 간격의 제1채널을 두고 형성된 제2불순물의 제1소스 및 제1드레인을 구비하며, 상기 채널 상에 강유전체층과 상부전극을 순차로 구비한 CMOS 트랜지스터들; 상기 CMOS 트랜지스터들 상에 각각 상기 CMOS 트랜지스터에서 강유전체층을 제외한 CMOS 트랜지스터와 대칭구조를 갖도록 형성되어 제2채널, 제2소스와 드레인 및 상기 제2채널 상부에 게이트를 구비한 선택용 CMOS 트랜지스터들; 일방향의 상기 상부전극들이 전기적으로 접속되도록 스트라이프 상의 패턴으로 형성된 플레이트 라인들; 상기 제1드레인들이 전기적으로 접속되도록 상기 플레이트 라인과 나란한 방향의 스트라이프 상으로 형성된 읽기용 비트라인들; 상기 제1소스와 상기 양자우물을 함께 연결하는 접합층들; 상기 접합층과 상기 제2소스를 전기적으로 연결하는 플러그들; 상기 게이트들이 전기적으로 접속되도록 상기 플레이트 라인과 교차하는 방향의 스트라이프 상으로 형성된 워드라인들; 및 상기 제2드레인들이 전기적으로 접속되도록 상기 플레이트 라인과 나란한 방향의 스트라이프 상으로 형성된 쓰기용 비트라인;을 구비한 비파괴 읽기 복합형 강유전체 랜덤 액세스 메모리의 작동 방법에 있어서,
    상기 워드라인을 어드레싱의 기준으로 하여,
    (가) 상기 워드라인에 전압을 인가하여 메모리 셀을 어드레싱하고, 상기 읽기용 비트라인과 상기 플레이트 라인 간에 전위차를 인가하여 정보를 기록하는 쓰기 단계; 및
    (나) 상기 워드라인에 전압을 인가하여 메모리 셀을 어드레싱하고, 상기 읽기용 비트라인에 인가된 전압에 의해 상기 쓰기용 비트라인에 접속된 센스 증폭기를 통하여 정보를 읽는 읽기 단계;를
    포함하는 것을 특징으로 하는 비파괴 읽기 복합형 강유전체 랜덤 액세스 메모리의 작동 방법.
KR1019990046905A 1999-10-27 1999-10-27 비파괴 읽기 복합형 강유전체 랜덤 액세스 메모리 및 그 작동 방법 KR20010038789A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990046905A KR20010038789A (ko) 1999-10-27 1999-10-27 비파괴 읽기 복합형 강유전체 랜덤 액세스 메모리 및 그 작동 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990046905A KR20010038789A (ko) 1999-10-27 1999-10-27 비파괴 읽기 복합형 강유전체 랜덤 액세스 메모리 및 그 작동 방법

Publications (1)

Publication Number Publication Date
KR20010038789A true KR20010038789A (ko) 2001-05-15

Family

ID=19617193

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990046905A KR20010038789A (ko) 1999-10-27 1999-10-27 비파괴 읽기 복합형 강유전체 랜덤 액세스 메모리 및 그 작동 방법

Country Status (1)

Country Link
KR (1) KR20010038789A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7586774B2 (en) 2006-02-15 2009-09-08 Samsung Electronics Co., Ltd. Stacked ferroelectric memory devices, methods of manufacturing the same, ferroelectric memory circuits and methods of driving the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7586774B2 (en) 2006-02-15 2009-09-08 Samsung Electronics Co., Ltd. Stacked ferroelectric memory devices, methods of manufacturing the same, ferroelectric memory circuits and methods of driving the same

Similar Documents

Publication Publication Date Title
US6898105B2 (en) Ferroelectric non-volatile memory device having integral capacitor and gate electrode, and driving method of a ferroelectric non-volatile memory device
KR100218275B1 (ko) 벌크형 1트랜지스터 구조의 강유전체 메모리소자
US5416735A (en) Non-volatile random access memory with ferroelectric capacitor
US6028784A (en) Ferroelectric memory device having compact memory cell array
US4336603A (en) Three terminal electrically erasable programmable read only memory
KR100189588B1 (ko) 반도체 장치
KR20010030545A (ko) 불휘발성 메모리
KR100332511B1 (ko) 강유전체 메모리 장치와 그 구동 방법
JPH0574948B2 (ko)
JPH09326200A (ja) 不揮発性半導体メモリ装置およびその駆動方法
JP2002521779A (ja) 強誘電性記憶装置
JP3897919B2 (ja) 単一トランジスタセル及びその製造方法並びにこの単一トランジスタセルで構成されたメモリ回路
JP2001230329A (ja) 半導体記憶装置
EP0055803B1 (en) Semiconductor memory
US6205048B1 (en) Single transistor cell, method for manufacturing the same, memory circuit composed of single transistor cells, and method for driving the same
KR100269209B1 (ko) 비파괴 읽기 박막트랜지스터 강유전체 랜덤 액세스 메모리 및그 작동 방법
KR20010038789A (ko) 비파괴 읽기 복합형 강유전체 랜덤 액세스 메모리 및 그 작동 방법
KR100269207B1 (ko) 공통 워드라인을 갖는 단일 트랜지스터 강유전체 랜덤 액세스메모리 및 그 작동 방법
KR100322742B1 (ko) 비파괴 읽기 씨모스 트랜지스터 강유전체 메모리 및 그 작동방법
KR20000014807A (ko) 이중 박막 트랜지스터 비파괴 읽기 강유전체 랜덤 액세스 메모리 및 그 작동방법
KR100269208B1 (ko) 공통 워드라인를 갖는 박막 트랜지스터 강유전체 랜덤 액세스메모리 및 그 작동 방법
US20070086230A1 (en) Nonvolatile latch circuit and system on chip with the same
JP3430117B2 (ja) 強誘電体メモリ及びその動作制御方法並びに強誘電体メモリセル構造及びその製造方法
KR100319921B1 (ko) 공핍 용량을 이용한 강유전체 메모리 및 그 제조 방법과 작동방법
JP3181046B2 (ja) 不揮発性メモリ

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid