KR20000014807A - 이중 박막 트랜지스터 비파괴 읽기 강유전체 랜덤 액세스 메모리 및 그 작동방법 - Google Patents

이중 박막 트랜지스터 비파괴 읽기 강유전체 랜덤 액세스 메모리 및 그 작동방법 Download PDF

Info

Publication number
KR20000014807A
KR20000014807A KR1019980034398A KR19980034398A KR20000014807A KR 20000014807 A KR20000014807 A KR 20000014807A KR 1019980034398 A KR1019980034398 A KR 1019980034398A KR 19980034398 A KR19980034398 A KR 19980034398A KR 20000014807 A KR20000014807 A KR 20000014807A
Authority
KR
South Korea
Prior art keywords
thin film
ferroelectric
semiconductor thin
random access
access memory
Prior art date
Application number
KR1019980034398A
Other languages
English (en)
Inventor
유인경
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1019980034398A priority Critical patent/KR20000014807A/ko
Publication of KR20000014807A publication Critical patent/KR20000014807A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Thin Film Transistor (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 강유전체 메모리 셀들이 1T-CC (1 transistor - common capacitor) 구조를 가지는 동시에 비파괴 읽기(NDRO; nondstructive readout)가 가능하며 2중 박막 트랜지스터(double thin film transistor) 구조를 채택하여 구조를 단순화한 이중 박막 트랜지스터 비파괴 읽기 강유전체 랜덤 액세스 메모리 및 그 작동 방법에 관한 것이다. 본 발명에 따른 2중 박막 트랜지스터 비파괴 읽기 강유전체 랜덤 액세스 메모리는, 읽기 및 쓰기 동작시 단 하나의 비트라인 만을 채택하는 동시에 강유전체 캐패시터의 전극을 TFT 게이트로 사용한 double TFT 구조로서, 워드 라인 및 플레이트 라인과 함께 읽기 및 쓰기 동작을 구현하므로 구조가 간단하다.

Description

이중 박막 트랜지스터 비파괴 읽기 강유전체 랜덤 액세스 메모리 및 그 작동 방법
본 발명은 강유전체 랜덤 액세스 메모리에 관한 것으로, 상세하게는 메모리 셀들이 1T-CC (1 transistor - common capacitor) 구조를 가지는 동시에 비파괴 읽기(NDRO; nondstructive readout)가 가능하며 2중 박막 트랜지스터(double thin film transistor) 구조를 채택하여 구조를 단순화한 이중 박막 트랜지스터 비파괴 읽기 강유전체 랜덤 액세스 메모리 및 그 작동 방법에 관한 것이다.
도 1은 종래의 1T-1C 구조의 강유전체 랜덤 액세스 메모리의 개략적 수직 단면도이다. 도시된 바와 같이, 1T-1C 구조는 CMOS 트랜지스터(transistor; 10, 14b, 15, 16, 17)와 강유전체 캐패시터(11, 12, 13)를 배선(18b)으로 연결하여 하나의 셀(cell)을 형성하고 있다. 즉, 불순물 도핑에 의하여 소스(17) 및 드레인(15)이 형성된 실리콘 기판(10)의 채널(19) 상에 절연층(14b)이 형성되고, 이 절연층(14b) 내에 게이트(16)가 형성되어 있는 CMOS 트랜지스터와 하부 전극(11), 강유전체층(12) 및 상부 전극(13)이 순차로 적층된 강유전체 캐패시터(11,12,13)이 연결된 구조로 되어 있다. 이를 1T-1C 구조라 부르는데 1T-1C가 한 개의 셀이 된다. 여기서, CMOS 트랜지스터의 소스(17) 및 드레인(15)의 상부는 절연층이 개구되어 소스 배선(18b) 및 드레인 배선(18a)이 형성되어 있으며, 강유전체 캐패시터는 CMOS 기판(10) 위에 제작되고 주변의 트랜지스터와 연결되며, 그 상부에는 절연층의 개구부를 통하여 배선(18c)이 형성되어 있다. 이와 같이, 각 메모리 셀들이 하나의 트랜지스터와 하나의 강유전체 캐패시터로 구성되는 1T-1C는 단일 트랜지스터(single transistor) FRAM에 등가하는 집적도를 보장할 수 없는 한계가 있다.
도 2는 종래의 1T-CC 구조의 강유전체 랜덤 액세스 메모리의 개략적 수직 단면도이다. 도시된 바와 같이, 1T-CC(1 transistor-common capacitor) 구조의 박막 트랜지스터 강유전체 랜덤 액세서 메모리는 박막 트랜지스터들이 공통 강유전체 캐패시터 상에 집적된 구조를 이루고 있다. 즉, 강유전체 캐패시터의 하부전극(21)을 먼저 증착하여 공통 전극으로 이용한다. 이 공통 하부전극(21)에 강유전물질(22)을 증착하여 공통 강유전체층(22)으로 이용한다. 이 때는 반도체에 대한 강유전체층 증착 온도의 제한이 없다. 다음에 각 메모리 셀(cell)을 형성하기 위하여 메모리 셀별로 상부전극(23)을 증착한다. 그 다음에 상부전극(23)에 절연체(24a)를 증착하되 상부전극(23)과 박막 트랜지스터가 접촉할 창(window)을 남겨둔다. 그 위에 박막 트랜지스터(TFT; thin film transistor)를 형성한다. 이와 같이, 전체적으로 공통인 하나의 강유전체층 상에 각 메모리 셀들에 대응하는 각각의 트랜지스터들이 형성된 1T-CC TFT-FRAM은 집적도는 1T-1C FRAM 보다 높을 수 있으나 여전히 집적도의 한계가 있다.
또한, 단일 트랜지스터 강유전체 랜덤 액세스 메모리(Single transistor FRAM)는 구조에 있어서는 단순하나 작동을 위한 회로 형성이 아직도 확립되어 있지 않고, 비파괴 읽기(NonDesructive Read Out) TFT-FRAM은 고집적에 적합하지 않으며, 단일 트랜지스터(single transistor) TFT-FRAM은 구조나 작동 방법이 복잡한 문제점이 있다.
본 발명은 상기와 같은 문제점을 개선하고자 창안된 것으로, 비파괴 읽기(NDRO; nondestructive read out) 방식의 강유전체 메모리를 위하여 집적도를 보장하는 동시에 강유전체 부위를 선택적으로 분극시키면서 크로스토크(crosstalk)의 영향을 받지않으며, 읽기 및 쓰기 동작시에 별도의 비트라인(bit line)을 필요로 하지 않고 워드라인(word line), 플레이트 라인(plate line) 및 비트라인(bit line)으로만 읽기 및 쓰기 동작을 구현할 수 있는 2중 박막 트랜지스터 비파괴 읽기 강유전체 랜덤 액세스 메모리 및 그 작동 방법을 제공하는데 그 목적이 있다.
도 1은 종래의 1T-1C 구조의 강유전체 랜덤 액세스 메모리의 개략적 수직 단면도,
도 2는 종래의 1T-CC 구조의 강유전체 랜덤 액세스 메모리의 개략적 수직 단면도,
도 3은 본 발명에 따른 비파괴 읽기 박막트랜지스터 강유전체 랜덤 액세스 메모리의 발췌 수직 단면도,
도 4a 및 도 4b는 각각 도 3의 비파괴 읽기 박막트랜지스터 강유전체 랜덤 액세스 메모리의 등가 회로도,
도 5a은 도 3의 NDRO 1T-CC TFT-FRAM cell의 A-A'라인을 따라 절개한 개략적 투시 평면도,
도 5b는 도 3의 NDRO 1T-CC TFT-FRAM cell의 B-B'라인을 따라 절개한 개략적 좌측면도,
도 5c는 도 3의 NDRO 1T-CC TFT-FRAM cell의 C-C'라인을 따라 절개한 개략적 우측면도,
도 6a 및 도 6b는 각각 도 3의 비파괴 읽기 박막트랜지스터 강유전체 랜덤 액세스 메모리에서의 "쓰기" 동작을 설명하기 위한 도면,
도 7a 및 도 7b는 각각 도 3의 비파괴 읽기 박막트랜지스터 강유전체 랜덤 액세스 메모리에서의 "읽기" 동작을 설명하기 위한 도면,
도 8은 도 3의 비파괴 읽기 박막트랜지스터 강유전체 랜덤 액세스 메모리의 등가 회로도,
도 9a 내지 도 9d는 각각 본 발명에 따른 2중 박막 트랜지스터 비파괴 읽기 강유전체 랜덤 액세스 메모리 실시예들의 발췌 수직 단면도들,
도 10a 및 도 10b는 도 9a 내지 도 9d의 2중 박막 트랜지스터 비파괴 읽기 강유전체 랜덤 액세스 메모리 실시예의 "쓰기" 동작을 설명하기 위한 도면,
그리고 도 10c 및 도 10d는 각각 도 9a 내지 도 9d의 2중 박막 트랜지스터 비파괴 읽기 강유전체 랜덤 액세스 메모리 실시예의 "읽기" 동작을 설명하기 위한 도면이다.
<도면의 주요부분에 대한 부호의 설명>
101. "쓰기"용 비트라인(B)
102. 워드라인(W)
103. TFT의 소스
104. TFT용 제2채널
105. 콘택트 플러그(Contact plug)
106. "읽기"용 비트라인(B*)
107. 강유전체 캐패시터 상부전극용 제1채널
108. 도전성 접합층(conductive contact barrier)
109. 강유전체층
110. 플레이트 패드(혹은 플레이트 라인(plate line))
1. 비트 라인(Bit line)
2, 2a. 박막 트랜지스터의 도핑 영역(Doped area of the TFT)
2b. 상부 전극의 도핑 영역(Doped area of the top electrode ; word line of the TFT)
2c. 상부전극의 도핑 영역(Doped area of the top electrode)
3. 박막 트랜지스터의 채널 영역(Channel area of the TFT)
4. 접촉 플러그(Contact plug)
4'. 공통 접촉 플러그(Common contact plug)
5. 강유전체(Ferroelectric)
6. 하부 전극(Bottom electrode; plate line)
7. 절연층(Insulation layer)
8. 접촉 격벽(Contact barrier)
상기와 같은 목적을 달성하기 위하여 본 발명에 따른 2중 박막 트랜지스터 비파괴 읽기 강유전체 랜덤 액세스 메모리는, 하부 전극, 강유전체 및 상부 전극이 순차로 형성된 강유전체 캐패시터; 및 상기 강유전체 캐패시터 상에 각 메모리 셀에 대응하도록 제1반도체 박막층과 게이트가 형성된 박막 트랜지스터들;를 구비한 강유전체 랜덤 액세스 메모리에 있어서, 상기 제1반도체 박막층들은 각각 제1불순물 및 제2불순물이 도핑되어 형성된 제1소스, 제1채널 및 제1드레인을 구비하고, 상기 상부 전극들은 상기 각 메모리 셀에 대응하도록 제1불순물 및 제2불순물이 각각 도핑되어 형성된 제2소스와 제2드레인 및 제2채널을 구비한 제2반도체 박막으로 형성되며, 상기 제2반도체 박막들은 상기 제2소스가 상기 박막 트랜지스터의 게이트가 되도록 배치되며, 상기 강유전체 캐패시터의 하부 전극들은 각각 일방향의 스트라이프 상의 패턴으로 형성되어 플레이트 라인들을 이루며, 상기 제1소스들을 상기 제2채널들 및 상기 제2소스들에 전기적으로 접속시키는 플러그들; 상기 제1드레인들이 전기적으로 접속되도록 상기 플레이트 라인과 나란한 방향의 스트라이프 상으로 형성된 비트라인들; 및 상기 플레이트 라인과 교차하는 방향으로 배열된 상기 게이트들이 스트라이프 상의 패턴으로 형성된 워드라인들;을 구비한 것을 특징으로 한다.
본 발명에 있어서, 상기 제2반도체 박막들은 다결정 반도체 박막, 비정질 반도체 박막 및 단결정 반도체 박막 중 어느 하나로 형성되고, n-p-n형 혹은 p-n-p형으로 도핑되며, 상기 강유전체와 상부 전극의 제2채널들 사이에 접착을 용이하게 하기 위하여 절연성 박막 혹은 유전성 박막이 더 삽입되며, 상기 하부 전극들은 금속 박막으로 형성되며, 상기 강유전체와 제2소스 사이 및 상기 강유전체와 제2드레인 사이에 절연층이 더 삽입된 것이 바람직하다.
또한, 상기와 같은 목적을 달성하기 위하여 본 발명에 따른 2중 박막 트랜지스터 비파괴 읽기 강유전체 랜덤 액세스 메모리의 작동 방법은, 하부 전극, 강유전체 및 상부 전극이 순차로 형성된 강유전체 캐패시터; 및 상기 강유전체 캐패시터 상에 각 메모리 셀에 대응하도록 제1반도체 박막층과 게이트가 형성된 박막 트랜지스터들;를 구비한 강유전체 랜덤 액세스 메모리에 있어서, 상기 제1반도체 박막층들은 각각 제1불순물 및 제2불순물이 도핑되어 형성된 제1소스, 제1채널 및 제1드레인을 구비하고, 상기 상부 전극들은 상기 각 메모리 셀에 대응하도록 제1불순물 및 제2불순물이 각각 도핑되어 형성된 제2소스와 제2드레인 및 제2채널을 구비한 제2반도체 박막으로 형성되며, 상기 제2반도체 박막들은 상기 제2소스가 상기 박막 트랜지스터의 게이트가 되도록 배치되며, 상기 강유전체 캐패시터의 하부 전극들은 각각 일방향의 스트라이프 상의 패턴으로 형성되어 플레이트 라인들을 이루며, 상기 제1소스들을 상기 제2채널들 및 상기 제2소스들에 전기적으로 접속시키는 플러그들; 상기 제1드레인들이 전기적으로 접속되도록 상기 플레이트 라인과 나란한 방향의 스트라이프 상으로 형성된 비트라인들; 및 상기 플레이트 라인과 교차하는 방향으로 배열된 상기 게이트들이 스트라이프 상의 패턴으로 형성된 워드라인들;을 구비한 2중 박막 트랜지스터 비파괴 읽기 강유전체 랜덤 액세스 메모리의 작동 방법에 있어서, (가) 상기 워드라인에 전압을 인가하여 메모리 셀을 어드레싱하고, 상기 쓰기용 비트라인과 상기 플레이트 라인 간에 전위차를 인가하여 정보를 기록하는 쓰기 단계; 및 (나) 상기 워드라인에 전압을 인가하여 메모리 셀을 어드레싱하고, 상기 읽기용 비트라인에 인가된 전압에 의해 상기 쓰기용 비트라인에 접속된 센스 증폭기를 통하여 정보를 읽는 읽기 단계;를 포함하는 것을 특징으로 한다.
이하 도면을 참조하면서 본 발명에 따른 2중 박막 트랜지스터 비파괴 읽기 강유전체 랜덤 액세스 메모리 및 그 작동 방법을 상세하게 설명한다.
본 발명에 따른 비파괴 읽기 박막트랜지스터 강유전체 랜덤 액세스 메모리는 박막트랜지스터의 워드 라인(word line)을 어드레스(address)를 위한 기준으로 삼으면서 기록용 비트 라인(bit line)(B)과 읽기용 비트 라인(bit line)(B*)이 따로 있는 점에 특징이 있으며, 강유전체 캐패시터 상에 형성되는 박막트랜지스터(TFT)는 SOI(silicon on insulate) 혹은 스마트 컷(smart cut)을 사용하여 제작하거나 Si 박막을 직접 증착하여 제작한다.
도 3은 본 발명에 따른 비파괴 읽기 박막트랜지스터 강유전체 랜덤 액세스 메모리(NDRO 1T-CC TFT-FRAM)의 발췌 수직 단면도이다. 도시된 바와 같이, 본 발명에 따른 비파괴 읽기 TFT FRAM은, 스트라이프 모양의 플레이트 패드(plate pad)(110) 위에 강유전체(109)를 증착하고, 그 위에 각 메모리 셀들에 대응하는 윗 전극으로 반도체 박막 패드(pad)를 형성한다. 이 반도체 패드는 게이트가 없는 TFT 형태를 갖추며 가운데는 제1채널(p; 107)이 되고 그 가장자리는 제1소스(n+) 및 제1드레인(n+)이 된다. 이러한 반도체 패드의 한 쪽은 플레이트 라인(110) 나란한 방향의 읽기전용 비트 라인(106; bit*)으로 연결하고 다른 한 쪽과 채널(107)은 같은 도전성 물질로 연결하여 접합층(108)을 형성한다. 이 도전성 물질의 접합층(108)은 다시 콘택트 플러그(105)로 연결되고 이 플러그(plug)(105)는 TFT의 제2소스(103)에 연결된다. TFT의 제2드레인은 쓰기전용 비트 라인(101)에 연결된다. 이러한 구조를 NDRO 1T-CC TFT-FRAM이라고 명명한다. 도 4a 및 도 4b는 각각 이들 비파괴 읽기 박막트랜지스터 강유전체 랜덤 액세스 메모리의 등가 회로도를 나타낸다.
도 5a는 도 3의 NDRO 1T-CC TFT-FRAM cell의 A-A'라인을 따라 절개한 개략적 투시 평면도이고, 도 5b는 도 3의 NDRO 1T-CC TFT-FRAM cell의 B-B'라인을 따라 절개한 개략적 좌측면도이고, 도 5c는 도 3의 NDRO 1T-CC TFT-FRAM cell의 C-C'라인을 따라 절개한 개략적 우측면도이다. 도시된 바와 같이, 플레이트 라인(110) 즉 플레이트 패드(Plate pad)과 비트 라인(bit line)(101)들은 서로 평행하고 워드 라인(word line)(102)들과는 수직을 이룬다.
이상과 같은 구조의 NDRO 1T-1CC TFT-FRAM의 작동 방법은 다음과 같다.
먼저, 도 6a 및 도 6b는 각각 도 3의 비파괴 읽기 박막트랜지스터 강유전체 랜덤 액세스 메모리(NDRO 1T-1CC TFT-FRAM)에서의 "쓰기" 동작을 설명하기 위한 도면이다. 이들 도면에서는 n-채널 트랜지스터의 경우를 예로 들고 있다. 도 6a에 도시된 바와 같이, 게이트 라인(word line)(102)에 먼저 전압 Vw를 인가하여 메모리 셀을 선택하는 어드레싱을 한 다음, 비트라인(101)에 전압 Vb를 인가하면 TFT가 동작하면서 콘택트(contact) 접합층(108)을 거쳐 전압이 강유전체 캐패시터의 윗전극에 전달되면 윗전극 면적에 해당하는 만큼 강유전체가 분극된다. 이를 "0"로 지정한다. 도 6b에 도시된 바와 같이, 반대로 분극시키는 경우에는 게이트 라인(word line)(102)에 전압 Vw을 인가하여 어드레싱을 하고, 플레이트 패드(plate pad)(110)에 전압 Vp를 인가하면, 강유전체 캐패시터의 상부전극을 이루는 제1채널(channel)(107)과 제1소스 부분 만큼 분극이 반전된다. 이를 "1"로 지정한다. "0"으로 분극되면 상부전극 제1채널(107)에는 양의 속박전하(positve bound charge)가 형성되고, "1"로 분극되면 상부전극 제1채널(107)에는 음의 속박전하(negative bound charge)가 형성된다.
다음에, 도 7a 및 도 7b는 각각 도 3의 비파괴 읽기 박막트랜지스터 강유전체 랜덤 액세스 메모리(NDRO 1T-1CC TFT-FRAM)에서의 "읽기" 동작을 설명하기 위한 도면이다. 메모리 상태를 읽을 때에는 게이트 라인(word line)(102)에 전압 Vw을 인가하여 읽을 셀을 어드레싱하고 읽기 전용 비트 라인(106)에는 전압 Vr을 인가한다. 먼저, 도 7a에 도시된 바와 같이, "0"으로 기록된 경우에는 채널(107)이 “off"상태 이므로 전류가 흐르지 않고, 도 7b에 도시된 바와 같이, "1"로 기록된 경우는 채널(107)이 "on"이므로 전류가 흐르면서 센스 증폭기(sense amplifer;S/A)로 감지하게 된다. p-채널의 경우는 n-채널과 원리는 같되 "0"이 "on"이 되고 "1"이 "off"가 된다.
이와 같은 쓰기 혹은 읽기 방법은, 도 8에 도시된 바와 같이, 특히 작동의 시작 단계에서 쓰거나 읽을 메모리 셀을 선택하기 위하여 특정 워드 라인(W(n))에 전압을 인가하여 어드레싱하는 점에 특징이 있다. 이와 같이 하면 TFT의 게이트에 전압이 인가되므로 해당 TFT가 작동되어 그 하부의 강유전체 캐패시터에 전류를 흘려 분극을 일으키거나 분극에 의한 채널의 정보를 읽을 수 있게 된다.
한편, 본 발명에 따른 2중 박막 트랜지스터 비파괴 읽기 강유전체 랜덤 액세스 메모리(double-TFT NDRO FRAM)는, IT-CC 구조에 있어 강유전체의 전극을 반도체로 형성하되, 불순물을 선택적으로 도핑하여 소스(source), 드레인(drain) 및 채널(channel)을 갖도록 형성한 것이다. 즉, 강유전체 캐패시터의 전극은 n-p-n이나 p-n-p으로 형성되어 일종의 바이폴라 트랜지스터(bipolar transistor) 형태를 갖는다. 이와 같이 강유전체 캐패시터의 상부 전극(top electrode)을 반도체로 형성함에 따라 작동방법, 집적(integration) 방법이 단순해진다. 여기서는 n-p-n의 경우를 예로 든다.
먼저, 도 9a 내지 도 9d는 각각 본 발명에 따른 2중 박막 트랜지스터 비파괴 읽기 강유전체 랜덤 액세스 메모리의 실시예들의 발췌 수직 단면도들이다. 도시된 바와 같이, 본 발명에 따른 2중 박막 트랜지스터 비파괴 읽기 강유전체 랜덤 액세스 메모리는 강유전체 캐패시터의 상부 전극(top electrode)을 반도체로 형성한 것으로, 한 쪽 n 영역(2b)이 TFT(2, 3, 2a, 2b)의 게이트 즉 워드라인(word line) 역할을 하고 채널(3a)과 다른 한 쪽 n영역(2c)는 TFT의 소스 부위(2a)에 플러그(plug)(4)로 연결된다. 이 플러그(plug)(4)는, 도 9b에 도시된 바와 같이, 채널(3a)과 다른 한 쪽 n 영역(2c)이 동시에 공통 plug(4')로 연결될 수 있다. 드레인(2)은 비트 라인(1)으로 연결되고, 강유전체 캐패시터의 하부 전극(bottm electrode)(6)은 플레이트 라인(plate line)에 연결된다.
상부 전극(Top electrode)(2b, 3a, 2c)는 반도체 물질로서 다결정(polycrystalline) 반도체 박막이나 비정질(amorphous) 반도체 박막 혹은 단결정(single crystalline) 반도체 박막을 사용한다. 이 때에는 하부 전극(bottom electrode)이 금속물질로 이루어질 수 있다. 상부 전극(2b, 2c)의 도핑 영역(doped area)과 강유전체(5)를 격리하기 위하여 절연물질(7)을 사용하는 것이 바람직하며, 상부 전극의 채널 부위(3a)와 강유전체(5)의 접착을 용이하게 하기 위하여 전극의 채널(3a)과 강유전체(5) 사이에 절연성 박막이나 유전성 박막을 사용하되 고유전성 박막(8)을 삽입하는 것이 바람직하다.
이와 같은 구조를 갖는 double-TFT 1T-CC FRAM의 작동 방법은 도 10a 내지 10d에 도시된다.
각 메모리 셀들에 정보를 기록하는 방법은 다음과 같다.
먼저, 임의의 메모리 셀에 "0"을 기록하기 위해서는, 도 10a에 도시된 바와 같이, 게이트(2b)에 전압(Vw)을 먼저 인가하고, 비트라인(bit line)(1)에 전압(Vd)을 인가하여 강유전체(5)가 한방향으로 분극되도록 한다.
다음에, 임의의 메모리 셀에 "1"를 기록할 때에는, 도 10b에 도시된 바와 같이, 먼저 게이트(2b)에 전압(Vw)을 인가하고 다음에 플레이트 라인(6)에 전압(Vp)을 인가하여 강유전체(5)가 "0"을 기록할 때와 반대 방향으로 분극되도록 한다.
메모리 셀에 기록된 정보를 읽는 동작은 다음과 같이 이루어진다.
먼저, 게이트(2b)에 전압(Vr)을 인가하고 비트라인(1)에 연결된 센스 증폭기(sense amplifier; S/A)로 전류를 감지한다. 도 10c에 도시된 바와 같이, 선택된 메모리 셀이 "0"으로 기록된 경우에는, n-p-n 전극의 경우 채널(3a)에 양전하들이 속박되어 있기 때문에 전류가 흐르지 않게 되므로 "off" 상태를 나타내게 된다.
또한, 도 10d에 도시된 바와 같이, 선택된 메모리 셀이 "1"로 기록된 경우에는 채널(3a)에 음전하들이 속박되어 있기 때문에 전류가 흐르게 되므로 "on" 상태를 나타내게 된다.
이상 설명한 바와 같이, 본 발명에 따른 2중 박막 트랜지스터 비파괴 읽기 강유전체 랜덤 액세스 메모리는, 먼저 출원된 NDRO 1T-CC FRAM이 "읽기" 및 "쓰기"시에 서로 다른 비트라인을 사용하고 있음에 비추어, 하나의 비트 라인을 채택하는 동시에 강유전체 캐패시터의 전극을 TFT 게이트로 사용한 double TFT 구조로서, 워드 라인 및 플레이트 라인과 함께 읽기 및 쓰기 동작을 구현하므로 구조가 간단하다. 따라서, 본 발명에 의한 FRAM은 특정 셀을 무작위(random)하게 선택하면서도 비파괴 읽기(NDRO) 방식으로 읽기 때문에 비휘발성(nonvolatile) RAM이면서도 재저장(restoration)이 필요없는 동시에 구조가 단순하고 집적도가 보장되며, 동작이 용이하다.

Claims (7)

  1. 하부 전극, 강유전체 및 상부 전극이 순차로 형성된 강유전체 캐패시터; 및
    상기 강유전체 캐패시터 상에 각 메모리 셀에 대응하도록 제1반도체 박막층과 게이트가 형성된 박막 트랜지스터들;를 구비한 강유전체 랜덤 액세스 메모리에 있어서,
    상기 제1반도체 박막층들은 각각 제1불순물 및 제2불순물이 도핑되어 형성된 제1소스, 제1채널 및 제1드레인을 구비하고,
    상기 상부 전극들은 상기 각 메모리 셀에 대응하도록 제1불순물 및 제2불순물이 각각 도핑되어 형성된 제2소스와 제2드레인 및 제2채널을 구비한 제2반도체 박막으로 형성되며,
    상기 제2반도체 박막들은 상기 제2소스가 상기 박막 트랜지스터의 게이트가 되도록 배치되며,
    상기 강유전체 캐패시터의 하부 전극들은 각각 일방향의 스트라이프 상의 패턴으로 형성되어 플레이트 라인들을 이루며,
    상기 제1소스들을 상기 제2채널들 및 상기 제2소스들에 전기적으로 접속시키는 플러그들;
    상기 제1드레인들이 전기적으로 접속되도록 상기 플레이트 라인과 나란한 방향의 스트라이프 상으로 형성된 비트라인들; 및
    상기 플레이트 라인과 교차하는 방향으로 배열된 상기 게이트들이 스트라이프 상의 패턴으로 형성된 워드라인들;을
    구비한 것을 특징으로 하는 2중 박막 트랜지스터 비파괴 읽기 강유전체 랜덤 액세스 메모리.
  2. 제1항에 있어서,
    상기 제2반도체 박막들은 다결정 반도체 박막, 비정질 반도체 박막 및 단결정 반도체 박막 중 어느 하나로 형성된 것을 특징으로 하는 2중 박막 트랜지스터 비파괴 읽기 강유전체 랜덤 액세스 메모리.
  3. 제1항에 있어서,
    상기 제2반도체 박막들은 n-p-n형 혹은 p-n-p형으로 도핑된 것이 특징인 2중 박막 트랜지스터 비파괴 읽기 강유전체 랜덤 액세스 메모리.
  4. 제1항에 있어서,
    상기 강유전체와 상부 전극의 제2채널들 사이에 접착을 용이하게 하기 위하여 절연성 박막 혹은 유전성 박막이 더 삽입된 것을 특징으로 하는 2중 박막 트랜지스터 비파괴 읽기 강유전체 랜덤 액세스 메모리.
  5. 제1항에 있어서,
    상기 하부 전극들은 금속 박막으로 형성된 것을 특징으로 하는 2중 박막 트랜지스터 비파괴 읽기 강유전체 랜덤 액세스 메모리.
  6. 제1항에 있어서,
    상기 강유전체와 제2소스 사이 및 상기 강유전체와 제2드레인 사이에 절연층이 더 삽입된 것을 특징으로 하는 2중 박막 트랜지스터 비파괴 읽기 강유전체 랜덤 액세스 메모리.
  7. 하부 전극, 강유전체 및 상부 전극이 순차로 형성된 강유전체 캐패시터; 및 상기 강유전체 캐패시터 상에 각 메모리 셀에 대응하도록 제1반도체 박막층과 게이트가 형성된 박막 트랜지스터들;를 구비한 강유전체 랜덤 액세스 메모리에 있어서,
    상기 제1반도체 박막층들은 각각 제1불순물 및 제2불순물이 도핑되어 형성된 제1소스, 제1채널 및 제1드레인을 구비하고, 상기 상부 전극들은 상기 각 메모리 셀에 대응하도록 제1불순물 및 제2불순물이 각각 도핑되어 형성된 제2소스와 제2드레인 및 제2채널을 구비한 제2반도체 박막으로 형성되며, 상기 제2반도체 박막들은 상기 제2소스가 상기 박막 트랜지스터의 게이트가 되도록 배치되며, 상기 강유전체 캐패시터의 하부 전극들은 각각 일방향의 스트라이프 상의 패턴으로 형성되어 플레이트 라인들을 이루며, 상기 제1소스들을 상기 제2채널들 및 상기 제2소스들에 전기적으로 접속시키는 플러그들; 상기 제1드레인들이 전기적으로 접속되도록 상기 플레이트 라인과 나란한 방향의 스트라이프 상으로 형성된 비트라인들; 및 상기 플레이트 라인과 교차하는 방향으로 배열된 상기 게이트들이 스트라이프 상의 패턴으로 형성된 워드라인들;을 구비한 2중 박막 트랜지스터 비파괴 읽기 강유전체 랜덤 액세스 메모리의 작동 방법에 있어서,
    (가) 상기 워드라인에 전압을 인가하여 메모리 셀을 어드레싱하고, 상기 비트라인과 상기 플레이트 라인 간에 전위차를 인가하여 정보를 기록하는 쓰기 단계; 및
    (나) 상기 워드라인에 전압을 인가하여 메모리 셀을 어드레싱하고, 상기 비트라인에 인가된 전압에 의해 상기 비트라인에 접속된 센스 증폭기를 통하여 정보를 읽는 읽기 단계;를
    포함하는 것을 특징으로 하는 2중 박막 트랜지스터 비파괴 읽기 강유전체 랜덤 액세스 메모리의 작동 방법.
KR1019980034398A 1998-08-25 1998-08-25 이중 박막 트랜지스터 비파괴 읽기 강유전체 랜덤 액세스 메모리 및 그 작동방법 KR20000014807A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980034398A KR20000014807A (ko) 1998-08-25 1998-08-25 이중 박막 트랜지스터 비파괴 읽기 강유전체 랜덤 액세스 메모리 및 그 작동방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980034398A KR20000014807A (ko) 1998-08-25 1998-08-25 이중 박막 트랜지스터 비파괴 읽기 강유전체 랜덤 액세스 메모리 및 그 작동방법

Publications (1)

Publication Number Publication Date
KR20000014807A true KR20000014807A (ko) 2000-03-15

Family

ID=19548172

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980034398A KR20000014807A (ko) 1998-08-25 1998-08-25 이중 박막 트랜지스터 비파괴 읽기 강유전체 랜덤 액세스 메모리 및 그 작동방법

Country Status (1)

Country Link
KR (1) KR20000014807A (ko)

Similar Documents

Publication Publication Date Title
US5220530A (en) Semiconductor memory element and method of fabricating the same
US6898105B2 (en) Ferroelectric non-volatile memory device having integral capacitor and gate electrode, and driving method of a ferroelectric non-volatile memory device
US5416735A (en) Non-volatile random access memory with ferroelectric capacitor
US7123503B2 (en) Writing to ferroelectric memory devices
US5032882A (en) Semiconductor device having trench type structure
US6888747B2 (en) Methods of reading junction-isolated depletion mode ferroelectric memory devices
US6028784A (en) Ferroelectric memory device having compact memory cell array
KR100355779B1 (ko) 강유전체 비휘발성 기억장치
KR100229961B1 (ko) 메모리셀 장치 및 동작방법
JPH08250673A (ja) 半導体装置
US6191441B1 (en) Ferroelectric memory device and its drive method
JPH09326200A (ja) 不揮発性半導体メモリ装置およびその駆動方法
JP3897919B2 (ja) 単一トランジスタセル及びその製造方法並びにこの単一トランジスタセルで構成されたメモリ回路
TW200306665A (en) Memory module with improved electrical properties
US6172897B1 (en) Semiconductor memory and write and read methods of the same
JP2001043694A (ja) 半導体記憶素子
US6205048B1 (en) Single transistor cell, method for manufacturing the same, memory circuit composed of single transistor cells, and method for driving the same
KR100269209B1 (ko) 비파괴 읽기 박막트랜지스터 강유전체 랜덤 액세스 메모리 및그 작동 방법
KR20000014807A (ko) 이중 박막 트랜지스터 비파괴 읽기 강유전체 랜덤 액세스 메모리 및 그 작동방법
KR100269207B1 (ko) 공통 워드라인을 갖는 단일 트랜지스터 강유전체 랜덤 액세스메모리 및 그 작동 방법
KR20010038789A (ko) 비파괴 읽기 복합형 강유전체 랜덤 액세스 메모리 및 그 작동 방법
JP3430117B2 (ja) 強誘電体メモリ及びその動作制御方法並びに強誘電体メモリセル構造及びその製造方法
KR20020000839A (ko) 반도체기억장치 및 그 구동방법
KR100322742B1 (ko) 비파괴 읽기 씨모스 트랜지스터 강유전체 메모리 및 그 작동방법
KR20010038788A (ko) 씨오비형 비파괴 읽기 강유전체 랜덤 액세스 메모리 및 그 작동 방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination