KR20010034396A - ＳｉＣＯＩ 같은 ＳＯＩ 구조를 제조하는 방법 - Google Patents

ＳｉＣＯＩ 같은 ＳＯＩ 구조를 제조하는 방법 Download PDF

Info

Publication number
KR20010034396A
KR20010034396A KR1020007008157A KR20007008157A KR20010034396A KR 20010034396 A KR20010034396 A KR 20010034396A KR 1020007008157 A KR1020007008157 A KR 1020007008157A KR 20007008157 A KR20007008157 A KR 20007008157A KR 20010034396 A KR20010034396 A KR 20010034396A
Authority
KR
South Korea
Prior art keywords
substrate
layer
semiconductor material
material layer
carrier substrate
Prior art date
Application number
KR1020007008157A
Other languages
English (en)
Other versions
KR100602073B1 (ko
Inventor
레아 디씨오씨오
Original Assignee
쉔느 필립
꼼미사리아 아 레네르지 아토미끄
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 쉔느 필립, 꼼미사리아 아 레네르지 아토미끄 filed Critical 쉔느 필립
Publication of KR20010034396A publication Critical patent/KR20010034396A/ko
Application granted granted Critical
Publication of KR100602073B1 publication Critical patent/KR100602073B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/7605—Making of isolation regions between components between components manufactured in an active substrate comprising AIII BV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0475—Changing the shape of the semiconductor body, e.g. forming recesses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/7602—Making of isolation regions between components between components manufactured in an active substrate comprising SiC compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Recrystallisation Techniques (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Element Separation (AREA)

Abstract

본 발명은 제1 기판(10)의 일 표면 상에 반도체 물질층(12)을 형성하는 단계와, 상기 제1 기판(10) 내에 표면층(18)의 범위를 한정하는 벽개 영역 형성하는 단계와, 상기 반도체 물질층(12)이 형성된 상기 제1 기판을 캐리어 기판(20) 상으로 전사하는 단계와, 상기 벽개 영역(16)을 따라 상기 제1 기판의 벽개를 야기하기 위하여 에너지를 공급하는 단계 및 상기 반도체 물질층(12)을 노출시키기 위하여 상기 표면층(18)을 제거하는 단계를 포함하는 것을 특징으로 하는 캐리어 기판(20)과 상기 캐리어 기판의 일 표면 상에 있는 반도체 물질층(12)을 포함하는 구조를 제조하는 방법에 관한 것이다.

Description

ＳｉＣＯＩ 같은 ＳＯＩ 구조를 제조하는 방법{Method for producing a structure such as an insulator semiconductor and in particular SiCOI}
상술한 바와 같이, 갈륨 나이트라이드(GaN)는 전자-광학 소자의 제조를 위해 넓은 금지대를 갖는다는 면에서 특별한 잇점이 있는 물질이다. 그러나, 그러한 응용을 위한, 충분한 크기의 단결정 GaN 덩어리를 얻는 것이 불가능하다고 알려져 있다.
따라서, 현재에는 사파이어 또는 실리콘 카바이드(SiC) 기판 상에 헤테로에피택시 성장을 한 단일의 GaN층을 포함하는 기판이 만들어지고 있다.
에피택시 기판으로서 사파이어를 사용하면 고밀도의 결정 결함을 갖는 GaN층들을 야기할 수 있다. 실리콘 카바이드(SiC)를 에피택시 기판으로 사용함으로써, 더 좋은 결정질을 얻는 것이 가능하다. 이는 GaN과 SiC 사이에 메쉬 파라미터가 더 잘 부합되기 때문이다.
그러나, 고가격의 단결정 SiC 기판을 에피택시 성장을 위해 사용하는 데에도 단점이 있다.
단결정 SiC 기판은 가격이 높기 때문에, 실리콘으로 된 기초 기판의 표면상에만 SiC 표면 박막을 형성시킨 좀더 경제적인 기판을 쓰는 것이 가능하다.
그러나, 계속해서 형성되는 실리콘, 실리콘 카바이드 및 갈륨 나이트라이드는 서로 상당히 다른 열팽창 계수를 갖는다. 그러므로 상당한 스트레스와 높은 결함 밀도가 이러한 타입의 기판 상에 갈륨 나이트라이드를 형성하는 중에 발생한다.
이러한 문제는 적어도 실리콘과 실리콘 카바이드 사이에 산화막을 개재함으로써 부분적으로는 해결될 수 있다. 이러한 층은 상이한 팽창으로 인한 스트레스의 감소를 가져오며, 소위 "유연한(compliant)" 기판을 얻을 수 있도록 한다.
이미 알려진 방식인, 절연체 위의 실리콘(SOI) 타입의 기판 상에 에피택시를 통해 SiC층을 형성함으로써, 예를 들면 절연체 위의 실리콘 카바이드(SiCOI) 타입의 구조를 제조하는 것이 가능하다.
그러나, 그러한 경우들에 있어, 실리콘 박막이 SiC와 산화막 사이에 있는 SOI 구조의 표면 실리콘층으로부터 잔류한다. 이 실리콘막은 SOI 구조에서 산화막으로부터 얻어지는 "유연한" 특성의 손실을 야기한다. 또한, SiC 에피택시 동안에 공동(cavity)이 산화막에 형성되고 결함들이 SiC층에 생기게 된다.
절연체 위의 실리콘(SOI) 타입의 기판의 표면 실리콘층을 탄화시키는 것이 또한 가능한데, 이는 표면 실리콘층을 SiC로 변화시켜 중간의 실리콘이 없는 SiC/산화막 계면을 얻기 위함이다.
그러나, 이러한 해결책은 SOI 구조의 표면 실리콘층이 일반적으로 수백 나노미터의 두께를 갖는 한에 있어서는 충족되기가 어렵다. 실리콘의 탄화는 단지 수 십 나노미터 정도의 두께를 갖는 SiC층을 형성할 수 있을 뿐이다.
인용 문서 (1)은 이러한 개시의 목적으로 설명되어 있으며, 산화막 상에 실리콘 카바이드층을 포함하는 "유연한" 기판을 얻는 다른 방법을 개시하고 있다.
이 문서에 따르면, 산화막이 고체 SiC 기판 표면 상에 형성되고, 이온들이 약화된 영역(weakened zone)을 만들기 위하여 기판내에 주입된다. 이 약화된 영역이 기판내에서 산화막과 접촉하고 있는 SiC의 표면층의 범위를 정하여 준다.
이어서, 산화막이 형성된 SiC 기판은 산화막을 타겟 기판과 접촉시킴으로써 실리콘으로 이루어진 타겟 기판으로 전사된다.
약화된 영역을 따라 SiC 기판의 벽개를 만들고 표면 SiC층을 분리하기 하기 위하여 최종적으로 열처리를 수행한다. 이 층은 절연층을 개재하여 타겟 기판과 함께 결합하여 잔류하게 된다.
열처리를 이용하여 상기 약화된 영역을 따라 기판을 벽개하는 것은 또한 인용 문서 (2)에 기술되어 있으며, 문서 (2)의 참증은 이러한 개시의 목적으로 또한 상술되어 있다.
그러므로 최종적으로 얻은 구조는 실리콘 기판, 산화막 및 실리콘 카바이드층의 순서를 갖는다.
상술한 방법으로, 단결정 SiC로 이루어진 기판보다 가격이 저렴한 SiC층을 갖는 캐리어들을 얻는 것이 가능하다. 그러나 상기 방법은 수많은 제한들이 있다.
비교적 고열 스케줄(처리시간-처리온도)이 실리콘 카바이드의 벽개에 요구될 것 같다. 이 열 스케줄은 예를 들면, 850℃에서 1시간이다. 비교컨데, 실리콘의 벽개는 500℃에서 단지 30초의 스케줄로 일어날 수도 있다.
또한, 벽개된 실리콘 카바이드는 표면이 거칠다고 알려져 있다. 그러므로 SiC 표면은 GaN 같은 다른 반도체 물질이 이 표면 상에 형성되기 전에 연마 처리 되어야 한다.
본 발명은 캐리어 기판 및 상기 캐리어 기판의 일 표면 상에 있는 반도체 물질층을 포함하는 구조를 제조하는 특별한 방법에 관한 것이다.
더욱 상세하게는 SOI(semiconductor-on-insulator) 구조, 예를 들면 실리콘 카바이드-옥사이드-반도체 타입의 구조를 형성하는 것에 관한 것이다.
본 발명은 기판, 예컨대 GaN층을 포함하는 기판을 제조하기 위한 마이크로일렉트로닉스와 광전자공학 영역에 적용된다. 이 물질은 넓은 금지대(forbidden band)를 갖는 반도체이며, 자외선과 블루 스펙트럼(blue spectrum)에서 작동하는 전자방출 다이오드나 레이저와 같은 전자-광학 소자의 제조를 가능하게 한다.
본 발명은 또한 고온 환경 또는 부식 분위기와 같은 적대적 환경에서도 작동할 수 있는 마이크로시스템의 제조에 적용된다. 이 경우, 본 발명의 방법으로 적대적 환경의 스트레스에 견딜 수 있는 실리콘 카바이드 박막을 제공하는 것이 가능하다.
도 1 내지 도 3은 캐리어 기판 또는 타겟 기판 상으로의 전사에 선행하는 준비 단계 동안의 제1 기판의 단면도들이다.
도 4 및 도 5는 캐리어 기판 상으로의 제1 기판의 전사 작용을 도시한 단면도들이다.
도 6은 제1 기판의 벽개 후, 얻어진 캐리어 기판의 단면도이다.
도 7은 상부에 반도체 물질층이 더 두껍게 만들어져 있고 표면 처리후 얻은 도 6에 도시된 기판의 단면도이다.
도 8은 표면 처리후 도 6에 도시되어 있고 상부에 반도체 물질층이 성장되어 있는 기판의 단면도이다.
명백하기 때문에, 도면들에서 볼수있는 구조의 다른 물질층들은 도시하지 않는다. 몇몇 부분들의 크기는 과장되어 있다.
본 발명이 이루고자 하는 기술적 과제는 캐리어 기판과 상기 기판의 일 표면 상에 반도체 물질층을 포함하는 구조, 예를 들면 절연체 위의 실리콘 타입의 구조, 특히 상술한 어려움이나 제한이 없는 절연체 위의 실리콘 카바이드 같은 구조를 제조하는 방법을 제공하는 것이다.
특히, 하나의 목적은 벽개 작용 중에 고열 스케줄을 요하지 않는 실리콘 카바이드-옥사이드-실리콘 타입의 구조를 제조하는 경제적인 방법을 제공하는 것이다.
다른 목적은 양호한 표면 상태를 갖는 SiC층을 얻을 수 있는 방법을 제공하는 것이다.
또 다른 목적은 GaN층용 캐리어들을 제조하는 방법을 제공하는 것이다.
또 하나의 다른 목적은 커다란 크기의 구조가 얻어질 수 있도록(특히, SiC 또는 GaN층을 갖는) 하는 것이다.
상기 기술적 과제들을 달성하기 위하여, 본 발명은 a) 제1 기판(10)의 일 표면 상에 반도체 물질층(12)을 형성하는 단계와, b) 상기 표면 하부의 상기 반도체 물질층 부근에, 상기 반도체 물질층(12)과 접촉하는 상기 제1 기판(10) 내에 표면층(18)의 범위를 한정하는 벽개 영역이라 불리는 영역(16)을 형성하기 위하여 상기 제1 기판에 이온 주입하는 단계와, c) 상기 반도체 물질층(12)이 형성된 상기 제1 기판을 캐리어 기판(20) 상으로 전사하고, 상기 반도체 물질층(12)이 상기 캐리어 기판(20)에 결합되는 단계와, d) 상기 벽개 영역(16)을 따라 상기 제1 기판의 벽개를 야기하기 위하여 에너지를 공급하고, 상기 벽개 동안 상기 제1 기판의 표면층(18)이 상기 반도체 물질층(12) 및 상기 캐리어 기판(20)과 결합되어 잔류하는 단계 및 e) 상기 반도체 물질층(12)을 노출시키기 위하여 상기 표면층(18)을 제거하는 단계를 포함하는 것을 특징으로 하는 캐리어 기판(20)과 상기 캐리어 기판의 일 표면 상에 있는 반도체 물질층(12)을 포함하는 구조를 제조하는 방법을 제공한다.
한가지 실시예에 따라, d) 단계를 위한 에너지의 공급은 열에너지, 기계적 에너지 또는 이들 에너지의 조합 중에서 선택된다.
열 에너지의 공급에 의한다는 것은 열처리의 적용을 의미한다.
이 열처리는 방법 전체에 사용된 다른 열 스케줄과 관련하여 결정된 열 스케줄을 이용하여 적용될 수 있다. 특히, 이 열처리는 이온 주입 단계에 의한 것처럼 열역학적 평형을 벗어나는 열처리 및 예를 들면 주입을 위해, 또는 지지하기 위해 본딩할 때 결합력을 가능한 강화시키기 위해 기판 가열 또는 냉각을 이용하는 열처리에 의해 야기된 과열을 고려할 수 있다.
이 열처리는 또한 기계적 힘의 적용과 같은 다른 공급 에너지의 사용을 고려할 수도 있다.
그러므로, d) 단계에서, 상기 열처리는 하지 않을 수 있으며, 이 경우 에너지의 공급은 단지 기계적 형태만이 있을 수 있다.
본 발명의 하나의 실시예에 따라, 제거 단계 e)는 습식 또는 건식 화학 식각, 연마, 식각에 이은 산화, 또는 이들 모드의 조합 중에서 선택된 제거 방법을 사용하여 행해진다.
본 발명의 한가지 특별한 면에 따라, 단계 a)와 b) 사이에, 또는 단계 b)와 c) 사이에, 상기 반도체 물질층은 활성 및/또는 비활성의 부품들을 제조하기 위한 특별한 처리 같은 처리를 필요로 할 수도 있다. 만약 b) 단계 이전에 부품이 제조된다면, 이들 처리들은 이온 주입의 조건을 결정하는 데 고려된다.
본 발명의 한가지 특별한 실시예에 따라, 상기 제1 기판은 실리콘 기판일 수 있고, 상기 반도체 물질층은 실리콘 카바이드층일 수 있다.
이 경우, 방법의 d) 단계에서 만들어진 벽개는 실리콘 카바이드층에 발생하지 않고, 상기 실리콘 제1 기판에 발생한다. 벽개는 또한, 상기 실리콘 카바이드층을 본래대로 남겨두는 더 낮은 열 스케줄에 따라 야기될 수도 있다.
게다가, 본 발명의 방법은 매우 큰 표면적을 갖는 반도체 물질층, 특히 SiC를 갖는 구조의 제조에 적용된다.
방법의 c) 단계 동안, 상기 반도체 물질층은 열처리에 의해 기판과 결합되어 만들어질 수 있다.
같은 열처리가 확대되어 방법의 d) 단계에서 벽개를 야기하는 데에 사용될 수 있다.
좋은 "유연한" 특성을 갖는 최종적 구조를 얻기 위하여, 산화막이 상기 반도체 물질층과 상기 캐리어 기판 사이에 제공될 수 있는 데, 이는 열팽창 계수의 차이는 거의 영향을 미치지 않기 때문이다. 상기 반도체 물질층이 실리콘 카바이드로 이루어지고, 상기 기판이 실리콘으로 이루어진다면, 이것은 특별한 잇점이 된다.
이 목적을 위해, 캐리어 기판(타겟)은 표면 절연층을 가질 수 있고, 상기 제1 기판은 상기 반도체 물질층과 함께 상기 캐리어 기판의 절연층 상으로 전사될 수 있다.
선택적 또는 보충적 방식으로, 이온 주입 b) 단계 전에 상기 반도체 물질층 상에 절연층을 형성하는 것이 또한 가능하다.
상기 캐리어 기판의 절연층 및/ 또는 상기 반도체 물질층 상에 형성된 절연층은 예를 들면 산화막일 수 있다.
방법의 말미에 있어서, 즉 e) 단계후, 호모에피택시(homoepitaxy)에 의해 상기 반도체 물질층의 두께를 증가시키는 것이 가능하다.
방법의 한가지 특별한 실시예에 있어서, 광전자공학에 쓸 기판을 형성하기 위하여, 실리콘 카바이드로 이루어진 표면층이 만들어질 수 있고 그 표면층 상에 갈륨 나이트라이드층이 형성될 수 있다.
갈륨 나이트라이드층은 헤테로에피택시(heteroepitaxy)에 의해 형성될 수 있다.
본 발명의 다른 특징들과 잇점들은 첨부된 도면을 참조하여 하기의 상세한 설명으로 더욱 명백하게 될 것이다. 하기의 상세한 설명은 본 발명의 하나의 특별한 실시예에 관한 것이고, 단지 한정하기 위한 것이 아니라 설명을 목적으로 한 것이다.
도 1은 실리콘으로 이루어진 제1 기판(10)을 보여주며, 그 상부에는 실리콘 카바이드층(12)이 형성되어 있다.
상기 실리콘 카바이드층은 예를 들면, 탄화수소 및 실리콘 사이의 반응에 의해 실리콘 기판(10)을 표면 탄화시킴으로써 얻어진다. 이 반응은 1350℃의 온도 영역에서 일어나며, 실리콘 카바이드(SiC)층이 한정된 두께로 형성될 수 있도록 한다. 실리콘 카바이드층의 두께는 5 내지 10 nm 정도이다.
여기서 상술한 방법은 제1 기판을 형성하는 큰 지름을 갖는 웨이퍼에 사용될 수 있다.
도 2는 실리콘 산화막(14)이 SiC층(12) 상에 증착되는 동안의 공정의 선택적 단계를 보여주고 있다. 두께가 500nm 정도인 실리콘 산화막은 하기에 설명된 실리콘 카바이드층과 이 층이 전사되는 실리콘으로 이루어진 캐리어 기판 사이의 상이한 열팽창으로 인한 효과를 감소시킬 수 있다.
산화막의 두께는 중요하지 않으며, 넓은 범위의 값으로부터 선택될 수 있다.
도 3은 벽개 영역(16)이 제1 기판(10) 내에서 형성되는 모습을 보여주고 있다. 벽개 영역은 예를 들면, 수소 이온으로 이온 주입함으로써 형성된다. 주입 도스(dose)와 에너지는 바람직하게는 표면층(12)의 하부의 기판(10) 내에, 가능한 표면에 가깝게, 즉 Si/SiC 계면에 가능한 가깝게 벽개 영역을 형성하기 위하여 SiC층(12)과 산화막(14)의 두께를 고려하여 선택된다.
벽개 영역의 형성에 관한 더욱 상세한 설명에 관하여는, 이미 언급한 문서 (2)에 개시되어 있다.
벽개 영역(16)은 실리콘 기판(10)내에서 실리콘 표면층(18)의 범위를 한정한다.
도 4에 도시되어 있는 바와 같이, 실리콘 카바이드층(12)과 산화막(14)이 제공된 제1 기판(10)은 제2 캐리어 기판(20)으로 이동되고, 이 제2 기판은 실리콘으로 이루어지며 일 표면 상에 실리콘 산화막(24)을 갖는다. 캐리어 기판(20)을 또한 타겟 기판이라고도 부른다.
기판 "10"과 "20"은 본딩(bonding)을 하기 위해 이미 클리닝된 산화막 "14"와 "24"가 서로 마주보도록 위치된다.
제2 기판(20)의 표면 상에 형성된 산화막(24) 및 제1 기판의 산화막(14)은 선택적이라는 점에 주목할 필요가 있다.
도 5는 산화막에 의해 각각 형성된 이들 기판들의 자유 표면을 접촉시킴으로써 제2 기판(20) 상에 제1 기판(10)이 전사되는 모습을 보여주고 있다.
상기 산화막들은 분자 접착에 의해 서로 결합된다. 본딩은 적당한 열처리에 의해 강화될 수 있다.
열처리가 지속되거나, 다른 열처리가 적용되어, 충분한 열 스케줄이 벽개 영역(16)을 따라 도 5에 도시된 구조의 벽개를 야기한다. 벽개는 화살표로 나타내어져 있다.
벽개 후 및 상기 제1 기판의 잔류 고체 부분의 제거 후, 도 6에 도시된 구조가 얻어진다. 도 6에 도시된 제2 기판(20)의 방위는 도 5에 비하여 180°변화되어 있다.
도 6에 도시된 구조는 이러한 순서로 캐리어 기판(20), 상기 캐리어 기판 상에 형성된 산화막(24), 상기 제1 기판으로부터 얻은 산화막(14), 실리콘 카바이드층(12) 및 상기 제1 기판으로부터 얻은 표면 실리콘 박막(18)을 포함한다.
표면층(18)은 예를 들면, TMAH 용액을 사용하는 습식 화학 식각에 의해 상기 구조로부터 제거된다.
실리콘 카바이드 박막을 갖는 센서나 마이크로기계 부품들을 제조하기 위하여, 실리콘 카바이드층(12)의 두께는 이 층상에 실리콘 카바이드를 에피택시함으로써 증가될 수 있다.
이 작용은 도 7에 도시되어 있는 데, 도7에는 SiC층(12)의 두께가 증가되어 있다.
에피택시로 예를 들면, 500nm 내지 1㎛의 값 이상으로 실리콘 카바이드층의 두께를 증가시키는 것이 가능하다.
부유된 SiC 박막을 갖는 구조들은 하부의 산화막(24, 14)을 부분적으로 식각함으로써 쉽게 얻을 수 있다.
기판의 다른 응용, 예를 들면 광전자공학 영역에 있어서, 반도체 물질은 실리콘의 표면층을 제거한 후 SiC층(12) 상에 헤테로에피택시함으로써 형성될 수 있다.
도 8은 GaN층(30)이 노출된 실리콘 카바이드층(12) 상에 형성된 그러한 응용예를 보여주고 있다.
상술한 설명은 본 발명의 실시예의 특별한 예를 나타낼 뿐이다. 선택된 물질들과 층들의 두께는 의도된 응용과 관련하여 광범위하게 변화될 수 있다.
본 발명에 따른 방법은 예를 들면, AsGa, GaN 또는 강유전물질 같은 SiC 이외의 물질들에도 적용될 수 있다.
본 발명에 따른 방법은 또한 열팽창에 덜 민감하고 두께는 공정의 목적에 따라 예를 들면, 에피택시에 의해 조절될 수 있는 좋은 품질의 물질층을 얻을 수 있도록 한다.
또한, 상기 제1 및 제2 기판에 사용된 물질들은 실리콘 이외의 것일 수 있다. 예를 들면, 사파이어가 사용될 수 있다.
[인용 문서]
(1) "Smart Cut" Process offers SiC structures on Silicon Wafers, Brian Dance, 58/Semiconductor International, May 1997
(2) EP-A-0 533 551

Claims (12)

  1. a) 제1 기판(10)의 일 표면 상에 반도체 물질층(12)을 형성하는 단계;
    b) 상기 표면 하부의 상기 반도체 물질층 부근에, 상기 반도체 물질층(12)과 접촉하는 상기 제1 기판(10) 내에 표면층(18)의 범위를 한정하는 벽개 영역이라 불리는 영역(16)을 형성하기 위하여 상기 제1 기판에 이온 주입하는 단계;
    c) 상기 반도체 물질층(12)이 형성된 상기 제1 기판을 캐리어 기판(20) 상으로 전사하고, 상기 반도체 물질층(12)이 상기 캐리어 기판(20)에 결합되는 단계;
    d) 상기 벽개 영역(16)을 따라 상기 제1 기판의 벽개를 야기하기 위하여 에너지를 공급하고, 상기 벽개 동안 상기 제1 기판의 표면층(18)이 상기 반도체 물질층(12) 및 상기 캐리어 기판(20)과 결합되어 잔류하는 단계; 및
    e) 상기 반도체 물질층(12)을 노출시키기 위하여 상기 표면층(18)을 제거하는 단계를 포함하는 것을 특징으로 하는 캐리어 기판(20)과 상기 캐리어 기판의 일 표면 상에 있는 반도체 물질층(12)을 포함하는 구조를 제조하는 방법.
  2. 제1항에 있어서, d) 단계 동안 공급되는 에너지는 열에너지, 기계적 에너지 또는 이들 에너지의 조합 중에서 선택된 형태인 것을 특징으로 하는 방법.
  3. 제1항에 있어서, e) 단계는 습식 또는 건식 화학 식각, 연마, 식각에 이은 산화, 또는 이들 모드의 조합 중에서 선택된 제거 모드에 따라 수행되는 것을 특징으로 하는 방법.
  4. 제1항에 있어서, 상기 제1 기판(10)은 실리콘 기판이며, 상기 반도체 물질층(12)은 실리콘 카바이드층인 것을 특징으로 하는 방법.
  5. 제4항에 있어서, 실리콘 카바이드로 이루어진 상기 반도체 물질층(12)은 상기 제1 기판의 실리콘을 탄화수소와 반응시킴으로써 얻어지는 것을 특징으로 하는 방법.
  6. 제1항에 있어서, 절연층(14)이 이온 주입 b) 단계 이전에 상기 반도체 물질층(12) 상에 형성되는 것을 특징으로 하는 방법.
  7. 제1항에 있어서, 캐리어 기판(20)은 표면 절연층(24)을 갖는 것이 사용되고, c) 단계 동안 상기 제1 기판(10)은 상기 반도체 물질층(12)과 함께 상기 캐리어 기판의 절연층(24) 상으로 전사되는 것을 특징으로 하는 방법.
  8. 제2항 또는 제3항에 있어서, 상기 절연층은 산화막인 것을 특징으로 하는 방법.
  9. 제1항에 있어서, e) 단계 후, 상기 반도체 물질층(12) 상에 같은 물질의 에피택시 성장이 상기 반도체 물질층(12)의 두께를 증가시키키 위하여 행해지는 것을 특징으로 하는 방법.
  10. 제4항에 있어서, e) 단계후, 상기 실리콘 카바이드층(12) 상에 GaN층(30)이 형성되는 것을 특징으로 하는 방법.
  11. 제1항에 있어서, 상기 반도체 물질층(12)이 열처리에 의해 상기 캐리어 기판(20)과 결합되는 것을 특징으로 하는 방법.
  12. 제11항에 있어서, 상기 반도체 물질층이 상기 캐리어 기판에 결합되게 하는 상기 열처리는 d) 단계의 벽개를 추가적으로 야기할 수 있도록 연장되는 것을 특징으로 하는 방법.
KR1020007008157A 1998-01-28 1999-01-27 SiCOI 구조의 제조 방법 KR100602073B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR9800899A FR2774214B1 (fr) 1998-01-28 1998-01-28 PROCEDE DE REALISATION D'UNE STRUCTURE DE TYPE SEMI-CONDUCTEUR SUR ISOLANT ET EN PARTICULIER SiCOI
FR98/00899 1998-01-28

Publications (2)

Publication Number Publication Date
KR20010034396A true KR20010034396A (ko) 2001-04-25
KR100602073B1 KR100602073B1 (ko) 2006-07-14

Family

ID=9522253

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020007008157A KR100602073B1 (ko) 1998-01-28 1999-01-27 SiCOI 구조의 제조 방법

Country Status (7)

Country Link
US (1) US6391799B1 (ko)
EP (1) EP1051737B1 (ko)
JP (1) JP4860036B2 (ko)
KR (1) KR100602073B1 (ko)
DE (1) DE69906491T2 (ko)
FR (1) FR2774214B1 (ko)
WO (1) WO1999039371A2 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101035699B1 (ko) * 2006-07-11 2011-05-19 에스. 오. 이. 떼끄 씰리꽁 오 냉쉴라또흐 떼끄놀로지 전자 공학, 광학 또는 광전자 공학용의 2개 기판의 직접본딩 방법

Families Citing this family (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6150239A (en) * 1997-05-31 2000-11-21 Max Planck Society Method for the transfer of thin layers monocrystalline material onto a desirable substrate
FR2795866B1 (fr) * 1999-06-30 2001-08-17 Commissariat Energie Atomique Procede de realisation d'une membrane mince et structure a membrane ainsi obtenue
DE19959182A1 (de) * 1999-12-08 2001-06-28 Max Planck Gesellschaft Verfahren zum Herstellen eines optoelektronischen Bauelements
ES2165315B1 (es) * 2000-03-31 2003-08-01 Consejo Superior Investigacion Procedimiento de fabricacion de capas de carburo de silicio (sic) mediante implantacion ionica de carbono y recocidos.
FR2809867B1 (fr) * 2000-05-30 2003-10-24 Commissariat Energie Atomique Substrat fragilise et procede de fabrication d'un tel substrat
US6436614B1 (en) * 2000-10-20 2002-08-20 Feng Zhou Method for the formation of a thin optical crystal layer overlying a low dielectric constant substrate
FR2816445B1 (fr) * 2000-11-06 2003-07-25 Commissariat Energie Atomique Procede de fabrication d'une structure empilee comprenant une couche mince adherant a un substrat cible
FR2817394B1 (fr) * 2000-11-27 2003-10-31 Soitec Silicon On Insulator Procede de fabrication d'un substrat notamment pour l'optique, l'electronique ou l'optoelectronique et substrat obtenu par ce procede
FR2817395B1 (fr) * 2000-11-27 2003-10-31 Soitec Silicon On Insulator Procede de fabrication d'un substrat notamment pour l'optique, l'electronique ou l'optoelectronique et substrat obtenu par ce procede
FR2840731B3 (fr) 2002-06-11 2004-07-30 Soitec Silicon On Insulator Procede de fabrication d'un substrat comportant une couche utile en materiau semi-conducteur monocristallin de proprietes ameliorees
FR2894990B1 (fr) 2005-12-21 2008-02-22 Soitec Silicon On Insulator Procede de fabrication de substrats, notamment pour l'optique,l'electronique ou l'optoelectronique et substrat obtenu selon ledit procede
US8507361B2 (en) 2000-11-27 2013-08-13 Soitec Fabrication of substrates with a useful layer of monocrystalline semiconductor material
JP4127463B2 (ja) * 2001-02-14 2008-07-30 豊田合成株式会社 Ｉｉｉ族窒化物系化合物半導体の結晶成長方法及びｉｉｉ族窒化物系化合物半導体発光素子の製造方法
FR2827705B1 (fr) 2001-07-19 2003-10-24 Commissariat Energie Atomique Transistor et procede de fabrication d'un transistor sur un substrat sige/soi
US6566158B2 (en) * 2001-08-17 2003-05-20 Rosemount Aerospace Inc. Method of preparing a semiconductor using ion implantation in a SiC layer
US6593212B1 (en) * 2001-10-29 2003-07-15 The United States Of America As Represented By The Secretary Of The Navy Method for making electro-optical devices using a hydrogenion splitting technique
FR2835097B1 (fr) * 2002-01-23 2005-10-14 Procede optimise de report d'une couche mince de carbure de silicium sur un substrat d'accueil
FR2837322B1 (fr) * 2002-03-14 2005-02-04 Commissariat Energie Atomique DIODE SCHOTTKY DE PUISSANCE A SUBSTRAT SiCOI, ET PROCEDE DE REALISATION D'UN TELLE DIODE
US6607969B1 (en) * 2002-03-18 2003-08-19 The United States Of America As Represented By The Secretary Of The Navy Method for making pyroelectric, electro-optical and decoupling capacitors using thin film transfer and hydrogen ion splitting techniques
US6777883B2 (en) * 2002-04-10 2004-08-17 Koninklijke Philips Electronics N.V. Integrated LED drive electronics on silicon-on-insulator integrated circuits
EP2164096B1 (en) * 2002-07-17 2012-09-05 Soitec Method of smoothing the outline of a useful layer of material transferred onto a support substrate
FR2842648B1 (fr) * 2002-07-18 2005-01-14 Commissariat Energie Atomique Procede de transfert d'une couche mince electriquement active
JP4130555B2 (ja) * 2002-07-18 2008-08-06 住友精密工業株式会社 ガス加湿装置
FR2844095B1 (fr) * 2002-09-03 2005-01-28 Commissariat Energie Atomique Procede de fabrication d'un substrat composite du type sicoi comprenant une etape d'epitaxie
US20040183135A1 (en) * 2003-03-19 2004-09-23 Oh-Hun Kwon ESD dissipative structural components
FR2855910B1 (fr) * 2003-06-06 2005-07-15 Commissariat Energie Atomique Procede d'obtention d'une couche tres mince par amincissement par auto-portage provoque
US7538010B2 (en) * 2003-07-24 2009-05-26 S.O.I.Tec Silicon On Insulator Technologies Method of fabricating an epitaxially grown layer
FR2857982B1 (fr) * 2003-07-24 2007-05-18 Soitec Silicon On Insulator Procede de fabrication d'une couche epitaxiee
FR2857983B1 (fr) * 2003-07-24 2005-09-02 Soitec Silicon On Insulator Procede de fabrication d'une couche epitaxiee
FR2858715B1 (fr) * 2003-08-04 2005-12-30 Soitec Silicon On Insulator Procede de detachement de couche de semiconducteur
FR2871172B1 (fr) * 2004-06-03 2006-09-22 Soitec Silicon On Insulator Support d'epitaxie hybride et son procede de fabrication
US9011598B2 (en) * 2004-06-03 2015-04-21 Soitec Method for making a composite substrate and composite substrate according to the method
WO2006034120A2 (en) * 2004-09-17 2006-03-30 Massachusetts Institute Of Technology Integrated bst microwave tunable devices using buffer layer transfer method
EP1667223B1 (en) * 2004-11-09 2009-01-07 S.O.I. Tec Silicon on Insulator Technologies S.A. Method for manufacturing compound material wafers
US7687372B2 (en) * 2005-04-08 2010-03-30 Versatilis Llc System and method for manufacturing thick and thin film devices using a donee layer cleaved from a crystalline donor
EP1901345A1 (en) 2006-08-30 2008-03-19 Siltronic AG Multilayered semiconductor wafer and process for manufacturing the same
JP2010114409A (ja) * 2008-10-10 2010-05-20 Sony Corp Ｓｏｉ基板とその製造方法、固体撮像装置とその製造方法、および撮像装置
KR101033348B1 (ko) * 2008-10-15 2011-05-09 주식회사 동부하이텍 이미지센서의 제조방법
JP2010251724A (ja) * 2009-03-26 2010-11-04 Semiconductor Energy Lab Co Ltd 半導体基板の作製方法
US8513090B2 (en) 2009-07-16 2013-08-20 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor substrate, and semiconductor device
JP6248532B2 (ja) * 2013-10-17 2017-12-20 セイコーエプソン株式会社 ３Ｃ−ＳｉＣエピタキシャル層の製造方法、３Ｃ−ＳｉＣエピタキシャル基板および半導体装置
DE102015103323A1 (de) * 2015-03-06 2016-09-08 Infineon Technologies Austria Ag Verfahren zum Herstellen von Halbleitervorrichtungen durch Bonden einer Halbleiterscheibe auf ein Basissubstrat, zusammengesetzter Wafer und Halbleitervorrichtung
FR3034569B1 (fr) * 2015-04-02 2021-10-22 Soitec Silicon On Insulator Electrolyte solide avance et sa methode de fabrication
DE102016118268A1 (de) 2016-09-27 2018-03-29 Infineon Technologies Ag Verfahren zum Bearbeiten eines einkristallinen Substrats und mikromechanische Struktur
JP2018101721A (ja) * 2016-12-21 2018-06-28 株式会社ニューフレアテクノロジー 気相成長方法
US11714231B2 (en) * 2020-05-14 2023-08-01 The Boeing Company Silicon carbide and nitride structures on a substrate

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2681472B1 (fr) 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
JPH05326683A (ja) * 1992-05-19 1993-12-10 Rohm Co Ltd Ｓｏｉ基板の製法
JP3352340B2 (ja) * 1995-10-06 2002-12-03 キヤノン株式会社 半導体基体とその製造方法
US5563428A (en) * 1995-01-30 1996-10-08 Ek; Bruce A. Layered structure of a substrate, a dielectric layer and a single crystal layer
US5759908A (en) * 1995-05-16 1998-06-02 University Of Cincinnati Method for forming SiC-SOI structures
US6159825A (en) * 1997-05-12 2000-12-12 Silicon Genesis Corporation Controlled cleavage thin film separation process using a reusable substrate
JPH11191617A (ja) * 1997-12-26 1999-07-13 Mitsubishi Materials Silicon Corp Ｓｏｉ基板の製造方法
US6171965B1 (en) * 1999-04-21 2001-01-09 Silicon Genesis Corporation Treatment method of cleaved film for the manufacture of substrates

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101035699B1 (ko) * 2006-07-11 2011-05-19 에스. 오. 이. 떼끄 씰리꽁 오 냉쉴라또흐 떼끄놀로지 전자 공학, 광학 또는 광전자 공학용의 2개 기판의 직접본딩 방법

Also Published As

Publication number Publication date
EP1051737B1 (fr) 2003-04-02
EP1051737A2 (fr) 2000-11-15
WO1999039371A2 (fr) 1999-08-05
KR100602073B1 (ko) 2006-07-14
WO1999039371A3 (fr) 1999-10-07
FR2774214A1 (fr) 1999-07-30
DE69906491T2 (de) 2004-04-08
JP4860036B2 (ja) 2012-01-25
US6391799B1 (en) 2002-05-21
FR2774214B1 (fr) 2002-02-08
JP2002502119A (ja) 2002-01-22
DE69906491D1 (de) 2003-05-08

Similar Documents

Publication Publication Date Title
KR100602073B1 (ko) SiCOI 구조의 제조 방법
KR100746182B1 (ko) 합성재료 웨이퍼의 제조 방법
JP4173884B2 (ja) ゲルマニウム・オン・インシュレータ（ＧｅＯＩ）型ウェーハの製造方法
US7939428B2 (en) Methods for making substrates and substrates formed therefrom
KR101337121B1 (ko) 반도체 기판의 제조 방법
US7163873B2 (en) Substrate for stressed systems and method of making same
JP4994530B2 (ja) 特にヘテロエピタキシャル堆積用のコンプライアント基板
US8664084B2 (en) Method for making a thin-film element
US20070278574A1 (en) Compound semiconductor-on-silicon wafer with a thermally soft insulator
US20110094668A1 (en) Substrate with determinate thermal expansion coefficient
JP4733201B2 (ja) エピタキシャル成長のための基板の作成方法
KR100356416B1 (ko) 반도체기판및그제작방법
US20070022940A1 (en) Method for making a composite substrate and composite substrate according to the method
SG173490A1 (en) A method of producing a heterostructure with local adaptation of the thermal expansion coefficient
US7605055B2 (en) Wafer with diamond layer
WO2003094224A1 (en) Process for manufacturing substrates with detachment of a temporary support, and associated substrate
EP1644967A2 (en) Substrate assembly for stressed systems
US20100012947A1 (en) PROCESS FOR MAKING A GaN SUBSTRATE
JPH0963951A (ja) 半導体基板の製造方法及び半導体装置の製造方法
US20240112908A1 (en) Method for manufacturing a composite structure comprising a thin single-crystal semiconductor layer on a carrier substrate
WO2008079134A1 (en) Method of transferring a thin crystalline semiconductor layer

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130627

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140626

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150625

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170627

Year of fee payment: 12

EXPY Expiration of term