KR20010031314A - 반도체 다이오드 - Google Patents

Abstract

본 발명은 캐소드(20) 및 애노드(10)를 형성하는 두 개의 전극을 가진 반도체 다이오드에 관한 것이다. 상기 반도체 다이오드는 적어도 하나의 전극이 휘어지며, 다른 전극의 표면적이 그 다른 전극의 폭과 상기 휘어진 전극의 내부 에지 길이를 곱한 값의 최대 20%에 달한다는 것을 그 특징으로 한다.

또한 본 발명은 하나의 반도체 다이오드를 포함하도록 설계된 하나의 전기 회로를 제공한다. 상기 반도체 다이오드는 캐소드(20) 및 애노드(10)를 구성하는 두 개의 전극을 가지며, 적어도 하나의 전극이 휘어지고 다른 전극의 표면적이 그 다른 전극의 폭과 상기 휘어진 전극의 내부 에지 길이를 곱한 값의 최대 20%에 달한다는 것을 특징으로 한다.

Description

반도체 다이오드{SEMICONDUCTOR DIODE}

다이오드는 비대칭적으로 구성된 복자극이며, 상기 복자극의 저항은 인가된 전압의 극성 및 전압값에 좌우된다. 다이오드는 두 개의 상이한 재료로 구성되고, 상기 재료 중 적어도 하나의 재료는 반도체이다. 상기 상이한 재료로는 반도체 및 금속 또는 상이하게 도핑된 영역을 가지는 반도체가 고려될 수 있다. 대부분 상이하게 도핑된 영역은 동일한 반도체의 p 도핑된 영역 및 n 도핑된 영역으로 구성된다.

다이오드로서 스위칭 다이오드, 쇼트키 다이오드, 정류기 다이오드, 제너 다이오드, 다이액, 포토 다이오드, 커패시턴스 다이오드, PIN 다이오드, 스텝 리커버리 다이오드, 터널 다이오드, 역 다이오드 등이 공지되어있다.

전극들 사이 및 개별 전극들과 그 개별 전극들이 배치된 기판 사이의 커패시턴스는 두 개의 상이한 메커니즘에 의해 영향을 받는다는 것이 공지되어있다. 여기서는 공핍층 커패시턴스 및 확산 커패시턴스가 다루어진다.

공핍층 커패시턴스는 공핍층 방향으로 바이어스된 pn 접합에서 소량의 포화 전류가 흐름으로써 실현된다. 또한 공간 전하가 존재한다. 이것은 공핍층 방향으로 전극에 연결된 다이오드가 손실 커패시터와 같은 작용을 한다는 것을 의미한다. 증가한 오프 상태 전압에 의해 상기 공핍층의 폭이 넓어진다. 이것은 pn 접합에서의 전하 캐리어 공핍이 증가한다는 것을 의미한다. 이로써 증가한 공핍층 전압(U_r)을 포함하는 공핍층 커패시턴스(C_s)가 감소하게 된다. 오프 상태 전압(U_r)이 0일 때 공핍층 커패시턴스(C_s)가 최대값을 가진다. 최대 공핍층 커패시턴스(C_smax)에는 다음 식이 적용된다.

여기서 A는 공핍층의 단면 표면적이고, ε_r은 상대 유전 상수이다. 상기 상수는 게르마늄의 경우 E_r,Ge 16이고, 실리콘의 경우는 E_r,Si 20이다. 상기 공핍층 전압 U_r의 함수로서 C_s의 관계는 다음 관계식에 의해 근사값으로 주어진다.

확산 커패시턴스는 다이오드의 내부 관성에 상응하며, 특히 궤도 영역 내 소수 전하 캐리어의 관성에 의해 야기된다. 다이오드가 순방향으로 작동되면 궤도 영역 내에 다수 캐리어 전류 및 소수 캐리어 전류가 흐른다. 상기 영역은 전기적으로 중성이지만, 분리된 전류(계자 전류 또는 확산 전류)에 의해 전자 또는 정공 전하의 공급 및 방출이 이루어진다. 순방향 전압(순전압)의 작고 빠른 변동 시 상기 메커니즘이 그 관성에 따라 하나의 커패시턴스와 같은 작용을 한다. 상기 커패시턴스는 확산 커패시턴스 C_d로 표시된다. C_d는 순방향 전류(순전류) I_d에 비례하며 다음 식을 취한다.

상기 확산 커패시턴스는 전도된 다이오드가 갑자기 공핍 상태에 놓이게 되는 스위칭 과정에서 그 기능을 수행한다. 이로써 궤도 영역에 저장된 전하들이 재결합에 의해서만 소실될 수 있고, 다이오드의 전압은 지수적으로 감소한다.

상기 방정식으로부터 전체 커패시턴스가 공핍층의 단면 표면적에 비례한다는 결론이 도출된다. 이에 근거하여 공지된 반도체 다이오드들은 선형 캐소드 영역을 포함하며, 이 때 상기 공핍층의 단면 표면적이 최소이다. 상기 공지된 다이오드들의 경우 커패시턴스를 이보다 더 감소시키는 것을 불가능하다. 이것은 특히 상기 다이오드를 고주파 신호와 적용시키는 것에 명백히 방해가 된다.

ESD(정전 방전) 보호 다이오드는 전기 부품, 예컨대 전계 효과 트랜지스터, 또는 전기 회로를 정전 방전에 의한 비가역적 손상으로부터 보호하는 데 사용되며, 이러한 보호 기능이 없으면 매우 큰 손상이 야기된다. 상기 보호 기능을 달성하기 위해서, 보호될 부품 또는 보호될 회로와 접지 전위 사이에 보호 다이오드가 접속된다. 상기 보호 다이오드는 고저항 방향으로 접속되기 때문에, 상기 다이오드를 통해 적은 오프 상태 전류만 흐른다. 고주파 신호를 가능한 한 약하게 감쇠시키기 위해서, 다이오드의 가능한 한 적은 커패시턴스가 요구된다. 공지된 다이오드들은 커패시턴스가 너무 높아서 고주파 신호가 매우 강하게 감쇠 및 변형된다는 단점을 갖는다.

본 발명은 캐소드 및 애노드를 구성하는 두 개의 전극을 가진 반도체 다이오드에 관한 것이다.

또한 본 발명은 캐소드 및 애노드를 구성하는 두 개의 전극을 가진 적어도 하나의 반도체 다이오드를 포함하는 하나의 전기 회로에 관한 것이다.

도 1은 본 발명에 따른 반도체 다이오드의 제 1 실시예의 평면도,

도 2는 공지된 반도체 다이오드의 평면도,

도 3은 본 발명에 따른 반도체 다이오드의 제 2 실시예의 평면도이다.

본 발명의 목적은 선행 기술의 단점을 피하는 것이다. 특히 전극들 사이 및 개별 전극들과 기판 사이에 가능한 한 적은 커패시턴스가 주어지는 반도체 다이오드가 제공되어야 한다.

상기 반도체의 목적은 본 발명에 따라 적어도 하나의 전극이 휘어지고 다른 전극의 표면적이 그 다른 전극의 폭과 상기 휘어진 전극의 내부 에지 길이를 곱한 값의 최대 20%에 달함으로써 달성된다.

또한 본 발명은 공지된 직선 전극들 대신에 용도에 맞게 변형된 하나 이상의 전극들이 사용되도록 설계되어있다. 이러한 변형은 만곡(휨)에 의해 이루어진다.

또한 본 발명은 다른 전극이 휘어진 전극보다 용도에 따라 더 작은 표면적을 갖도록 형성되게 한다. 상기 다른 전극의 경우 캐소드 또는 애노드가 문제가 된다. 상기 휘어진 전극은 애노드 또는 캐소드에 의해 구성될 수 있다.

본 발명의 매우 바람직한 실시예는 다른 전극의 표면적이 다른 전극의 폭과 휘어진 전극의 내부 에지 길이를 곱한 값의 최대 15%에 달한다는 특징을 갖는다.

본 발명의 또 다른 바람직한 실시예는 다른 전극의 표면이 휘어진 전극 표면적의 최대 20%에 달한다는 특징을 갖는다.

전기 반도체 다이오드는 다른 전극의 표면적이 휘어진 전극 표면적의 최대 15%에 달하도록 형성되는 것이 매우 바람직하다.

또한 상기 휘어진 전극이 최대 15μ㎡의 표면적을 갖는 것이 바람직하다.

또한 본 발명은 상기 전기 회로가 두 개의 전극을 가진, 캐소드 및 애노드를 구성하는 하나의 반도체 다이오드를 포함하고, 상기 반도체 다이오드는 적어도 하나의 전극이 휘어지며, 다른 전극의 표면적이 그 다른 전극의 폭과 상기 휘어진 전극의 내부 에지 길이를 곱한 것의 최대 20%에 달한다는 특징을 가지도록 설계되어 있다.

바람직하게는 반도체 다이오드가, 상기 휘어진 전극이, 다른 전극이 적어도 부분적으로 상기 휘어진 전극에 의해 둘러싸일 정도로 강하게 휘어지도록 형성된다. 반도체 다이오드의 이러한 실시예는 커패시턴스를 더욱 감소시킨다.

기본적으로 상기 휘어진 전극은 임의의 형태를 갖는다. 상기 휘어진 전극과 다른 전극 사이의 적은 커패시턴스는 상기 휘어진 전극이 점대칭을 나타냄으로써 달성될 수 있다.

낮은 수치로 정확히 규정된 커패시턴스는 상기 휘어진 전극이 적어도 세그먼트별로 원호 형태를 나타냄으로써 달성될 수 있다.

본 발명에 따른 반도체 다이오드의 매우 바람직한 실시예는 상기 휘어진 전극이 링 형태를 나타낸다는 특징을 갖는다.

또한 다른 전극은 원 형태를 나타내는 것이 바람직하다.

소량으로 정확히 규정된 커패시턴스는 다른 전극이 다각형 형태를 나타냄으로써 달성될 수 있다. 이와 관련하여 다각형 형태로는 적어도 세 개의 각을 가지는 평면 구조가 존재한다.

휘어진 전극과 다른 전극 사이의 커패시턴스를 더욱 감소시키기 위해, 다른 전극이 휘어진 전극의 중심점에 배치되는 것이 바람직하다.

바람직한 추가 실시예 및 본 발명의 특수성이 종속항 및 도면에 따른 하기의 바람직한 실시예들에 설명된다.

도 1에 도시된 두 반도체 다이오드는 도면에 도시되지 않은 하나의 구조면 상에 서로 병렬 접속으로 연결된다.

이것에 관하여 캐소드(20)가 애노드(10)의 중심점에 위치한다. 상기 캐소드(20)는 직경 d_k= 2 r_K이고, 상기 직경은 반도체 제작 과정에서 얻을 수 있는 최소의 구조폭에 상응한다. 개별 캐소드의 에지 길이 w_k= 2πr_K이다. 개별 반도체 다이오드의 캐소드 면적 A_Kk= πr_K ²이다.

바람직한 전체 에지 길이 w를 달성하기 위해, N_k개의 개별 부품이 병렬로 접속되어야 한다. 요구되는 부품의 수 N_k에는 식 N_k= w/w_k가 적용된다.

그 결과 다음과 같은 전체 캐소드 면적이 제공된다.

A_KG= N_k× A_Kk= wπr_K ²/ ( 2πr_K) = wr_K/ 2

상기 전체 캐소드 면적 A_KG는 전체 에지 길이가 같을때 도 2에 따라 도시된 하기 선형 구조의 전체 캐소드 면적 A_K1의 절반 크기이다.

도시된 구조에 의해 외부 전자기장에 대한 바람직한 차폐도 달성된다. 상기 구조는 극히 소량으로 정확히 규정된 커패시턴스가 동시에 달성된다는 또 다른 장점을 갖는다.

도 2에 도시된 반도체 다이오드는 선행 기술에 속하는 것으로서 선형 구조를 갖는다. 전체 에지 길이 w는 애노드(40, 60)와 동일한 방향의, 양 캐소드(50) 에지 길이 w/2 로 구성된다. 전체 캐소드 면적 A_K1은 다음과 같다.

A_K1= 2 r_K× w/2 = w × r_D

도 3에 도시된, 본 발명에 따른 반도체 다이오드의 실시예에서 캐소드(130)와 애노드(110) 사이에 하나의 경계 영역(120)이 놓인다는 것이 명백히 나타나 있다. 상기 영역의 폭은 바람직하게는 0.4μm 내지 1.3μm 이며, 상기 캐소드(130)와 애노드(110) 사이에 최대 전류 세기를 고정시킨다.

Claims (13)

1. 캐소드(20, 130) 및 애노드(10, 110)를 형성하는 두 개의 전극을 갖는 반도체 다이오드에 있어서,

   적어도 하나의 전극이 휘어지고, 다른 전극의 표면적이 그 다른 전극의 폭과 상기 휘어진 전극의 내부 에지 길이를 곱한 값의 최대 20%에 달하는 것을 특징으로 하는 반도체 다이오드.
2. 제 1항에 있어서,

   상기 다른 전극의 표면적이 그 다른 전극의 폭과 상기 휘어진 전극의 내부 에지 길이를 곱한 값의 최대 15%에 달하는 것을 특징으로 하는 반도체 다이오드.
3. 제 1항 또는 제 2항 중 어느 한 항에 있어서,

   상기 다른 전극의 표면적이 상기 휘어진 전극의 표면적의 최대 20%에 달하는 것을 특징으로 하는 반도체 다이오드.
4. 제 3항에 있어서,

   상기 다른 전극의 표면적이 상기 휘어진 전극의 표면적의 최대 15%에 달하는 것을 특징으로 하는 반도체 다이오드.
5. 제 1항 내지 제 4항 중 어느 한 항에 있어서,

   상기 휘어진 전극이 최대 15μ㎡의 표면적을 갖는 것을 특징으로 하는 반도체 다이오드.
6. 제 1항 내지 제 5항 중 어느 한 항에 있어서,

   상기 휘어진 전극은, 다른 전극이 적어도 부분적으로 상기 휘어진 전극에 의해 둘러싸일 정도로 강하게 휘어지는 것을 특징으로 하는 반도체 다이오드.
7. 제 1항 내지 6항 중 어느 한 항에 있어서,

   상기 휘어진 전극이 점대칭인 것을 특징으로 하는 반도체 다이오드.
8. 제 7항에 있어서,

   상기 휘어진 전극이 적어도 세그먼트별로 원호 형태를 갖는 것을 특징으로 하는 반도체 다이오드.
9. 제 8항에 있어서,

   상기 휘어진 전극이 링 형태를 갖는 것을 특징으로 하는 반도체 다이오드.
10. 제 1항 내지 제 9항 중 어느 한 항에 있어서,

    상기 다른 전극이 원 형태를 갖는 것을 특징으로 하는 반도체 다이오드.
11. 제 1항 내지 제 10항 중 어느 한 항에 있어서, 상기 다른 전극이 다각형 형태를 갖는 것을 특징으로 하는 반도체 다이오드.
12. 제 1항 내지 제 11항 중 어느 한 항에 있어서,

    상기 다른 전극이 상기 휘어진 전극의 중심점에 배치되는 것을 특징으로 하는 반도체 다이오드.
13. 제 1항 내지 제 12항 중 어느 한 항에 따른 적어도 하나의 반도체 다이오드를 포함하는 것을 특징으로 하는 전기 회로.