CN114121944B - 具有高维持电压的瞬态电压抑制保护器件及静电放电电路 - Google Patents
具有高维持电压的瞬态电压抑制保护器件及静电放电电路 Download PDFInfo
- Publication number
- CN114121944B CN114121944B CN202210098666.XA CN202210098666A CN114121944B CN 114121944 B CN114121944 B CN 114121944B CN 202210098666 A CN202210098666 A CN 202210098666A CN 114121944 B CN114121944 B CN 114121944B
- Authority
- CN
- China
- Prior art keywords
- region
- voltage
- low
- protection device
- conductive type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0296—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices involving a specific disposition of the protective devices
Abstract
本发明涉及半导体技术领域，具体公开了一种具有高维持电压的瞬态电压抑制保护器件，其中，包括：第一导电类型衬底；第二导电类型阱；低压第二导电类型阱和低压第一导电类型阱；第一N+区和第一P+区；第二N+区和第二P+区；第一P+区靠近第二N+区；低压第二导电类型阱与低压第一导电类型阱的交界位置处设置沟槽，沟槽内设置第三N+区，沟槽被第三N+区分隔成至少两部分；第一N+区和第一P+区连接后形成瞬态电压抑制保护器件的阳极金属端；第二N+区和第二P+区连接后形成瞬态电压抑制保护器件的阴极金属端。本发明还公开了一种静电放电电路结构。本发明提供的具有高维持电压的瞬态电压抑制保护器件能够在不增大器件面积的情况下提升维持电压。
Description
技术领域
本发明涉及半导体技术领域，尤其涉及一种具有高维持电压的瞬态电压抑制保护器件及一种静电放电电路结构。
背景技术
静电放电ESD （Electro-static discharge，静电放电）在芯片的制造、封装、测试和使用过程中无处不在，积累的静电荷以几安培或几十安培的电流在纳秒到微秒的时间里释放，瞬间功率高达几十或者上百瓦，对电路系统内的芯片的摧毁强度极大。据统计35%以上的芯片失效是由于ESD损伤引起的。所以芯片或系统的设计中，静电保护模块的设计直接关系到电路系统的功能稳定性以及系统可靠性，对电子产品极为重要。
对于静电保护而言，SCR（Silicon Controlled Rectifier，可控硅）结构（如图1所示）是一种电流能力最强但极易发生闩锁的器件。其根本原因是由于SCR器件的正反馈作用导致其维持电压Vh很低，在电源收到静电冲击后无法关断。因此为了提高SCR的抗闩锁能力必须将其维持电压Vh提升至电源电压以上，其归根结底就是抑制SCR器件的正反馈。
抑制SCR正反馈可采用多种方案，例如拉长SCR器件长度以增加器件基极宽度，增加基极掺杂浓度以降低基区输运系数等，但这些方案无疑会增加器件面积从增加芯片成本。
因此，如何能够在有限的面积中实现更好的维持电压Vh提升效果成，为本领域技术人员亟待解决的技术问题。
发明内容
本发明提供了一种具有高维持电压的瞬态电压抑制保护器件及一种静电放电电路结构，解决相关技术中存在的无法在有限面积中实现更好的维持电压的问题。
作为本发明的第一个方面，提供一种具有高维持电压的瞬态电压抑制保护器件，其中，包括：
第一导电类型衬底；
第二导电类型阱，设置在所述第一导电类型衬底上；
低压第二导电类型阱和低压第一导电类型阱，均位于所述第二导电类型阱内，且相切设置；
第一N+区和第一P+区，均位于所述低压第二导电类型阱内，且相切设置；
第二N+区和第二P+区，均位于所述低压第一导电类型阱内，且相切设置；
所述第一P+区靠近所述第二N+区；
所述低压第二导电类型阱与所述低压第一导电类型阱的交界位置处设置沟槽，所述沟槽内设置第三N+区，所述沟槽被所述第三N+区分隔成至少两部分；
所述第一N+区和所述第一P+区连接后形成瞬态电压抑制保护器件的阳极金属端；
所述第二N+区和所述第二P+区连接后形成瞬态电压抑制保护器件的阴极金属端。
进一步地，所述沟槽内设置一个第三N+区，所述沟槽被一个所述第三N+区分隔成两部分。
进一步地，所述沟槽内设置N个第三N+区，所述沟槽被N个所述第三N+区分隔成多个部分，且分隔后的沟槽与所述第三N+区形成沟槽、第一个第三N+区、沟槽、第二个第三N+区、沟槽、第N个第三N+区的交替排列方式，其中N为大于1的自然数。
进一步地，所述沟槽的宽度小于1微米。
进一步地，所述沟槽的深度大于所述第一N+区或第一P+区的深度，且小于所述低压第二导电类型阱或低压第一导电类型阱的深度。
进一步地，所述第一N+区和所述第一P+区均通过金属连接后形成瞬态电压抑制保护器件的阳极金属端；
所述第二N+区和所述第二P+区均通过金属连接后形成瞬态电压抑制保护器件的阴极金属端。
进一步地，所述第一导电类型衬底包括P型衬底，所述第二导电类型阱包括N阱，所述低压第二导电类型阱包括低压N阱，所述低压第一导电类型阱包括低压P阱。
作为本发明的另一个方面，提供一种静电放电电路结构，其中，包括：前文所述的具有高维持电压的瞬态电压抑制保护器件。
本发明提供的具有高维持电压的瞬态电压抑制保护器件，在低压第二导电类型阱与低压第一导电类型阱之间设置沟槽，在SCR被触发后由于沟槽阻挡以及沟槽间很窄的通道将带来较大的电阻，大部分电流将会绕过沟槽通过第二导电类型阱泄放，这样以来器件中的基极长度显著增加，从而很好的抑制了正反馈，进而提升了维持电压。另外，这种具有高维持电压的瞬态电压抑制保护器件无需增加器件的面积，工艺简单易于实现。
附图说明
附图是用来提供对本发明的进一步理解，并且构成说明书的一部分，与下面的具体实施方式一起用于解释本发明，但并不构成对本发明的限制。在附图中：
图1为现有技术的常规低压SCR结构剖视图。
图2为本发明提供的具有高维持电压的瞬态电压抑制保护器件的一种实施方式的立体结构示意图。
图3为本发明提供的的具有高维持电压的瞬态电压抑制保护器件的另一种实施方式的立体结构示意图。
图4为本发明提供的的具有高维持电压的瞬态电压抑制保护器件的另一种实施方式的立体结构示意图。
具体实施方式
需要说明的是，在不冲突的情况下，本发明中的实施例及实施例中的特征可以相互结合。下面将参考附图并结合实施例来详细说明本发明。
为了使本领域技术人员更好地理解本发明方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分的实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明保护的范围。
需要说明的是，本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本发明的实施例。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包括，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
在本实施例中提供了一种具有高维持电压的瞬态电压抑制保护器件，图2是根据本发明实施例提供的具有高维持电压的瞬态电压抑制保护器件的结构示意图，如图2所示，包括：
第一导电类型衬底22；
第二导电类型阱21，设置在所述第一导电类型衬底22上；
低压第二导电类型阱11和低压第一导电类型阱12，均位于所述第二导电类型阱21内，且相切设置；
第一N+区111和第一P+区112，均位于所述低压第二导电类型阱11内，且相切设置；
第二N+区121和第二P+区122，均位于所述低压第一导电类型阱12内，且相切设置；
所述第一P+区112靠近所述第二N+区121；
所述低压第二导电类型阱11与所述低压第一导电类型阱12的交界位置处设置沟槽13，所述沟槽13内设置第三N+区131，所述沟槽13被所述第三N+区131分隔成至少两部分；
所述第一N+区111和所述第一P+区112连接后形成瞬态电压抑制保护器件的阳极金属端30；
所述第二N+区121和所述第二P+区122连接后形成瞬态电压抑制保护器件的阴极金属端31。
应当理解的是，本发明实施例提供的具有高维持电压的瞬态电压抑制保护器件，通过在低压第二导电类型阱11与低压第一导电类型阱12的交界位置处设置沟槽13，且沟槽内设置第三N+区131，由于沟槽13被第三N+区131占据的缝隙很小，因此当SCR结构被触发后，电流若想通过该缝隙从阳极进入阴极时电阻会非常大，只能绕过沟槽13从底部第二导电类型阱21流过，由于该路径很长，超长的基区会大大复合PNP发射结过来的空穴从而大大抑制PNP管的增益。由于正反馈效应由PNP与NPN管增益共同决定，因此更低的PNP增益将会抑制正反馈而提高维持电压Vh，从而达到抗闩锁的目的。
因此，本发明实施例提供的具有高维持电压的瞬态电压抑制保护器件，在低压第二导电类型阱与低压第一导电类型阱之间设置沟槽，在SCR被触发后由于沟槽阻挡以及沟槽间很窄的通道将带来较大的电阻，大部分电流将会绕过沟槽通过第二导电类型阱泄放，这样以来器件中的基极长度显著增加，从而很好的抑制了正反馈，进而提升了维持电压。另外，这种具有高维持电压的瞬态电压抑制保护器件无需增加器件的面积，工艺简单易于实现。
作为本发明实施例的一种具体地实施方式，如图2所示，所述沟槽13内设置一个第三N+区131，所述沟槽13被一个所述第三N+区131分隔成两部分。
在本发明实施例中，在所述沟槽13内设置一个第三N+区131，将所述沟槽13分成两段，沟槽的中间部分被第三N+区131占据，这样既能降低触发电压又能够实现维持电压的提升。
作为本发明实施例的一种具体地实施方式，如图3所示，所述沟槽13内设置N个第三N+区131，所述沟槽13被N个所述第三N+区131分隔成多个部分，且分隔后的沟槽13与所述第三N+区131形成沟槽、第一个第三N+区、沟槽、第二个第三N+区、沟槽、第N个第三N+区的交替排列方式，其中N为大于1的自然数。
在本发明实施例中，如图3所示，以N=3为例进行说明，所述沟槽13被三个第三N+区131分隔，这样沟槽13的版图排列为：沟槽13、第一个第三N+区131、沟槽13、第二个第三N+区131、沟槽13、第三个第三N+区131，这样在沟槽13中设置多个第三N+区131相比图2所示的实施方式，在能够提升维持电压的同时能够使得器件的电流分布更均匀，且由于设置多个第三N+区相比图2所示的一个第三N+区，提升了触发电流。
需要说明的是，本发明实施例中的沟槽13的宽度L是可以调整的，为了方便制作，以免宽度过宽还需要填充多晶硅等，通常所述沟槽13的宽度L是小于1微米的。
另外， 为了能够适用于各类维持电压，本发明实施例中的沟槽13的深度H也是可以调整的，例如图4所示的沟槽13的深度就小于图2和图3所示的沟槽13的深度。这样能够适用于不同的维持电压的调整。
在本发明实施例中，所述沟槽13的深度H大于所述第一N+区111或第一P+区112的深度，且小于所述低压第二导电类型阱11或低压第一导电类型阱12的深度。
应当理解的是，对于第一N+区111或第一P+区112，或者第二N+区121，或者第二P+区122，其深度为本领域技术人员所熟知，且所述低压第二导电类型阱11或低压第一导电类型阱12的深度也为本领域技术人员所熟知，因此，本发明实施例中的沟槽13的深度H可以通过设置为大于所述第一N+区111或第一P+区112的深度，且小于所述低压第二导电类型阱11或低压第一导电类型阱12的深度，在该范围内可以根据所需要的维持电压的大小来对沟槽13的深度H进行调整，以满足需求。
优选地，所述第一N+区111和所述第一P+区112均通过金属连接后形成瞬态电压抑制保护器件的阳极金属端30；
所述第二N+区121和所述第二P+区122均通过金属连接后形成瞬态电压抑制保护器件的阴极金属端31。
优选地，所述第一导电类型衬底22包括P型衬底，所述第二导电类型阱21包括N阱，所述低压第二导电类型阱11包括低压N阱，所述低压第一导电类型阱12包括低压P阱。
需要说明的是，所述N阱具体可以为深N阱，以图2所示结构及方向为例，深N阱位于P型衬底之上，低压N阱与低压P阱分别位于深N阱区域的左侧与右侧，而第一N+区111与第一P+区112分别位于低压N阱与低压P阱表面用于连接阴极与阳极金属。在低压N阱与低压P阱的交界处，设置有一沟槽13，该沟槽13被分成两段，而其中间部分被第三N+区131占据。低压N阱中的第一N+区111与第一P+区112利用金属相连形成器件的阳极金属端30，低压P阱中的第二N+区121与第二P+区122利用金属相连形成器件的阴极金属端31。
综上，本发明提供的具有高维持电压的瞬态电压抑制保护器件，通过沟槽的物理阻挡作用改变电流分布，改善器件的维持电压。另外，这一沟槽的设置方式，不仅能用于SCR结构的维持电压Vh调整，也能够用于例如NPN，GGNMOS等回扫型ESD器件的维持电压Vh调整。
作为本发明的另一实施例，提供一种静电放电电路结构，其中，包括：前文所述的具有高维持电压的瞬态电压抑制保护器件。
应当理解的是，本发明实施例提供的静电放电电路结构采用前文所述的具有高维持电压的瞬态电压抑制保护器件，可以通过沟槽将器件内部的最短路径进行隔离，在器件被触发后迫使主要电流通过体内运输而非传统的表面运输达到阴极，从而显著的抑制SCR器件的电流正反馈效应而达到提高维持电压的目的，且具有工艺简单容易实现，尤其适用于电压较高的SCR抗闩锁ESD应用。
可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。
Claims (7)
1.一种具有高维持电压的瞬态电压抑制保护器件，其特征在于，包括：
第一导电类型衬底；
第二导电类型阱，设置在所述第一导电类型衬底上；
低压第二导电类型阱和低压第一导电类型阱，均位于所述第二导电类型阱内，且相切设置；
第一N+区和第一P+区，均位于所述低压第二导电类型阱内，且相切设置；
第二N+区和第二P+区，均位于所述低压第一导电类型阱内，且相切设置；
所述第一P+区靠近所述第二N+区；
所述低压第二导电类型阱与所述低压第一导电类型阱的交界位置处设置阻挡电流流过的沟槽，所述沟槽内设置第三N+区，所述沟槽被所述第三N+区分隔成至少两部分；
所述第一N+区和所述第一P+区连接后形成瞬态电压抑制保护器件的阳极金属端；
所述第二N+区和所述第二P+区连接后形成瞬态电压抑制保护器件的阴极金属端；
所述沟槽的深度大于所述第一N+区或第一P+区的深度，且小于所述低压第二导电类型阱或低压第一导电类型阱的深度。
2.根据权利要求1所述的具有高维持电压的瞬态电压抑制保护器件，其特征在于，所述沟槽内设置一个第三N+区，所述沟槽被一个所述第三N+区分隔成两部分。
3.根据权利要求1所述的具有高维持电压的瞬态电压抑制保护器件，其特征在于，所述沟槽内设置N个第三N+区，所述沟槽被N个所述第三N+区分隔成多个部分，且分隔后的沟槽与所述第三N+区形成沟槽、第一个第三N+区、沟槽、第二个第三N+区、沟槽、第N个第三N+区的交替排列方式，其中N为大于1的自然数。
4.根据权利要求1至3中任意一项所述的具有高维持电压的瞬态电压抑制保护器件，其特征在于，所述沟槽的宽度小于1微米。
5.根据权利要求1至3中任意一项所述的具有高维持电压的瞬态电压抑制保护器件，其特征在于，
所述第一N+区和所述第一P+区均通过金属连接后形成瞬态电压抑制保护器件的阳极金属端；
所述第二N+区和所述第二P+区均通过金属连接后形成瞬态电压抑制保护器件的阴极金属端。
6.根据权利要求1至3中任意一项所述的具有高维持电压的瞬态电压抑制保护器件，其特征在于，所述第一导电类型衬底包括P型衬底，所述第二导电类型阱包括N阱，所述低压第二导电类型阱包括低压N阱，所述低压第一导电类型阱包括低压P阱。
7.一种静电放电电路结构，其特征在于，包括：权利要求1至6中任意一项所述的具有高维持电压的瞬态电压抑制保护器件。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210098666.XA CN114121944B (zh) | 2022-01-27 | 2022-01-27 | 具有高维持电压的瞬态电压抑制保护器件及静电放电电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210098666.XA CN114121944B (zh) | 2022-01-27 | 2022-01-27 | 具有高维持电压的瞬态电压抑制保护器件及静电放电电路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN114121944A CN114121944A (zh) | 2022-03-01 |
| CN114121944B true CN114121944B (zh) | 2022-05-17 |
Family
ID=80361362
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210098666.XA Active CN114121944B (zh) | 2022-01-27 | 2022-01-27 | 具有高维持电压的瞬态电压抑制保护器件及静电放电电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114121944B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114792721B (zh) * | 2022-06-23 | 2022-09-27 | 南京融芯微电子有限公司 | 具有高维持电压的可控硅瞬态电压抑制器件及其制作方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101017818A (zh) * | 2007-03-05 | 2007-08-15 | 浙江大学 | 一种增大静电电流有效流通面积的esd防护电路 |
| CN101789428A (zh) * | 2010-03-10 | 2010-07-28 | 浙江大学 | 一种内嵌pmos辅助触发可控硅结构 |
| CN102623450A (zh) * | 2012-03-30 | 2012-08-01 | 浙江大学 | 一种基于场限环可控硅结构的瞬态电压抑制器 |
| CN113345886A (zh) * | 2021-08-04 | 2021-09-03 | 江苏应能微电子有限公司 | 一种用于静电放电中的场效应可控硅结构 |
| CN113488464A (zh) * | 2021-09-08 | 2021-10-08 | 江苏应能微电子有限公司 | 具有网格状阴阳极沟槽结构的瞬态电压抑制保护器件 |
-
2022
- 2022-01-27 CN CN202210098666.XA patent/CN114121944B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101017818A (zh) * | 2007-03-05 | 2007-08-15 | 浙江大学 | 一种增大静电电流有效流通面积的esd防护电路 |
| CN101789428A (zh) * | 2010-03-10 | 2010-07-28 | 浙江大学 | 一种内嵌pmos辅助触发可控硅结构 |
| CN102623450A (zh) * | 2012-03-30 | 2012-08-01 | 浙江大学 | 一种基于场限环可控硅结构的瞬态电压抑制器 |
| CN113345886A (zh) * | 2021-08-04 | 2021-09-03 | 江苏应能微电子有限公司 | 一种用于静电放电中的场效应可控硅结构 |
| CN113488464A (zh) * | 2021-09-08 | 2021-10-08 | 江苏应能微电子有限公司 | 具有网格状阴阳极沟槽结构的瞬态电压抑制保护器件 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN114121944A (zh) | 2022-03-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7479414B2 (en) | Electrostatic discharge protection device for digital circuits and for applications with input/output bipolar voltage much higher than the core circuit power supply | |
| US20060220138A1 (en) | ESD protection circuit with scalable current capacity and voltage capacity | |
| KR101394913B1 (ko) | 트렌치 소자분리를 사용한 래치업 없는 버티컬 ｔｖｓ 다이오드 어레이 구조 | |
| US7868387B2 (en) | Low leakage protection device | |
| US6791146B2 (en) | Silicon controlled rectifier structure with guard ring controlled circuit | |
| US6441437B1 (en) | Integrated semiconductor circuit with protective structure for protection against electrostatic discharge | |
| US8222115B2 (en) | Method of forming a high capacitance diode | |
| US10141300B1 (en) | Low capacitance transient voltage suppressor | |
| US9048096B2 (en) | Diode-based ESD concept for DEMOS protection | |
| US10181719B2 (en) | Overvoltage blocking protection device | |
| US6320232B1 (en) | Integrated semiconductor circuit with protective structure for protection against electrostatic discharge | |
| US20050110095A1 (en) | Novel stacked string for power protection and power connection | |
| US20100207163A1 (en) | Semiconductor device including electrostatic-discharge protection circuit | |
| CN114121944B (zh) | 具有高维持电压的瞬态电压抑制保护器件及静电放电电路 | |
| US6456474B2 (en) | Semiconductor integrated circuit | |
| US10325905B2 (en) | Semiconductor device and semiconductor circuit device | |
| US6061218A (en) | Overvoltage protection device and method for increasing shunt current | |
| KR20150028723A (ko) | 정전기 방전 보호 개선 장치 | |
| CN114121943B (zh) | 具有高触发电流的scr器件及静电放电电路结构 | |
| US8878241B2 (en) | Semiconductor structure and manufacturing method for the same and ESD circuit | |
| KR100206675B1 (ko) | 반도체 집적 회로 장치 | |
| US6768176B1 (en) | Electrostatic discharge protection circuit | |
| US8546917B2 (en) | Electrostatic discharge protection having parallel NPN and PNP bipolar junction transistors | |
| CN114695341A (zh) | 具有高保持电压的低电容瞬态电压抑制器 | |
| US9991173B2 (en) | Bidirectional semiconductor device for protection against electrostatic discharges |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CP03 | Change of name, title or address | ||
| CP03 | Change of name, title or address |
Address after: Building 4 (8th and 9th floor), No. 5 Chuangzhi Road, Tianning District, Changzhou City, Jiangsu Province, 213000 Patentee after: Jiangsu Yingneng Microelectronics Co.,Ltd. Address before: 213000 No. 8-5 Huashan Road, Xinbei District, Changzhou City, Jiangsu Province Patentee before: JIANGSU APPLIED POWER MICROELECTRONICS Co.,Ltd. |