KR20010022516A - 웨이퍼 마킹 방법 - Google Patents

웨이퍼 마킹 방법 Download PDF

Info

Publication number
KR20010022516A
KR20010022516A KR1020007001104A KR20007001104A KR20010022516A KR 20010022516 A KR20010022516 A KR 20010022516A KR 1020007001104 A KR1020007001104 A KR 1020007001104A KR 20007001104 A KR20007001104 A KR 20007001104A KR 20010022516 A KR20010022516 A KR 20010022516A
Authority
KR
South Korea
Prior art keywords
wafer
marking
depressions
dots
depression
Prior art date
Application number
KR1020007001104A
Other languages
English (en)
Inventor
에크하르트 막스
데트레프 게르하르트
슈테펜 프랑케
Original Assignee
추후제출
인피니언 테크놀로지스 아게
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 추후제출, 인피니언 테크놀로지스 아게 filed Critical 추후제출
Publication of KR20010022516A publication Critical patent/KR20010022516A/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/544Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544Marks applied to semiconductor devices or parts
    • H01L2223/54433Marks applied to semiconductor devices or parts containing identification or tracking information
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544Marks applied to semiconductor devices or parts
    • H01L2223/54473Marks applied to semiconductor devices or parts for use after dicing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

웨이퍼 마킹 방법은 웨이퍼의 표면에 형성된 다수의 소프트 마크에 의해 표현되도록 개시된다. 이들 소프트 마크 각각은 적어도 4 ㎛의 깊이, 적어도 50 ㎛의 내부 직경 및 특히 바람직한 방식으로 0.2의 최소 표면 기울기를 가진다. 이들 함몰부(12)는 적당한 기술을 사용하여 6 ㎛까지의 깊이를 가지도록 형성될수있다.

Description

웨이퍼 마킹 방법 {WAFER MARKING}
웨이퍼 또는 모든 웨이퍼군은 마킹 또는 인스크립션(inscription)으로 식별될수있다. 상기 인스크립션에 포함된 코딩은 식별 및 할당이 어느때든 가능하도록 다양한 제조 및 생산 데이타 목록에 대한 정보를 제공한다.
여러 형태의 제조 단계는 반도체 구성요소를 생산하기 위한 공정동안 웨이퍼상에서 수행되고, 여기에서 표면 층은 하부 및 상부 양쪽으로부터 제거된다. 만약, 예를들어 레이저에 의해 바(bar) 코딩이 웨이퍼의 표면상에 마크로서 제공되면, 레이저는 예를들어 한 행에 배열되게 바 코딩을 형성하는 작은 함몰부, 포인트 또는 소위 도트를 형성한다. 이들은 바 코딩용 특수 판독기에 의해 판독될수있다. 그러나, 마킹은 제조 동안 모든 가공 단계에서 영향을 받는다.
소위 화학 기계적 처리(CMP), 예를들어 웨이퍼의 전면상에서 화학 및 기계적 폴리싱 처리 및 사용이 증가됨에 따라, 웨이퍼의 전면에 제공된 임의의 인스크립션/마킹은 층의 제공 및 제거에 영향을 받는다. 따라서, 인스크립션이 완전히 지워질수 있게 된다.
웨이퍼 영역상에서 미리 행해지는 마킹 또는 인스크립션은 웨이퍼의 후면상에 매우 깊게 만들어지는 소위 하드 마크이다. 그러나, 상기 인스크립션은 상기 후면이 폴리싱된후 완전히 제거된다. 또한 하드 마크의 단점은 레이저 인스크립션 처리시 너무 큰 에너지를 웨이퍼에 주입하여 웨이퍼 표면상에서 튀김(spattering) 현상이 발생한다는 것이다. 실리콘은 처리 지점 또는 레이저 충격 지점에서 용융되는 것이 아니라 증기화된다. 일반적으로, 하드 마크는 재료 내부쪽으로 너무 깊게 가열된다. 이런 함몰부(도트)는 5 ㎛ 내지 100 ㎛ 깊이이다. 주입되는 에너지 양이 비교적 크기 때문에, 상기 도트는 불규칙하고, 몇몇 경우 날카로운 에지(edge) 또는 피크(peak)를 가진다.
하드 마크외에, 웨이퍼 마킹을 위하여 소위 소프트 마크가 사용된다. 이 소프트 마크는 최신의 레이저 기술을 사용하여 행해진다. 이 경우 레이저 광은 웨이퍼에 주입되어 단지 표면 재료만이 용융된다. 인스크립션은 레이저에 의해 생성된 다수의 도트를 포함한다. 그 결과 임의의 오염없이 균일한 인스크립션이 생성된다. 일반적인 소프트 마크의 깊이는 0.5 ㎛ 내지 1 ㎛이다.
본 발명은 반도체 제조시 사용되는 웨이퍼 마킹(marking)에 관한 것이다.
도 1은 본 발명에 따른 도면을 도시한 도.
본 발명은 주변 가장자리 또한 매우 부드러운 표면을 형성하는 웨이퍼의 웨이퍼 표면에 규칙적으로 포함된 다수의 함몰부를 포함하는 웨이퍼 마킹을 제공하는 것을 목적으로 한다.
이런 목적은 청구항 제 1 항의 특징부에 의해 달성된다.
본 발명은 레이저 도트를 위하여 요구된 마킹 깊이가 주변 가장자리 기울기 및 도트 그 자체를 가능한한 작게 제공하는 것을 바탕으로 한다. 상기 조건은 바니시 코팅이 최대 신뢰성을 제공하여, 바니시 크랙 가능성이 크게 감소되게 한다. 이것은 도트내에서 뿐아니라 도트 주변에 임의의 노치 또는 날카로운 에지가 존재하지 않는다는 사실에 의해 증명된다.
0.2 이하의 측면 방향 기울기(da/dx 또는 dz/dy)는 특히 바람직하다. 본래의 웨이퍼 표면과 도트 표면의 절단부에서의 경계면 및 각 도트의 최소치는 모서리 지점으로서 사용된다. 각 도트의 상승된 주변 가장자리의 내부 표면과 웨이퍼 표면의 경계면은 함몰부, 또는 도트의 내부 직경으로서 간주된다. 도트의 외부 직경은 비교적 넓은 60 내지 120 ㎛이다. 웨이퍼 표면의 함몰부는 적당한 기술을 사용하여 증기화 재료에 의해 무엇이 생성될지라도 튀김이 없는 것을 보장하는 레이저 빔에 의해 표현되고, 함몰부는 표면에서 순수하게 재료의 용융에 의해 형성된다. 상기 함몰부는 본래의 웨이퍼 표면에 관련하여 중요하지만 비교적 얕은 깊이를 가지며 상승된 주변 가장자리에 의해 둘러싸인다. 이것은 포커싱 레이저 빔에 의해 형성된다.
예시적인 실시예는 개략적인 도면을 참조하여 다음 본문에 기술된다.
웨이퍼의 후면을 마킹하는 것이 여러 이유 때문에 큰 단점을 가지기 때문에, 웨이퍼의 전면을 마킹하는 것이 바람직하고 하기에 기술될 것이다. 이 경우, 주요 인자는 함몰부 또는 도트가 형성될때 튀기는 재료를 방지하는 것이다. 최소 4 ㎛의 깊이 및 최대 1.5 ㎛의 주변 가장자리를 가지는 함몰부는 이들 조건을 만족한다. 이것은 상기 조건을 바탕으로, 함몰부 또는 도트가 50 ㎛ 이상의 직경을 가지기 때문이다. 이런 도트는 레이저 방사선에 의해 단지 재료의 표면만이 용융되도록 형성된다. 따라서, 함몰부 및 상승된 주변 가장자리를 형성할때 아무런 재료의 튀김도 발생하지 않고, 단지 표면에서 재료가 용융만된다. 생성된 도트는 비록 종래의 도트보다 깊지만 소프트 마크로서 간주될수있다. 바니시의 제공과 연관되어 추후 처리시 바니시 크랙킹 가능성이 감소되는 점이 개선된다. 이것은 아무런 노치 또는 날카로운 에지도 발생하지 않기 때문이다. 특히, 바니시 아래에 화학 물질의 진입과 연관된 바니시 크랙킹은 스크랩 비율을 크게 증가시킨다. 따라서, 도트(12)의 모양은 1.5 ㎛ 이하의 주변 가장자리 높이(3), 4 ㎛ 이상의 최대 도트 깊이(2), 및 50 ㎛ 이상의 잔류 내부 직경(4)에 의해 형성된다. 상기된 바와 함께 대략 60 내지 120 ㎛의 외부 직경(5)은 웨이퍼 표면(1)에 형성된 도트(12)에 발생할 것이고, 재료 제거를 포함하는 다수의 웨이퍼 처리 단계를 겪고 도트에 의해 표현될 마킹이 규치적으로 판독된다. 이 경우, 만약 도트(12)의 표면 및 주변 가장자리(6)에서 기울기가 0.2 보다 매우 작으면 특히 바람직하다.
이것은 한 행에 배열되고 레이저에 의해 형성되는 도트(12)를 포함하는 균일한 마킹 또는 인스크립션을 발생시킨다.

Claims (5)

  1. 웨이퍼(11)의 웨이퍼 표면(1)에 규칙적으로 형성되고 구형 및 타원 윤곽과 원주형 주변 가장자리(6)를 각각 가지는 다수의 함몰부(12)를 포함하는 웨이퍼를 마킹하는 방법에 있어서,
    상기 웨이퍼 표면(1)으로부터 시작하는 함몰부(12)는 적어도 4 ㎛의 깊이(2) 및 최대 1.5 ㎛의 주변 가장자리 높이(3)를 가지며,
    상기 웨이퍼 표면(1) 및 함몰부(12) 표면의 경계면 사이에서 측정된 함몰부(12)의 내부 직경(4)은 50 ㎛ 이상인 것을 특징으로 하는 웨이퍼 마킹 방법.
  2. 제 1 항에 있어서, 상기 함몰부(12) 내부의 표면 및 주변 가장자리(6)상 기울기의 크기는 0.2 이하인 것을 특징으로 하는 웨이퍼 마킹 방법.
  3. 제 2 항에 있어서, 대부분의 상기 함몰부(12)는 0.2 를 넘지 않는 기울기를 가지는 것을 특징으로 하는 웨이퍼 마킹 방법.
  4. 제 1 항 내지 제 3 항중 어느 한 항에 있어서, 상기 함몰부(12)의 외부 직경은 60 내지 120 ㎛의 범위인 것을 특징으로 하는 웨이퍼 마킹 방법.
  5. 제 1 항 내지 제 4 항중 어느 한 항에 있어서, 상기 함몰부(12)는 포커스된 레이저 빔에 의해 표현될 수 있는 것을 특징으로 하는 웨이퍼 마킹 방법.
KR1020007001104A 1997-08-01 1998-07-30 웨이퍼 마킹 방법 KR20010022516A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE19733410A DE19733410A1 (de) 1997-08-01 1997-08-01 Wafermarkierung
DE19733410.5 1997-08-01
PCT/DE1998/002187 WO1999007016A1 (de) 1997-08-01 1998-07-30 Wafermarkierung

Publications (1)

Publication Number Publication Date
KR20010022516A true KR20010022516A (ko) 2001-03-15

Family

ID=7837763

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020007001104A KR20010022516A (ko) 1997-08-01 1998-07-30 웨이퍼 마킹 방법

Country Status (6)

Country Link
US (1) US6261382B1 (ko)
EP (1) EP1002338A1 (ko)
JP (1) JP2001512293A (ko)
KR (1) KR20010022516A (ko)
DE (1) DE19733410A1 (ko)
WO (1) WO1999007016A1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6759248B2 (en) * 2001-09-28 2004-07-06 Motorola, Inc. Semiconductor wafer identification
US6914006B2 (en) * 2001-10-30 2005-07-05 Freescale Semiconductor, Inc. Wafer scribing method and wafer scribing device
US7705268B2 (en) * 2004-11-11 2010-04-27 Gsi Group Corporation Method and system for laser soft marking
US9099481B2 (en) 2013-03-15 2015-08-04 Semiconductor Components Industries, Llc Methods of laser marking semiconductor substrates

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58138033A (ja) * 1982-02-10 1983-08-16 Toshiba Corp 半導体基板及び半導体装置の製造方法
DE3324551A1 (de) * 1983-07-07 1985-01-17 Wacker-Chemitronic Gesellschaft für Elektronik-Grundstoffe mbH, 8263 Burghausen Verfahren zur kennzeichnung von halbleiteroberflaechen durch laserstrahlung
JPH02224218A (ja) * 1989-02-27 1990-09-06 Fujitsu Ltd 半導体装置用基板
JP3034428B2 (ja) * 1993-06-22 2000-04-17 株式会社東芝 半導体装置及びその製造方法並びにアライメント方法
JPH07335721A (ja) * 1994-06-13 1995-12-22 Mitsubishi Electric Corp アライメントマークを有する半導体装置
US5877064A (en) * 1997-07-15 1999-03-02 Taiwan Semiconductor Manufacturing Co.Ltd Method for marking a wafer

Also Published As

Publication number Publication date
DE19733410A1 (de) 1999-02-18
EP1002338A1 (de) 2000-05-24
WO1999007016A1 (de) 1999-02-11
JP2001512293A (ja) 2001-08-21
US6261382B1 (en) 2001-07-17

Similar Documents

Publication Publication Date Title
JP3874528B2 (ja) 半導体ウエハのレーザマーキング方法
US5733711A (en) Process for forming both fixed and variable patterns on a single photoresist resin mask
JP4910100B2 (ja) 電子部品の金属ケース
US6063695A (en) Simplified process for the fabrication of deep clear laser marks using a photoresist mask
US6777820B2 (en) Semiconductor wafer
US7015566B2 (en) Semiconductor wafer and a method for manufacturing a semiconductor wafer
JP5124058B1 (ja) ドットマーキングを有する半導体基板、およびその製造方法
US6449123B1 (en) Methods for marking a sintered product and for fabricating magnetic head substrate
US20210122673A1 (en) Through-glass via hole formation method
JP3242632B2 (ja) レーザビームによる微小ドットマーク形態、そのマーキング方法
US8703410B2 (en) Substrate having a mark formed on a surface thereof by a CO2 laser beam
KR20010022516A (ko) 웨이퍼 마킹 방법
EP0448471A2 (en) Method of planarizing metal layer
JP2001118757A (ja) 微小ドットマークを有する半導体基材
US8525136B2 (en) Work piece with concealed surface defects
US20080009093A1 (en) Silicon material having a mark on the surface thereof and the method of making the same
JP3191918B2 (ja) 微小ドットマークが刻印されてなる半導体ウェハ
JP2022058127A (ja) 基材のパターン形成装置、パターン形成方法、基材、および収容器
JPH09223648A (ja) 半導体ウェ−ハのマ−キング方法及びマ−キング装置
JP4614502B2 (ja) 凹穴型ドットマークの形成方法と同ドットマークを有する半導体ウェハ
WO2003038895A1 (en) Wafer scribing method and wafer scribing device
JP2005101305A (ja) 無機窒化物部材のマーキング方法および無機窒化物部材
JPH11163261A (ja) 半導体装置及びその製造方法
JP4723850B2 (ja) マーキング方法、眼鏡レンズの製造方法およびプラスチックレンズ
JP2009259928A (ja) マーク付き半導体基板及びその製造方法

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid