KR20010017202A - 덴트 형성이 억제되는 트렌치 소자분리방법 - Google Patents

Abstract

본 발명은 트렌치 소자분리 방법에 관한 것으로, 종래 식각마스크와 동일한 물질인 실리콘 질화막으로 이루어진 라이너층을 트렌치 측벽에 형성한 경우에 식각마스크를 습식식각으로 제거할 때 라이너층이 먼저 식각되어 소자분리막의 측면에 덴트(dent, 홈 또는 골)가 형성되는 문제점을 해결하기 위한 것이다. 본 발명은, 트렌치를 매립하는 절연물질을 평탄화하여 트렌치 내부에만 소자분리막을 형성할 때, 주위의 식각마스크보다 높이가 낮아진 소자분리막의 모서리에 노출된 식각마스크 및 라이너층의 측벽에 스페이서를 형성함으로써, 식각마스크의 제거시 라이너층 부분이 먼저 식각되지 않게 하여 덴트의 형성을 방지한다.

Description

덴트 형성이 억제되는 트렌치 소자분리 방법{Trench isolation method preventing formation of a dent}

본 발명은 반도체 소자의 제조공정중 소자분리 방법에 관한 것으로, 특히 트렌치를 이용한 소자분리 방법에 관한 것이다.

반도체 소자의 고집적화 경향에 따라 소자 간의 분리 거리가 매우 짧아짐으로써, 실리콘 기판을 국부적으로 열산화하여 소자분리막을 형성하는 기존의 LOCOS(LOCal Oxidation of Silicon) 소자분리 방법으로는 불가능한 치수의 소자분리를 위해, 반도체 기판의 소정 영역에 트렌치(trench)를 형성하고 이 트렌치 내부를 실리콘 산화물과 같은 절연물질로 매립하여 소자분리막을 형성하는 트렌치 소자분리 방법이 널리 사용되고 있다.

그러나, 이 트렌치 소자분리 방법은, 그 특성상 트렌치 하부 및 상부 모서리에 집중되는 응력이나, 매립물질의 산화 또는 치밀화를 위한 후속 열처리시 과도한 스트레스가 가해진다. 이러한 스트레스에 의해 특히 트렌치 바닥에서 Si-Si 결합이 깨져 보이드가 생기는 피팅(pitting) 현상이 발생하게 되는데, 이를 막기 위해 트렌치 내부를 절연물질로 매립하기 전에 트렌치 측벽에 실리콘 질화물로 이루어진 라이너층을 얇게 형성하여 스트레스를 막는 방안이 제안되었다. 이를 첨부한 도면을 참조하여 설명하면 다음과 같다.

먼저 도 1에 도시된 바와 같이, 실리콘 기판(10) 상에 패드 산화막(12)을 형성하고 그 위에 트렌치 식각시 마스크로 이용될 층인 실리콘 질화막(14)과 고온 산화막(HTO, 16)을 형성한다. 이어서, 실리콘 질화막(14)과 고온 산화막(16)을 패터닝하여 트렌치를 형성할 영역의 패드 산화막(12)을 노출한다.

이어서, 도 2에 도시된 바와 같이, 패터닝된 실리콘 질화막(14)과 고온 산화막(16)을 마스크로 하여 패드 산화막(12) 및 실리콘 기판(10)을 소정 깊이로 식각하여 트렌치(T)를 형성하고, 트렌치 측벽에 측벽 산화막(18)을 형성한다. 이 측벽 산화막(18)은 트렌치 식각과정에서 발생한 트렌치 내벽 손상을 치유하고 이후에 형성될 라이너층에 대한 완충막의 역할을 한다.

이어서, 도 3에 도시된 바와 같이, 실리콘 질화물로 이루어진 라이너층(20)을 형성한다. 그리고 트렌치를 포함한 기판 전면에 화학기상증착법 등의 방법으로 실리콘 산화물(24)을 증착한다. 이어서, 증착·매립된 실리콘 산화물(24)을 치밀화(densification)하기 위해 고온 열처리를 수행한다.

이어서, 도 4에 도시된 바와 같이, 화학기계적 연마 등의 방법으로 트렌치 이외의 부분에 증착된 실리콘 산화막(24)을 제거하면, 실리콘 질화막(14) 상부의 고온 산화막(17) 및 라이너층(20)의 일부도 제거되면서, 트렌치 내부를 채우는 필드 산화막(25)의 높이가 실리콘 질화막(14)보다 약간 낮아진다.

이어서, 도 5에 도시된 바와 같이, 마스크로 사용했던 실리콘 질화막(14)을 제거하게 되는데, 이 실리콘 질화막(14)의 제거는 기판(10) 표면의 손상을 막기 위해 통상 인산을 이용한 습식식각으로 행한다. 그런데, 이 인산을 이용한 습식식각에 의하면 기본적으로 등방성 식각이 이루어지므로, 도 5에서 점선으로 도시된 것처럼, 소자분리막(25)보다 높게 된 실리콘 질화막(14)의 모서리 부분에서부터 식각이 이루어져, 역시 실리콘 질화물로 이루어진 라이너층(22)의 윗 부분이 기판 표면보다 낮게 파이는 덴트(dent, 홈 또는 골(groove))이 형성된다(A 참조). 이 덴트는 후속공정에서 여러 문제를 일으킨다. 즉, 소자분리막(25)위를 지나가는 게이트 전극의 패터닝시 이 덴트에 매립된 부분의 식각이 잘 되지 않아 게이트 전극간 단락되는 문제, 덴트에 인접한 활성영역의 모서리에 전계를 집중시켜 문턱전압을 저하시키거나 험프(hump) 현상 등을 일으킨다.

한편, 이러한 문제를 해결하기 위해, 미국특허 US 5,731,241호에서는 오존- TEOS(Tetra ethyl ortho silicate)를 이용하여 덴트를 매립하는 추가공정을 제안한 바 있다. 그러나, 이는 새로운 공정을 추가해야 하는 부담이 있으므로, 가능한 한 덴트의 형성 자체를 막는 것이 바람직하다.

본 발명이 이루고자 하는 기술적 과제는, 덴트가 형성되지 않는 트렌치 소자분리 방법을 제공하는 것이다.

본 발명이 이루고자 하는 다른 기술적 과제는, 완성된 반도체 소자의 특성이 저하되지 않는 트렌치 소자분리 방법을 제공하는 것이다.

도 1 내지 도 5는 종래의 방법에 따라 실리콘 질화막 라이너층을 구비한 트렌치 소자분리막을 형성할 때 덴트(dent)가 형성되는 과정을 도시한 단면도들이다.

도 6 내지 도 8은 본 발명의 방법에 따라 실리콘 질화막 라이너층을 구비한 트렌치 소자분리막을 형성하는 과정을 도시한 단면도들이다.

상기의 기술적 과제들을 달성하기 위한 본 발명에 따른 트렌치 소자분리 방법은 다음과 같이 이루어진다. 즉, 식각마스크를 이용하여 반도체 기판을 소정 깊이로 식각하여 트렌치를 형성하고, 트렌치를 포함한 기판 전면에 식각마스크와 동일한 물질로 이루어진 라이너층을 형성한다. 이어서, 라이너층이 형성된 트렌치의 내부를 절연물질로 매립한 후, 평탄화함으로써 트렌치 이외의 부분에 형성된 절연물질을 제거하여 트렌치 내부에만 소자분리막을 형성한다. 평탄화의 결과 식각마스크보다 높이가 낮아진 소자분리막의 모서리 부분에 노출된 라이너층의 측벽에 스페이서를 형성한다. 이어서, 식각마스크 및 기판 표면보다 높게 돌출된 부분의 라이너층을 제거한다.

이때, 상기 식각마스크 및 라이너층은 실리콘 질화물로 이루어지고, 상기 트렌치를 매립하는 절연물질 및 스페이서는 실리콘 산화물로 이루어지는 것이 바람직하다.

이와 같은 본 발명에 따르면, 평탄화의 결과 식각마스크보다 높이가 낮아진 소자분리막의 모서리 부분에 노출된 라이너층의 측벽에 스페이서를 형성하고 식각마스크 및 라이너층을 식각함으로써, 식각마스크 및 라이너층이 등방성 식각에 의해 제거되더라도 식각마스크 및 라이너층의 모서리가 먼저 식각되는 것을 막아 덴트가 형성되지 않게 된다.

이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명한다.

도 6 내지 도 8은 본 실시예에 따라 트렌치 소자분리막을 형성하는 과정을 도시한 단면도들로서, 본 실시예의 덴트 형성을 억제하기 위한 스페이서를 형성하는 과정 전까지는 도 1 내지 도 4와 함께 설명된 종래의 방법과 거의 동일하다. 이하에서는, 전술한 설명과 중복되지 않는 범위내에서 본 실시예의 구체적인 과정을 도 1 내지 도 4 및 도 6 내지 도 8을 참조하여 설명한다.

도 1을 참조하면, 본 실시예에서의 식각마스크층은 실리콘 질화막(14), 고온 산화막(16)으로 이루어지고, 식각마스크를 사진식각하는 과정에서 고온 산화막(16)에서의 반사를 방지하여 정밀한 패터닝이 이루어지도록 반사방지막(미도시)을 형성했다. 즉, 기판(10)상에, 110Å 두께의 패드 산화막(12), 1550Å 두께의 실리콘 질화막(14), 1000Å 두께의 고온 산화막(16), 600Å 두께의 반사방지막(미도시), 5700Å 두께의 포토레지스트막(미도시)을 형성하고, 트렌치를 형성할 부분을 정의하는 노광 및 현상공정을 거쳐 포토레지스트 패턴(미도시)을 형성한다. 그리고, 이 포토레지스트 패턴을 식각마스크로 하여 반사방지막(미도시), 고온 산화막(16), 실리콘 질화막(14)을 순차적으로 식각하여 트렌치 식각용 마스크를 형성한다. 이어서, 남아있는 포토레지스트는 애슁 및 스트립하여 제거한다.

도 2를 참조하면, 트렌치 식각마스크 즉, 반사방지막, 고온 산화막(16), 실리콘 질화막(14)을 이용하여 패드 산화막(12)을 식각하고, 계속하여 기판(10)을 식각하여 2500Å 정도 깊이의 트렌치(T)를 형성한다. 그러면, 도시된 바와 같이, 고온 산화막(17) 위의 반사방지막(미도시)도 함께 식각되어 제거되고, 고온 산화막도 약간 식각되어 그 두께가 감소한다. 이어서, 측벽 산화막(18)을 형성한다.

도 3을 참조하면, 측벽 산화막(18)이 형성된 트렌치를 포함한 기판 전면에 실리콘 질화물로 이루어진 라이너층(20)을 형성하고, 실리콘 산화물(24)을 전면에 증착하여 트렌치를 매립한다. 구체적으로는, 충전성이 우수한 고밀도 플라즈마 증착으로 실리콘 산화막을 3000Å 정도 증착한 후, 단차 도포성이 좋은 PE-TEOS(Plasma enhanced TEOS)막으로 2500Å 정도 증착했다.

도 4를 참조하면, 기판 전면을 평탄화하여 트렌치 내부에만 소자분리막(25)을 남긴다. 평탄화 방법으로는 화학기계적 연마를 이용하였으며, 실리콘 산화물의 연마율이 실리콘 질화물의 연마율보다 높은 연마제(slury)를 사용했다. 이때, 화학기계적 연마의 단점인 연마의 불균일성 특히, 셀 어레이 영역과 주변회로 영역의 연마의 불균일성에 의한 단차를 막기 위해 실리콘 질화막(14)을 연마정지막으로 함으로써 실리콘 질화막(14)의 연마를 최소화한다. 이어서, 화학기계적 연마후에 실리콘 질화막(14) 상에 남아 있을 수 있는 실리콘 산화막을 완전히 제거하기 위해 습식식각을 더 수행할 수도 있다. 이로써 트렌치 이외의 부분에 증착된 실리콘 산화막(24), 라이너층(20) 및 고온 산화막(17)이 제거되고, 트렌치를 매립하는 소자분리막(25)도 주위의 라이너층(21) 및 실리콘 질화막(14)의 높이보다 낮아진다.

이어서, 도 6에 도시된 바와 같이, 기판 전면에 실리콘 산화막(100)을 증착한다. 이 산화막(100)은 소자분리막(25)의 모서리에 스페이서를 형성하기 위한 것으로, 이 산화막(100)을 이방성 식각으로 실리콘 질화막(25)이 노출될 때까지 전면 식각하면 도 7에 도시된 바와 같은 스페이서(110)가 형성된다. 즉, 도 4에서 소자분리막(25)이 라이너층(21) 및 실리콘 질화막(14)보다 높이가 낮아서 노출되었던 라이너층(21)의 측벽이 스페이서(110)에 의해 덮이고 스페이서(110)을 포함한 소자분리막(25)의 높이와 라이너층(21) 및 실리콘 질화막(14)의 높이가 같게 된다.

이어서, 도 8에 도시된 바와 같이, 인산을 이용하여 실리콘 질화막(14 및 21)을 습식식각하면 덴트가 형성되지 않고 양호한 프로파일의 소자분리막이 얻어진다. 즉, 스페이서(110)에 의해 라이너층(21)의 모서리가 노출되지 않으므로, 등방성 식각인 습식식각에 의하더라도 모서리가 먼저 식각되지 않고 점선으로 도시된 것처럼 전체적으로 동일한 식각속도를 보여 덴트가 형성되지 않는다.

이후에, 소자분리막(25)의 모서리에 남아있는 스페이서(110)는, 후속하는 이온주입 공정시 마스크로 사용하기 위해 형성한 포토레지스트를 제거하는 과정에서 완전히 제거된다.

이상 상술한 바와 같이 본 발명에 따르면, 트렌치를 매립하는 절연물질의 평탄화 결과 식각마스크보다 높이가 낮아진 소자분리막의 모서리 부분에 노출된 라이너층의 측벽에 스페이서를 형성함으로써, 이어서 식각마스크 및 라이너층이 등방성 식각에 의해 제거되더라도 식각마스크 및 라이너층의 모서리가 먼저 식각되는 것을 막아 덴트가 형성되지 않게 된다. 따라서, 덴트에 의해 야기되는 문턱전압의 저하, 험프 현상, 게이트 전극의 단락문제 등이 해결되어 신뢰성있는 반도체 소자가 얻어진다.

Claims (3)

1. 식각마스크를 이용하여 반도체 기판을 소정 깊이로 식각하여 트렌치를 형성하는 단계;

   상기 트렌치를 포함한 기판 전면에 라이너층을 형성하는 단계;

   상기 라이너층이 형성된 트렌치의 내부를 절연물질로 매립하는 단계;

   상기 반도체 기판을 평탄화함으로써 트렌치 이외의 부분에 형성된 상기 절연물질을 제거하여 트렌치 내부에만 소자분리막을 형성하는 단계;

   상기 평탄화의 결과 상기 식각마스크보다 높이가 낮아진 상기 소자분리막의 모서리 부분에 노출된 상기 라이너층의 측벽에 스페이서를 형성하는 단계; 및

   상기 식각마스크 및 상기 기판 표면보다 높게 돌출된 부분의 라이너층을 제거하는 단계를 포함하는 것을 특징으로 하는 트렌치 소자분리 방법.
2. 제1항에 있어서, 상기 식각마스크 및 라이너층은 실리콘 질화물로 이루어지고, 상기 트렌치를 매립하는 절연물질 및 스페이서는 실리콘 산화물로 이루어지는 것을 특징으로 하는 트렌치 소자분리 방법.
3. 제1항에 있어서, 상기 평탄화는 화학기계적 연마의 방법으로 수행되고, 이때 상기 트렌치를 매립하는 절연물질의 연마율이 상기 식각마스크의 연마율보다 높은 연마제를 이용하는 것을 특징으로 하는 트렌치 소자분리 방법.