KR20010014560A - Voltage booster circuit, voltage boosting method, and electronic unit - Google Patents

Voltage booster circuit, voltage boosting method, and electronic unit Download PDF

Info

Publication number
KR20010014560A
KR20010014560A KR1020000011995A KR20000011995A KR20010014560A KR 20010014560 A KR20010014560 A KR 20010014560A KR 1020000011995 A KR1020000011995 A KR 1020000011995A KR 20000011995 A KR20000011995 A KR 20000011995A KR 20010014560 A KR20010014560 A KR 20010014560A
Authority
KR
South Korea
Prior art keywords
terminal
power storage
storage element
line
potential
Prior art date
Application number
KR1020000011995A
Other languages
Korean (ko)
Other versions
KR100615837B1 (en
Inventor
야타베사토시
Original Assignee
야스카와 히데아키
세이코 엡슨 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 야스카와 히데아키, 세이코 엡슨 가부시키가이샤 filed Critical 야스카와 히데아키
Publication of KR20010014560A publication Critical patent/KR20010014560A/en
Application granted granted Critical
Publication of KR100615837B1 publication Critical patent/KR100615837B1/en

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/02—Conversion of ac power input into dc power output without possibility of reversal
    • H02M7/04—Conversion of ac power input into dc power output without possibility of reversal by static converters
    • H02M7/06—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes without control electrode or semiconductor devices without control electrode
    • H02M7/10—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes without control electrode or semiconductor devices without control electrode arranged for operation in series, e.g. for multiplication of voltage
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Direct Current Feeding And Distribution (AREA)
  • Charge And Discharge Circuits For Batteries Or The Like (AREA)

Abstract

PURPOSE: To provide a boosting circuit and a boosting method which can facilitate constitution by curtailing an accumulating element, such as a capacitor required for boosting, and can control multiple boostings relatively freely, and an electronic equipment using the output by this boosting circuit as a power source. CONSTITUTION: First, the terminal C1L of an auxiliary capacitor C1 is connected to a ground line, and a terminal C1H of the auxiliary capacitor C1 is connected to the supply line of an input voltage Vin, and secondly, the terminal C1L of the auxiliary capacitor C2 is connected to the ground line, and also the terminal C1L of the auxiliary capacitor C1 is switched to the supply line of the input voltage Vin, and besides, the terminal C1H of the auxiliary capacitor C1 is connected, being switched to a terminal C2H of the auxiliary capacitor C1, and thirdly, a terminal C2L of the auxiliary capacitor C2 is switched to the terminal C1H of the auxiliary capacitor C1, and the terminal C2H of the auxiliary capacitor C2 is connected, being switched to the output line.

Description

승압회로, 승압방법 및 전자기기 {Voltage booster circuit, voltage boosting method, and electronic unit}Voltage booster circuit, voltage boosting method, and electronic unit

본 발명은 승압에 필요한 축전소자의 개수를 삭감한 승압회로, 승압방법, 및, 이 승압회로에 의한 출력을 전원으로서 사용한 전자기기에 관한 것이다.The present invention relates to a booster circuit in which the number of power storage elements required for boosting is reduced, a boosting method, and an electronic apparatus using the output by the booster circuit as a power source.

예를 들면, 액정 표시 장치에 있어서는, 양호한 표시 특성을 얻기 위해서, 액정소자를 구동할 때에 고전압의 전원을 필요로 한다. 이 때문에, 액정 표시 장치에 사용되는 전원회로는, 입력전압을 승압회로에 의해서 승압하고, 액정소자를 구동하는 구동회로 등에 공급하는 구성으로 되어 있다.For example, in a liquid crystal display device, a high voltage power supply is required when driving a liquid crystal element in order to acquire favorable display characteristics. For this reason, the power supply circuit used for a liquid crystal display device has a structure which boosts an input voltage by a voltage booster circuit, and supplies it to the drive circuit which drives a liquid crystal element.

여기서, 종래의 승압회로의 구성에 대해서, 승압 배수를 4배로 하는 경우를 예로 들어 설명한다. 도 13은, 이 경우의 승압회로(138)의 구성을 도시하는 회로도이고, 트랜지스터(Q1 내지 Q8)와, 보조 콘덴서(C1, C2, C2p)와, 출력 콘덴서(Cout)로 구성된다.Here, the structure of the conventional boosting circuit will be described taking the case where the boost boost multiple is four times as an example. FIG. 13 is a circuit diagram showing the configuration of the booster circuit 138 in this case, and includes transistors Q1 to Q8, auxiliary capacitors C1, C2, and C2p, and an output capacitor Cout.

도 14는, 이 승압회로(138)에 공급되는 제어신호를 도시하는 타이밍도이다. 이 도면에 도시되는 제어신호(a)는, 제어신호(b)의 펄스 폭을 좁힌 신호이고, 승압회로(138)에 있어서의 n 채널형 트랜지스터(Q2, Q4, Q6, Q8)의 게이트 신호로서 공급된다. 또한, 제어신호(b)는, 승압회로(138)에 있어서의 p 채널형 트랜지스터(Q1, Q3, Q5, Q7)의 게이트 신호로서 공급된다.FIG. 14 is a timing diagram showing a control signal supplied to the boost circuit 138. As shown in FIG. The control signal a shown in this figure is a signal in which the pulse width of the control signal b is narrowed, and is a gate signal of the n-channel transistors Q2, Q4, Q6, and Q8 in the boosting circuit 138. Supplied. The control signal b is supplied as a gate signal of the p-channel transistors Q1, Q3, Q5 and Q7 in the boost circuit 138.

이러한 제어신호(a, b)가 승압회로(138)에 공급된 경우, 먼저, 도 14의 ①로 도시되는 기간에서는, 즉, 제어신호(a)만이 「H」 레벨인 기간에서는, 트랜지스터(Q2, Q4, Q6, Q8)가 온이 되는 한편, 다른 트랜지스터는 전부 오프가 된다. 따라서, 보조 콘덴서(C1)에 있어서는, 도 15의 ①로 도시되는 바와 같이, 단자(C1H)가 입력전압(Vin)의 공급 라인에 접속됨과 동시에, 단자(C1L)가 접지 라인에 접속되기 때문에, 입력전압(Vin)으로써 충전되게 된다. 또한, 보조 콘덴서(C2)에 있어서는, 다음 ②로 도시되는 기간에 있어서 2Vin으로써 충전된 보조 콘덴서(C2p)에 병렬로 접속되어 충전된다. 그 후, 일단, 트랜지스터(Q1 내지 Q8)는 전부 오프가 된다.When such control signals a and b are supplied to the booster circuit 138, firstly, in the period shown by ① in FIG. 14, that is, in the period in which only the control signal a is at the "H" level, the transistor Q2. , Q4, Q6, Q8) are turned on while all other transistors are turned off. Therefore, in the auxiliary capacitor C1, as shown by ① in FIG. 15, the terminal C1H is connected to the supply line of the input voltage Vin, and the terminal C1L is connected to the ground line. It is charged by the input voltage Vin. In the auxiliary capacitor C2, the secondary capacitor C2 is charged in parallel with the auxiliary capacitor C2p charged with 2V in the period shown by the following? After that, all of the transistors Q1 to Q8 are turned off.

다음에, 도 14의 ②로 도시되는 기간에서는, 즉, 제어신호(a, b)가 모두 「L」레벨이 되는 기간에서는, 트랜지스터(Q1, Q3, Q5, Q7)가 온이 되는 한편, 다른 트랜지스터는 전부 오프가 된다. 이 때문에, 도 15의 ②로 도시되는 바와 같이, 보조 콘덴서(C1)의 단자(C1L)가 입력전압(Vin)의 공급 라인으로 바뀌어져 접속됨과 동시에, 단자(C1H)가 입력전압(Vin)의 공급 라인으로부터 절단되기 때문에, 단자(C1H)의 전위는, 입력전압(Vin)을, 보조 콘덴서(C1)의 출력전압(Vin)만큼 고위측으로 오프 셋시킨 2Vin이 된다. 한편, 보조 콘덴서(Cp)에 있어서는, 단자(CpH)가 단자(C1H)에 접속되는 결과, 2Vin의 전위차로 충전되기 때문에, 상기 ①의 기간에 있어서 단자(CpH)의 전위가 2Vin이 된다. 더욱이, 단자(C1H)에는, 상기 ①의 기간에 있어서 2Vin으로써 충전된 보조 콘덴서(C2)의 단자(C2L)가 접속되기 때문에, 해당 보조 콘덴서(C2)에 있어서의 단자(C2H)의 전위는, 단자(C1H(CpH, C2L))의 전위인 2Vin을, 보조 콘덴서(C2)의 출력전압(2Vin)만큼 고위측으로 오프 셋시킨 4Vin이며, 이후, 출력 콘덴서(Cout)에서 평활화 되게 된다. 이와 같이 ①, ②의 기간을 반복하는 것에 의해서, 입력전압(Vin)이 4배로 승압되어 출력되게 된다.Next, in the period shown by (2) in FIG. 14, that is, in the period when the control signals a, b are all at the "L" level, the transistors Q1, Q3, Q5, Q7 are turned on while other The transistors are all off. For this reason, as shown by (2) of FIG. 15, while the terminal C1L of the auxiliary capacitor C1 is switched and connected to the supply line of the input voltage Vin, the terminal C1H is connected to the input voltage Vin. Since it is cut | disconnected from a supply line, the electric potential of the terminal C1H becomes 2Vin which offset the input voltage Vin to the high side by the output voltage Vin of the auxiliary capacitor C1. On the other hand, in the auxiliary capacitor Cp, since the terminal CpH is connected to the terminal C1H, the terminal CpH is charged with a potential difference of 2Vin, so that the potential of the terminal CpH becomes 2Vin in the period (1). Moreover, since the terminal C2L of the auxiliary capacitor C2 charged with 2Vin is connected to the terminal C1H, the potential of the terminal C2H in the auxiliary capacitor C2 is 2Vin, which is the potential of the terminals C1H (CpH, C2L), is 4Vin offset to the high side by the output voltage (2Vin) of the auxiliary capacitor C2, and then smoothed in the output capacitor Cout. By repeating the periods 1 and 2 as described above, the input voltage Vin is boosted four times and output.

더욱이, 승압 배수를 고율로 하는 경우, 예를 들면, 승압 배수를 16배로 하는 경우에는, 도 16에 도시되는 바와 같이, 보조 콘덴서(C1, C2, C2p, C3, C3p, C4, C4p)의 7개가 사용되고, 먼저, 상기 도 16의 ①로 도시되는 바와 같이, 보조 콘덴서(C1)가 입력전압(Vin)으로써 충전됨과 동시에, 보조 콘덴서(C2)가, 다음의 ②에 있어서 2Vin으로써 충전된 보조 콘덴서(C2p)에 병렬로 접속되어 충전되고, 마찬가지로, 보조 콘덴서(C3)가, 다음의 ②에 있어서 4Vin으로써 충전된 보조 콘덴서(C3p)에 병렬로 접속되어 충전되며, 마찬가지로, 보조 콘덴서(C4)가, 다음 ②에 있어서 8Vin으로써 충전된 보조 콘덴서(C2p)에 병렬로 접속되어 충전된다.Furthermore, when the boosted drainage is made high, for example, when the boosted drainage is made 16 times, as shown in FIG. 16, 7 of the auxiliary capacitors C1, C2, C2p, C3, C3p, C4, and C4p are shown. The first capacitor is used, and as shown by ① of Fig. 16, the auxiliary capacitor C1 is charged with the input voltage Vin while the auxiliary capacitor C2 is charged with 2Vin in the following? The auxiliary capacitor C3 is charged in parallel with the auxiliary capacitor C3 connected in parallel to the auxiliary capacitor C3p charged with 4Vin in the following ②, and the auxiliary capacitor C4 is similarly charged. In the following ②, the secondary capacitor C2p charged with 8Vin is connected in parallel and charged.

다음에, 상기 도 16의 ②로 도시되는 바와 같이, 첫 번째로, 입력전압(Vin)을, 보조 콘덴서(C1)의 출력전압(Vin)만큼 고위측으로 오프 셋시킨 2Vin에 의해서, 보조 콘덴서(C2p)가 충전되고, 두 번째로 보조 콘덴서(C1)에 의한 2Vin의 전위를, 보조 콘덴서(C2)의 출력전압 2Vin만큼 고위측으로 오프 셋시킨 4Vin에 의해서, 보조 콘덴서(C3p)가 충전되고, 세 번째로 보조 콘덴서(C2)에 의한 4Vin의 전위를, 보조 콘덴서(C3)의 출력전압 4Vin만큼 고위측으로 오프 셋시킨 8Vin에 의해서, 보조 콘덴서(C4p)가 충전되며, 네 번째로, 보조 콘덴서(C3)에 의한 8Vin의 전위를, 보조 콘덴서(C4)의 출력전압 8Vin만큼 고위측으로 오프 셋시키는 것으로, 입력전압(Vin)을 16배로 승압한 16Vin이 얻어지게 된다.Next, as shown by (2) in FIG. 16, firstly, the auxiliary capacitor C2p is set by 2Vin in which the input voltage Vin is offset to the high side by the output voltage Vin of the auxiliary capacitor C1. ) Is charged, and secondly, the auxiliary capacitor C3p is charged by 4Vin that offsets the potential of 2Vin by the auxiliary capacitor C1 to the high side by an output voltage of 2Vin of the auxiliary capacitor C2. The auxiliary capacitor C4p is charged by the 8Vin in which the potential of 4Vin by the auxiliary capacitor C2 is offset to the high side by the output voltage of 4Vin of the auxiliary capacitor C3. Fourth, the auxiliary capacitor C3 is charged. By offsetting the potential of 8Vin to the high side by the output voltage of 8Vin of the auxiliary capacitor C4, 16Vin is obtained by boosting the input voltage Vin 16 times.

그러나, 종래의 승압회로에서는 평활화 콘덴서(Cout)를 제외하고 생각하면, 4배 승압에서는 3개, 16배에서는 7개 필요하고, 일반적으로 말하면, 2n배의 승압에 필요한 보조 콘덴서가 (2n-1)개 필요하게 된다. 여기서, 승압회로를 포함하는 전원회로를 집적하는 경우, 콘덴서와 같은 용량회로를 반도체 기판상에 형성하는 것은 곤란하고, 또한, 형성 가능하다고 하더라도, 회로 사이즈의 비대화를 초래하기 때문에, 승압에 필요한 콘덴서의 개수는, 가능한 한 삭감하고자 하는 사정이 있다.However, in the conventional boosting circuit, except for the smoothing capacitor (Cout), 3 times at 4 times boost and 7 times at 16 times is needed, and generally speaking, an auxiliary capacitor required for 2 n times boost is (2n−). 1) You will need Here, in the case of integrating a power supply circuit including a boosting circuit, it is difficult to form a capacitor circuit such as a capacitor on a semiconductor substrate, and even if it can be formed, it causes an increase in the circuit size, so that a capacitor necessary for boosting There is a situation that the number of to be reduced as much as possible.

그리고, 무엇보다도 종래의 승압회로에 있어서 문제가 되는 점은, 승압 배수의 임의의 제어가 곤란하다는 점에 있다. 이 때문에, 승압 후의 전압을 원하는 값으로 정전압화하기 위해서는, 승압회로의 후단에, 별도로, 스위칭 레귤레이터 등의 정전압 회로가 필요하게 되고, 그 만큼, 전원회로의 규모가 복잡화하는 점에 있다.And, above all, the problem in the conventional booster circuit is that arbitrary control of the boost boost drainage is difficult. For this reason, in order to make the voltage after voltage boosting to a desired value, a constant voltage circuit such as a switching regulator is required at the rear end of the voltage booster circuit, and the size of the power supply circuit is complicated.

본 발명은, 이러한 사정을 감안하여 이루어진 것이며, 그 목적으로 하는 것은, 승압에 필요한 콘덴서와 같은 축전소자를 삭감하여, 구성의 간이화를 도모하는 동시에, 승압 배수를 비교적 자유롭게 제어하는 것이 가능한 승압회로, 승압방법, 및, 이 승압회로에 의한 출력을 전원으로서 사용한 전자기기를 제공하는 것에 있다.SUMMARY OF THE INVENTION The present invention has been made in view of the above circumstances, and an object thereof is to reduce a power storage element such as a capacitor required for voltage boost, simplify the configuration, and control the voltage boost drain relatively freely, A boosting method and an electronic device using the output by this boosting circuit as a power source are provided.

도 1은 본 발명의 제 1 실시예에 관련되는 승압회로를 적용한 전원회로의 구성을 도시하는 블록도.1 is a block diagram showing a configuration of a power supply circuit to which a boosting circuit according to a first embodiment of the present invention is applied.

도 2는 상기 승압회로의 구성을 도시하는 회로도.2 is a circuit diagram showing a configuration of the boost circuit.

도 3은 상기 승압회로에 있어서, 4배 승압시에 있어서의 제어신호를 도시하는 타이밍도.Fig. 3 is a timing chart showing a control signal at the time of four times boosting in the boosting circuit.

도 4는 상기 승압회로에 있어서의 4배 승압시의 동작 설명도.Fig. 4 is an explanatory diagram of the operation at the time of 4 times boost in the boost circuit.

도 5는 상기 승압회로에 있어서, 3배 승압시에 있어서의 제어신호를 도시하는 타이밍도.Fig. 5 is a timing chart showing a control signal at the time of triple boost in the boost circuit.

도 6은 상기 승압회로에 있어서의 3배 승압시의 동작 설명도.Fig. 6 is an operation explanatory diagram at the time of triple boost in the boost circuit.

도 7은 상기 승압회로에 있어서, 2배 승압시에 있어서의 제어신호를 도시하는 타이밍도.Fig. 7 is a timing chart showing a control signal at the time of double boost in the boost circuit.

도 8은 상기 승압회로에 있어서의 2배 승압시의 동작 설명도.Fig. 8 is an operation explanatory diagram at the time of double boost in the boost circuit.

도 9는 상기 승압회로에 있어서, 등배 승압시에 있어서의 제어신호를 도시하는 타이밍도.Fig. 9 is a timing chart showing a control signal at the same voltage boosting in the boost circuit.

도 10은 본 발명의 제 2 실시예에 관련되는 승압회로의 구성을 도시하는 회로도.10 is a circuit diagram showing a configuration of a boosting circuit according to a second embodiment of the present invention.

도 11은 상기 승압회로에 있어서의 16배 승압시의 동작 설명도.Fig. 11 is an operation explanatory diagram at the time of 16 times boosting in the boosting circuit.

도 12는 실시예에 관련되는 승압회로를 전원회로로서 적용한 액정 표시 장치의 전기적 구성을 도시하는 블록도.Fig. 12 is a block diagram showing an electrical configuration of a liquid crystal display device in which the boosting circuit according to the embodiment is applied as a power supply circuit.

도 13은 종래의 승압회로의 구성을 도시하는 회로도.Fig. 13 is a circuit diagram showing the structure of a conventional boost circuit.

도 14는 상기 승압회로에 있어서, 4배 승압시에 있어서의 제어신호를 도시하는 타이밍도.Fig. 14 is a timing chart showing a control signal at the time of four times boosting in the boosting circuit.

도 15는 상기 승압회로에 있어서 4배 승압시의 동작 설명도.Fig. 15 is an operation explanatory diagram at the time of boosting 4 times in the boosting circuit.

도 16은 종래의 승압회로에 있어서의 16배 승압시의 동작 설명도.Fig. 16 is an explanatory diagram of the operation during 16 times boosting in the conventional boosting circuit.

※도면의 주요 부분에 대한 부호의 설명※※ Explanation of code for main part of drawing ※

100: 전원회로 110: 전압 검출 회로100: power supply circuit 110: voltage detection circuit

120: 승압 제어 회로 C1 내지 C4: 보조 콘덴서120: boosting control circuits C1 to C4: auxiliary capacitor

Cout: 출력 콘덴서 Q2 내지 Q15: 트랜지스터Cout: output capacitor Q2 to Q15: transistor

상기 목적을 달성하기 위해서 본 발명에 관련되는 승압회로에 있어서는, 제 1 축전소자에 있어서의 한쪽의 단자를, 소정의 전위를 갖는 제 1 라인에 접속함과 동시에, 상기 제 1 축전소자에 있어서의 다른쪽의 단자를, 상기 제 1 라인과는 다른 전위를 갖는 제 2 라인에 접속하는 제 1 접속수단과, 제 2 축전소자에 있어서의 한쪽의 단자를 상기 제 1 라인에 접속함과 동시에, 상기 제 1 축전소자에 있어서의 한쪽의 단자를 상기 제 2 라인으로 바꾸고, 또한, 상기 제 1 축전소자에 있어서의 다른쪽의 단자를 상기 제 2 축전소자에 있어서의 다른쪽의 단자로 바꾸어 접속하는 제 2 접속수단과, 상기 제 2 축전소자에 있어서의 한쪽의 단자를 상기 제 1 축전소자에 있어서의 다른쪽의 단자로 바꿈과 동시에, 상기 제 2 축전소자에 있어서의 다른쪽의 단자를 출력 라인으로 바꿔 접속하는 제 3 접속수단을 구비하는 것을 특징으로 하고 있다.In the voltage booster circuit according to the present invention for achieving the above object, one terminal of the first power storage element is connected to a first line having a predetermined potential, and at the same time, The first connecting means for connecting the other terminal to a second line having a potential different from that of the first line, and one terminal of the second power storage element to the first line, A second terminal in which the one terminal in the first power storage element is replaced with the second line, and the other terminal in the first power storage element is replaced with the other terminal in the second power storage element, and connected. 2 connection means and one terminal in the second power storage element are replaced with the other terminal in the first power storage element, and the other terminal in the second power storage element is output. Claim and is characterized in that it comprises a third connection means for connection to the change.

본 발명에 의하면, 먼저, 제 1 축전소자가, 제 1 및 제 2 라인간에 접속되기 때문에, 제 1 라인을 기준전위로서 본 경우, 제 1 축전소자에 있어서의 다른쪽의 단자는, 제 2 라인과 등전위가 된다. 다음에, 제 1 축전소자에 있어서의 한쪽의 단자가 제 1 라인으로부터 제 2 라인으로 바꿔지면, 제 1 축전소자에 있어서의 다른쪽의 단자의 전위는, 제 2 라인의 전위를 제 1 라인으로의 전위방향과는 역방향으로 제 1 축전소자의 출력전압으로 오프 셋한 것으로 되기 때문에, 제 2 라인의 2배 전위가 되고, 이것이 제 2 축전소자에 의해서 충전된다. 그리고, 제 2 축전소자에 있어서의 한쪽의 단자가 제 1 라인으로부터 제 1 축전소자에 있어서의 다른쪽의 단자로 바뀌어짐과 동시에, 제 2 축전소자에 있어서의 다른쪽의 단자가 제 1 축전소자에 있어서의 다른쪽의 단자로부터 출력 라인으로 바뀌어져 접속되면, 출력 라인의 전위는, 제 2 라인의 2배 전위를 갖는 제 1 축전소자에 있어서의 다른쪽의 단자의 전위를, 제 1 라인으로의 전위방향과는 역방향으로 제 2 축전소자의 출력전압으로 오프 셋한 것으로 되기 때문에, 제 2 라인의 4배 전위가 된다. 따라서, 제 1 및 제 2 라인간의 전위차를 4배로 승압하는 데 필요한 축전소자가 2개로 충분하기 때문에 구성의 간이화가 도모된다. 즉, 용량 등의 축전소자는, 집적화하는 경우에 큰 면적을 필요로 하고, 또한, 형성도 곤란하지만, 본 발명에 의하면, 필요한 축전소자가 삭감되기 때문에, 구성의 간이화에 기여하는 것이 가능해진다. 또, 이러한 구성은, 제 1 라인이 제 2 라인보다도 고위로 되는 경우에도, 제 1 라인이 제 2 라인보다도 저위로 되는 경우에도, 각각 대응 가능하다. 또한, 기준전위는, 제 1 라인 또는 제 2 라인의 어떠한 것이라도 좋다.According to the present invention, first, since the first power storage element is connected between the first and second lines, when the first line is viewed as the reference potential, the other terminal in the first power storage element is the second line. Becomes equipotential. Next, when one terminal in the first power storage element is changed from the first line to the second line, the potential of the other terminal in the first power storage element is changed from the potential of the second line to the first line. Since the voltage is offset by the output voltage of the first power storage element in the opposite direction to the potential direction of, the potential is doubled of the second line, which is charged by the second power storage element. Then, one terminal of the second power storage element is changed from the first line to the other terminal of the first power storage element, and the other terminal of the second power storage element is the first power storage element. When connected from the other terminal in the output line to the output line, the potential of the output line is the potential of the other terminal in the first power storage element having twice the potential of the second line. Since the voltage is offset by the output voltage of the second power storage element in the reverse direction to the potential direction of, the potential becomes four times the potential of the second line. Therefore, since there are enough two power storage elements required to boost the potential difference between the first and second lines by four times, the configuration can be simplified. That is, power storage elements such as capacitors require a large area when integrated and are difficult to form. However, according to the present invention, since necessary power storage elements are reduced, it is possible to contribute to simplifying the configuration. Moreover, such a structure is applicable also when a 1st line becomes higher than a 2nd line, and even when a 1st line becomes lower than a 2nd line, respectively. The reference potential may be any of the first line and the second line.

여기서, 본 발명에 관련되는 승압회로에 있어서, 상기 제 2 축전소자에 있어서의 한쪽의 단자를 상기 제 1 라인에 접속함과 동시에, 다른쪽의 단자를 상기 제 2 라인에 접속하는 제 4 접속수단과, 상기 제 2 접속수단에 의한 상기 제 2 축전소자의 접속과, 상기 제 4 접속수단에 의한 상기 제 2 축전소자의 접속을 배타적으로 제어하는 제어수단을 구비하는 것이 바람직하다.Here, in the boosting circuit according to the present invention, fourth connecting means for connecting one terminal of the second power storage element to the first line and the other terminal to the second line. And control means for exclusively controlling the connection of the second power storage element by the second connection means and the connection of the second power storage element by the fourth connection means.

이 구성에 의하면, 가령, 제어수단이, 제 2 접속수단에 의한 제 2 축전소자의 접속기간을 전기간에, 제 4 접속수단에 의한 접속기간을 제로로 하여 제어하면, 상술한 바와 같이, 출력 라인의 전위는, 제 2 라인의 4배 전위가 된다. 한편, 접속수단이, 제 2 접속수단에 의한 제 2 축전소자의 접속기간을 제로로, 제 4 접속수단에 의한 접속기간을 전기간으로서 제어하면, 제 2 축전소자의 출력전압은, 제 1 라인과 제 2 라인과의 전위차의 2배로 되지 않고서 등배가 되기 때문에, 출력 라인의 전위는, 제 2 라인의 3배 전위가 된다. 이 때문에, 접속기간의 비율을 제어하고, 출력 라인의 전위를 평활화하면, 승압 배수를 4배 내지 3배의 사이에서 무단계로 가변시키는 것이 가능해진다.According to this structure, for example, if a control means controls the connection period of the 2nd electrical storage element by a 2nd connection means between the electric current and the connection period by the 4th connection means to zero, an output line as mentioned above, The potential of becomes 4 times the potential of the second line. On the other hand, when the connecting means controls the connection period of the second power storage element by the second connection means to zero and the connection period by the fourth connection means as the electric period, the output voltage of the second power storage element is equal to the first line. Since the power is multiplied without being twice the potential difference with the second line, the potential of the output line is three times the potential of the second line. For this reason, by controlling the ratio of the connection period and smoothing the potential of the output line, it becomes possible to vary step-up multiples steplessly between four and three times.

이 경우에 있어서, 상기 제어수단은, 상기 제 2 라인의 전위 또는 상기 출력 라인에 기초하는 전위가 소정의 값보다 절대치로 보아 작은 경우에, 상기 제 2 접속수단에 의한 상기 제 2 축전소자의 접속기간을, 상기 제 4 접속수단에 의한 상기 제 2 축전소자의 접속기간보다도 길어지도록 제어하는 것이 바람직하다. 이로써, 출력 라인의 전위를, 제 2 라인의 전위의 4배 내지 3배의 사이에서 일정화시키는 것이 가능해진다.In this case, the control means connects the second power storage element by the second connection means when the potential of the second line or the potential based on the output line is smaller than the predetermined value in absolute value. It is preferable to control the period so as to be longer than the connection period of the second power storage element by the fourth connection means. This makes it possible to make the potential of the output line constant between four and three times the potential of the second line.

또한, 본 발명에 관련되는 승압회로에 있어서, 상기 제 1 축전소자에 있어서의 한쪽의 단자가 상기 제 2 라인에 접속된 상태에서, 상기 제 1 축전소자에 있어서의 다른쪽의 단자를 상기 출력 라인에 접속하는 제 5 접속수단과, 상기 제 2 또는 제 4 접속수단에 의한 상기 제 2 축전소자의 접속과, 상기 제 5 접속수단에 의한 접속을 배타적으로 제어하는 제어수단을 구비하는 것이 바람직하다.In the boosting circuit according to the present invention, the other line in the first power storage element is connected to the output line while one terminal in the first power storage element is connected to the second line. It is preferable to include control means for exclusively controlling the connection of the second power storage element by the second or fourth connection means, the connection by the fifth connection means, and the fifth connection means connected to the second connection means.

이 구성에 의하면, 가령, 제어수단이, 제 2 또는 제 4 접속수단에 의한 제 2 축전소자의 접속기간을 전기간에, 제 5 접속수단에 의한 접속기간을 제로로 하여 제어하면, 출력 라인의 전위는, 상술한 바와 같이, 제 2 라인의 4배 또는 3배 전위가 된다. 한편, 접속수단이, 제 2 또는 제 4 접속수단에 의한 제 2 축전소자의 접속기간을 제로로, 제 5 접속수단에 의한 접속기간을 전기간으로서 제어하면, 출력 라인은, 제 2 라인의 2배 전위를 갖는 제 1 축전소자에 있어서의 다른쪽의 단자와 동전위가 된다. 이 때문에, 접속기간의 비율을 제어하고, 출력 라인의 전위를 평활화하면, 승압 배수를 4배 내지 2배 또는 3배 내지 2배의 사이에서 무단계로 가변시키는 것이 가능해진다.According to this configuration, for example, when the control means controls the connection period of the second power storage element by the second or fourth connection means to all the time and the connection period by the fifth connection means is zero, the potential of the output line As described above, the potential becomes four or three times the potential of the second line. On the other hand, when the connection means controls the connection period of the second power storage element by the second or fourth connection means to zero and the connection period by the fifth connection means as the electrical period, the output line is twice as large as the second line. It becomes coincidence with the other terminal in the 1st electrical storage element which has electric potential. For this reason, by controlling the ratio of the connection period and smoothing the potential of the output line, it is possible to vary step-up multiples steplessly between 4 times and 2 times or 3 times and 2 times.

이 경우에 있어서, 상기 제어수단은, 상기 제 2 라인의 전위 또는 상기 출력 라인에 기초하는 전위가 소정의 값보다 절대치로 보아 작은 경우에, 상기 제 2 또는 제 4 접속수단에 의한 상기 제 2 축전소자의 접속기간을, 상기 제 5 접속수단의 접속기간보다도 길어지도록 제어하는 것이 바람직하다. 이로써, 출력 라인의 전위를, 제 2 라인의 전위의 4배 내지 2배 또는 3배 내지 2배의 사이에서 일정화시키는 것이 가능해진다.In this case, the control means includes the second power storage by the second or fourth connection means when the potential of the second line or the potential based on the output line is smaller than a predetermined value. It is preferable to control the connection period of the element to be longer than the connection period of the fifth connection means. Thereby, it becomes possible to make constant the potential of an output line between 4 times-2 times, or 3 times-2 times of the potential of a 2nd line.

더욱이, 본 발명에 관련되는 승압회로에 있어서, 상기 제 2 라인을 상기 출력 라인에 접속하는 제 6 접속수단과, 상기 제 2 또는 제 4 접속수단에 의한 상기 제 2 축전소자의 접속 또는 상기 제 5 접속수단에 의한 접속과, 상기 제 6 접속수단에 의한 접속을 배타적으로 제어하는 제어수단을 구비하는 것이 바람직하다.Furthermore, in the boosting circuit according to the present invention, the sixth connecting means for connecting the second line to the output line and the second power storage element connected by the second or fourth connecting means or the fifth It is preferable to include a control means for exclusively controlling the connection by the connection means and the connection by the sixth connection means.

이 구성에 의하면, 가령, 제어수단이, 제 2 또는 제 4 접속수단에 의한 제 2 축전소자의 접속기간 또는 제 5 접속수단에 의한 접속기간을 전기간에, 제 6 접속수단에 의한 접속기간을 제로로서 제어하면, 출력 라인의 전위는, 상술한 바와 같이, 제 2 라인의 4배, 3배 또는 2배 전위가 된다. 한편, 제 2 또는 제 4 접속수단에 의한 제 2 축전소자의 접속기간 또는 제 5 접속수단에 의한 접속기간을 제로로, 제 5 접속수단에 의한 접속기간을 전기간으로서 제어하면, 출력 라인은, 제 2 라인과 동전위가 된다. 이 때문에, 접속기간의 비율을 제어하고, 출력 라인의 전위를 평활화하면, 승압 배수를 4배 내지 1배, 3배 내지 1배 또는 2배 내지 1배의 사이에서 무단계로 가변시키는 것이 가능해진다.According to this configuration, for example, the control means zeros the connection period of the second power storage element by the second or fourth connection means or the connection period of the fifth connection means for the first time, and the connection period by the sixth connection means is zero. As a result, the potential of the output line is four times, three times, or twice the potential of the second line as described above. On the other hand, if the connection period of the second power storage element by the second or fourth connection means or the connection period of the fifth connection means is zero, and the connection period by the fifth connection means is controlled as the period between the output lines, 2 lines and coins. For this reason, by controlling the ratio of the connection periods and smoothing the potential of the output line, it is possible to vary the step-up multiple steplessly between four times and one time, three times and one time, or two times and one time.

이 경우에 있어서, 상기 제어수단은, 상기 제 2 라인의 전위 또는 상기 출력 라인에 기초하는 전위가 소정의 값보다 절대치로 보아 작은 경우에, 상기 제 2 또는 제 4 접속수단에 의한 상기 제 2 축전소자의 접속기간 또는 상기 제 5 접속수단에 의한 접속기간을, 상기 제 6 접속수단의 접속기간보다도 길어지도록 제어하는 것이 바람직하다. 이로써, 출력 라인의 전위를, 제 2 라인의 전위의 4배 내지 1배, 3배 내지 1배 또는 2배 내지 1배의 사이에서 일정화시키는 것이 가능해진다.In this case, the control means includes the second power storage by the second or fourth connection means when the potential of the second line or the potential based on the output line is smaller than a predetermined value. It is preferable to control the connection period of the element or the connection period by the fifth connection means to be longer than the connection period of the sixth connection means. Thereby, it becomes possible to make the potential of an output line constant between 4 times-1 time, 3 times-1 time, or 2 times-1 time of the potential of a 2nd line.

또한, 상기 목적을 달성하기 위해서 본 발명에 관련되는 승압회로에 있어서는, 적어도 n개(n은 3 이상의 정수)의 축전소자를 구비하는 승압회로로서, 제 1 축전소자에 있어서의 한쪽의 단자를, 소정의 전위를 갖는 제 1 라인에 접속함과 동시에, 상기 제 1 축전소자에 있어서의 다른쪽의 단자를, 상기 제 1 라인과는 다른 전위를 갖는 제 2 라인에 접속하는 제 1 접속수단과, 제 2 축전소자에 있어서의 한쪽의 단자를 상기 제 1 라인에 접속함과 동시에, 상기 제 1 축전소자에 있어서의 한쪽의 단자를 상기 제 2 라인으로 바꾸고, 또한, 상기 제 1 축전소자에 있어서의 다른쪽의 단자를 상기 제 2 축전소자에 있어서의 다른쪽의 단자로 바꿔 접속하는 제 2 접속수단과, 제 m(m은, 3≤m≤n을 만족하는 정수) 축전소자에 있어서의 한쪽의 단자를 상기 제 1 라인에 접속함과 동시에, 상기 제 (m-1) 축전소자에 있어서의 한쪽의 단자를 상기 제 (m-2) 축전소자에 있어서의 다른쪽의 단자로 바꾸고, 또한, 상기 제 (m-1) 축전소자에 있어서의 다른쪽의 단자를 상기 제 m 축전소자에 있어서의 다른쪽의 단자로 바꿔 접속하는 제 3부터 제 n까지의 접속수단과, 제 n 축전소자에 있어서의 한쪽의 단자를 제 (n-1) 축전소자에 있어서의 다른쪽의 단자로 바꿈과 동시에, 상기 제 n 축전소자에 있어서의 다른쪽의 단자를 출력 라인으로 바꿔 접속하는 제 (n+1) 접속수단을 구비하는 것을 특징으로 하고 있다.Further, in order to achieve the above object, in the boosting circuit according to the present invention, a boosting circuit including at least n power storage elements (n is an integer of 3 or more), one terminal of the first power storage element, First connection means for connecting to a first line having a predetermined potential and to connect the other terminal of the first power storage element to a second line having a potential different from that of the first line; While connecting one terminal of the second power storage element to the first line, one terminal of the first power storage element is replaced with the second line, and the first power storage element Second connection means for connecting the other terminal to the other terminal in the second power storage element, and the second (m is an integer satisfying 3 ≦ m ≦ n) power storage element; Connecting a terminal to said first line At the same time, one terminal of the (m-1) power storage element is replaced with the other terminal of the (m-2) power storage element, and further, in the (m-1) power storage element. The third to nth connecting means for connecting the other terminal of the second terminal to the other terminal of the mth power storage element, and one terminal of the nth power storage element (n-1); And a (n + 1) connecting means for switching the other terminal in the n-th power storage element to an output line at the same time as switching to the other terminal in the power storage element.

여기서, 예를 들면 n을 「4」로 하여 설명하면, 먼저, 제 1 축전소자가, 제 1 및 제 2 라인간에 접속되기 때문에, 제 1 축전소자에 있어서의 다른쪽의 단자는, 제 2 라인과 등전위가 된다. 다음에, 제 1 축전소자에 있어서의 한쪽의 단자가 제 2 라인으로 바꿔지면, 제 1 축전소자에 있어서의 다른쪽의 단자의 전위는, 제 2 라인의 2배 전위가 되고, 이것이 제 2 축전소자에 의해서 충전된다. 더욱이, 제 2 축전소자에 있어서의 한쪽의 단자가 제 1 축전소자에 있어서의 다른쪽의 단자로 바꿔지면, 제 2 축전소자에 있어서의 다른쪽의 단자의 전위는, 제 2 라인의 4배 전위가 되고, 이것이 제 3 축전소자에 의해서 충전된다. 계속해서, 제 3 축전소자에 있어서의 한쪽의 단자가 제 2 축전소자에 있어서의 다른쪽의 단자로 바꿔지면, 제 3 축전소자에 있어서의 다른쪽의 단자의 전위는, 제 2 라인의 8배 전위가 되고, 이것이 제 4 축전소자에 의해서 충전된다. 그리고, 제 4 축전소자에 있어서의 한쪽의 단자가 제 3 축전소자에 있어서의 다른쪽의 단자로 바꾸면, 제 4 축전소자에 있어서의 다른쪽의 단자의 전위는, 제 2 라인의 16배 전위가 된다. 따라서, n이 「4」인 경우에는, 제 1 및 제 2 라인간의 전위차를 24=16배로 승압하는 데 필요한 축전소자는, 4개로 충분하기 때문에, 구성의 간이화가 도모된다. 즉, n이 3 이상의 정수인 경우를 일반적으로 생각하면, 제 1 및 제 2 라인간의 전위차를 2n배로 승압하는 데 필요한 축전소자는, n개로 충분하기 때문에, 특히, n이 큰 경우에, 구성의 간이화를 도모하는 데에 형편이 좋다.Here, for example, n is described as "4". First, since the first power storage element is connected between the first and second lines, the other terminal in the first power storage element is the second line. Becomes equipotential. Next, when one terminal in the first power storage element is replaced with the second line, the potential of the other terminal in the first power storage element is twice the potential of the second line, which is the second power storage. It is charged by the device. Furthermore, if one terminal in the second power storage element is replaced with the other terminal in the first power storage element, the potential of the other terminal in the second power storage element is four times the potential of the second line. And this is charged by the third power storage element. Subsequently, when one terminal in the third power storage element is replaced with the other terminal in the second power storage element, the potential of the other terminal in the third power storage element is eight times that of the second line. Potential, and this is charged by the fourth power storage element. If one terminal in the fourth power storage element is replaced with the other terminal in the third power storage element, the potential of the other terminal in the fourth power storage element is 16 times the potential of the second line. do. Therefore, when n is "4", since four power storage elements are required for boosting the potential difference between the first and second lines by 2 4 = 16 times, the configuration can be simplified. That is, in general, when n is an integer of 3 or more, since there are enough n power storage elements necessary to boost the potential difference between the first and second lines by 2 n times, in particular, when n is large, The situation is good for simplicity.

더욱이, 상기 목적을 달성하기 위해서 본 발명에 관련되는 승압방법에 있어 서는, 제 1 축전소자에 있어서의 한쪽의 단자를, 소정의 전위를 갖는 제 1 라인에 접속함과 동시에, 상기 제 1 축전소자에 있어서의 다른쪽의 단자를, 상기 제 1 라인과는 다른 전위를 갖는 제 2 라인에 접속하는 제 1 과정과, 제 2 축전소자에 있어서의 한쪽의 단자를 상기 제 1 라인에 접속함과 동시에, 상기 제 1 축전소자에 있어서의 한쪽의 단자를 상기 제 2 라인으로 바꾸고, 또한, 상기 제 1 축전소자에 있어서의 다른쪽의 단자를 상기 제 2 축전소자에 있어서의 다른쪽의 단자로 바꿔 접속하는 제 2 과정과, 상기 제 2 축전소자에 있어서의 한쪽의 단자를 상기 제 1 축전소자에 있어서의 다른쪽의 단자로 바꿈과 동시에, 상기 제 2 축전소자에 있어서의 다른쪽의 단자를 출력 라인으로 바꿔 접속하는 제 3 과정을 구비하는 것을 특징으로 하고 있다.Furthermore, in order to achieve the above object, in the boosting method according to the present invention, one terminal of the first power storage device is connected to a first line having a predetermined potential and the first power storage device is connected. The first process of connecting the other terminal in the terminal to a second line having a potential different from that of the first line, and connecting one terminal in the second power storage element to the first line, One terminal in the first power storage element is replaced with the second line, and the other terminal in the first power storage element is replaced with the other terminal in the second power storage element. And a second process in which the second terminal is replaced with the other terminal in the first power storage element, and the other terminal in the second power storage element is output. Ugh In that it comprises a third step of changing connection is characterized.

마찬가지로, 상기 목적을 달성하기 위해서 본 발명에 관련되는 승압방법에 있어서는, 적어도 n개(n은 3 이상의 정수)의 축전소자를 구비하고, 제 1 축전소자에 있어서의 한쪽의 단자를, 소정의 전위를 갖는 제 1 라인에 접속함과 동시에, 상기 제 1 축전소자에 있어서의 다른쪽의 단자를, 상기 제 1 라인과는 다른 전위를 갖는 제 2 라인에 접속하는 제 1 과정과, 제 2 축전소자에 있어서의 한쪽의 단자를 상기 제 1 라인에 접속함과 동시에, 상기 제 1 축전소자에 있어서의 한쪽의 단자를 상기 제 2 라인으로 바꾸고, 또한, 상기 제 1 축전소자에 있어서의 다른쪽의 단자를 상기 제 2 축전소자에 있어서의 다른쪽의 단자로 바꿔 접속하는 제 2 과정과,Similarly, in order to achieve the above object, in the boosting method according to the present invention, at least n (n is an integer of 3 or more) power storage elements are provided, and one terminal in the first power storage element is provided with a predetermined potential. A first step of connecting the other terminal in the first power storage element to a second line having a potential different from that of the first line, while connecting to a first line having a second power storage element; While connecting one terminal in the first line to the first line, one terminal in the first power storage element is replaced with the second line, and the other terminal in the first power storage element. A second process of changing the connection to the other terminal in the second power storage element, and

제 m(m은, 3≤m≤n을 만족하는 정수) 축전소자에 있어서의 한쪽의 단자를 상기 제 1 라인에 접속함과 동시에, 상기 제 (m-1) 축전소자에 있어서의 한쪽의 단자를 상기 제 (m-2) 축전소자에 있어서의 다른쪽의 단자로 바꾸고, 또한, 상기 제 (m-1) 축전소자에 있어서의 다른쪽의 단자를 상기 제 m 축전소자에 있어서의 다른쪽의 단자로 바꿔 접속하는 제 3부터 제 n까지의 과정과, 제 n 축전소자에 있어서의 한쪽의 단자를 제 (n-1) 축전소자에 있어서의 다른쪽의 단자로 바꿈과 동시에, 상기 제 n 축전소자에 있어서의 다른쪽의 단자를 출력 라인으로 바꿔 접속하는 제 (n+1) 과정을 구비하는 것을 특징으로 하고 있다.M (m is an integer that satisfies 3 ≦ m ≦ n). One terminal of the power storage element is connected to the first line, and one terminal of the (m-1) power storage element Is replaced with the other terminal in the (m-2) th power storage element, and the other terminal in the (m-1) power storage element is replaced with the other terminal in the mth power storage element. The third to n-th process of switching to a terminal, and replacing one terminal in the n-th power storage element with the other terminal in the (n-1) power storage element; And a (n + 1) step of connecting the other terminal of the device to an output line for connection.

더욱이, 상기 목적을 달성하기 위해서, 본 발명에 관련되는 전자기기에 있어 서는, 제 1 축전소자에 있어서의 한쪽의 단자를, 소정의 전위를 갖는 제 1 라인에 접속함과 동시에, 상기 제 1 축전소자에 있어서의 다른쪽의 단자를, 상기 제 1 라인과는 다른 전위를 갖는 제 2 라인에 접속하는 제 1 접속수단과, 제 2 축전소자에 있어서의 한쪽의 단자를 상기 제 1 라인에 접속함과 동시에, 상기 제 1 축전소자에 있어서의 한쪽의 단자를 상기 제 2 라인으로 바꾸고, 또한, 상기 제 1 축전소자에 있어서의 다른쪽의 단자를 상기 제 2 축전소자에 있어서의 다른쪽의 단자로 바꿔 접속하는 제 2 접속수단과, 상기 제 2 축전소자에 있어서의 한쪽의 단자를 상기 제 1 축전소자에 있어서의 다른쪽의 단자로 바꿈과 동시에, 상기 제 2 축전소자에 있어서의 다른쪽의 단자를 출력 라인으로 바꿔 접속하는 제 3 접속수단을 구비하며, 상기 출력 라인에 기초하는 전위를 전원으로서 사용한 것을 특징으로 하고 있다.Moreover, in order to achieve the said objective, in the electronic device which concerns on this invention, while connecting one terminal in a 1st electrical storage element to the 1st line which has a predetermined electric potential, the said 1st electrical storage First connection means for connecting the other terminal of the element to a second line having a potential different from that of the first line, and one terminal of the second power storage element to the first line; At the same time, one terminal of the first power storage element is replaced with the second line, and the other terminal of the first power storage element is replaced with the other terminal of the second power storage element. The second connection means to be switched and the one terminal in the second power storage element is replaced with the other terminal in the first power storage element, and the other terminal in the second power storage element Exodus And having a third connection means for connection to the switched line, and the voltage based on the output line characterized in that used as the power source.

마찬가지로, 상기 목적을 달성하기 위해서, 본 발명에 관련되는 전자기기에 있어서는, 적어도 n개(n은 3 이상의 정수)의 축전소자를 구비하는 승압회로로서, 제 1 축전소자에 있어서의 한쪽의 단자를, 소정의 전위를 갖는 제 1 라인에 접속함과 동시에, 상기 제 1 축전소자에 있어서의 다른쪽의 단자를, 상기 제 1 라인과는 다른 전위를 갖는 제 2 라인에 접속하는 제 1 접속수단과, 제 2 축전소자에 있어서의 한쪽의 단자를 상기 제 1 라인에 접속함과 동시에, 상기 제 1 축전소자에 있어서의 한쪽의 단자를 상기 제 2 라인으로 바꾸고, 또한, 상기 제 1 축전소자에 있어서의 다른쪽의 단자를 상기 제 2 축전소자에 있어서의 다른쪽의 단자로 바꿔 접속하는 제 2 접속수단과, 제 m(m은, 3≤m≤n을 만족하는 정수)의 축전소자에 있어서의 한쪽의 단자를 상기 제 1 라인에 접속함과 동시에, 상기 제 (m-1) 축전소자에 있어서의 한쪽의 단자를 상기 제 (m-2) 축전소자에 있어서의 다른쪽의 단자로 바꾸고, 또한, 상기 제 (m-1) 축전소자에 있어서의 다른쪽의 단자를 상기 제 m 축전소자에 있어서의 다른쪽의 단자로 바꿔 접속하는 제 3부터 제 n까지의 접속수단과, 제 n 축전소자에 있어서의 한쪽의 단자를 제 (n-1) 축전소자에 있어서의 다른쪽의 단자로 바꿈과 동시에, 상기 제 n 축전소자에 있어서의 다른쪽의 단자를 출력 라인으로 바꿔 접속하는 제 (n+1) 접속수단을 구비하고, 상기 출력 라인에 기초하는 전위를 전원으로서 사용한 것을 특징으로 하고 있다.Similarly, in order to achieve the above object, in the electronic apparatus according to the present invention, a booster circuit including at least n power storage elements (n is an integer of 3 or more), one terminal of the first power storage element is provided. First connection means for connecting to a first line having a predetermined potential and to connect the other terminal of the first power storage element to a second line having a potential different from that of the first line; One terminal of the second power storage element is connected to the first line, and one terminal of the first power storage element is replaced with the second line, and the first power storage element is Second connecting means for connecting the other terminal of the second power storage element to the other terminal of the second power storage element, and in the power storage element of m (m is an integer satisfying 3 ≦ m ≦ n). One terminal to the first line At the same time as the connection, the one terminal in the (m-1) power storage element is replaced with the other terminal in the (m-2) power storage element, and the (m-1) power storage is performed. A third to nth connection means for connecting the other terminal of the element to the other terminal of the mth power storage element, and one terminal of the nth power storage element; -(1) -th (n + 1) connecting means which connects to the other terminal in a power storage element, and connects the other terminal in the said nth power storage element to an output line, and comprises the said output A line-based potential is used as the power source.

이하, 본 발명의 실시예에 대해서 설명한다.EMBODIMENT OF THE INVENTION Hereinafter, the Example of this invention is described.

<제 1 실시예><First Embodiment>

먼저, 본 발명의 기본 구성이 되는 제 1 실시예에 대해서 설명한다. 도 1은, 본 실시예에 관련되는 승압회로를 적용한 전원회로의 구성을 도시하는 블록도이다. 이 도면에 도시되는 바와 같이, 전원회로(100)는, 전압 검출 회로(110), 승압 제어 회로(120) 및 승압회로(130)로 구성되어 있다. 이 중, 전압 검출 회로(110)는, 예를 들면, 승압회로(130)의 출력전압(Vout)을 검출하고, 그 검출결과를 승압 제어 회로(120)에 공급하는 것이다. 승압 제어 회로(120)는, 전압 검출 회로(110)에 의해서 검출된 출력전압(Vout)에 따라서, 승압회로(130)의 승압 배수를 제어하기 위한 제어신호(a, b, c1, c2, d)를 생성하는 것이다.First, the first embodiment serving as the basic configuration of the present invention will be described. Fig. 1 is a block diagram showing the configuration of a power supply circuit to which the boosting circuit according to the present embodiment is applied. As shown in this figure, the power supply circuit 100 includes a voltage detection circuit 110, a boost control circuit 120, and a boost circuit 130. Among these, the voltage detection circuit 110 detects the output voltage Vout of the boosting circuit 130 and supplies the detection result to the boosting control circuit 120, for example. The boost control circuit 120 controls the control signals a, b, c1, c2, d for controlling the boost multiplier of the boost circuit 130 according to the output voltage Vout detected by the voltage detection circuit 110. ) Is generated.

여기서, 승압회로(130)의 상세 구성에 대해서 도 2를 참조하여 설명한다. 이 승압회로(130)는, 승압 제어 회로(120)에 의해서 생성된 제어신호(a, b, c1, c2, d)에 따라서, 입력전압(Vin)을 1배로부터 4배까지의 사이에서 승압하여 출력전압(Vout)으로서 출력하는 것이며, 스위칭 소자로서의 트랜지스터(Q2 내지 Q8)와, 보조 콘덴서(C1, C2)와, 출력 콘덴서(Cout)로 구성된다.Here, a detailed configuration of the boost circuit 130 will be described with reference to FIG. 2. The booster circuit 130 boosts the input voltage Vin from 1 to 4 times in accordance with the control signals a, b, c1, c2, and d generated by the boost control circuit 120. And output as an output voltage Vout, and are comprised from transistors Q2 to Q8 as switching elements, auxiliary capacitors C1 and C2, and output capacitor Cout.

상세하게는, 보조 콘덴서(C1)에 있어서의 한쪽의 단자(C1L)가, 제어신호(a)를 게이트 신호로 하는 n 채널형 트랜지스터(Q4)를 개재시키고, 기준전위를 갖는 접지 라인에 접속됨과 동시에, 제어신호(b)를 게이트 신호로 하는 p 채널형 트랜지스터(Q3)를 개재시키고, 입력전압(Vin)의 공급 라인에 접속되어 있다.Specifically, one terminal C1L in the auxiliary capacitor C1 is connected to a ground line having a reference potential via an n-channel transistor Q4 having the control signal a as a gate signal. At the same time, it is connected to the supply line of the input voltage Vin via the p-channel transistor Q3 which makes the control signal b the gate signal.

한편, 보조 콘덴서(C1)에 있어서의 다른쪽의 단자(C1H)는, 다음과 같이 접속되어 있다. 즉, 단자(C1H)는, 첫 번째로, 제어신호(a)를 게이트 신호로 하는 n 채널형 트랜지스터(Q2)를 개재시키고, 입력전압(Vin)의 공급 라인에 접속되고, 두 번째로 제어신호(d)를 게이트 신호로 하는 p 채널형 트랜지스터(Q7)를 개재시키고, 보조 콘덴서(C2)에 있어서의 한쪽의 단자(C2L)와, 더욱이, 제어신호(c2)를 게이트 신호로 하는 n 채널형 트랜지스터(Q8)를 개재시킨 접지 라인과 접속되고, 세 번째로 제어신호(c1)를 게이트 신호로 하는 n 채널형 트랜지스터(Q6)를 개재시키고, 보조 콘덴서(C2)의 다른쪽의 단자(C2H)와, 더욱이, 제어신호(d)를 게이트 신호로 하는 p 채널형 트랜지스터(Q5)를 개재시킨 출력전압(Vout)의 출력 라인과 접속되어 있다.On the other hand, the other terminal C1H in the auxiliary capacitor C1 is connected as follows. That is, the terminal C1H is first connected to the supply line of the input voltage Vin via the n-channel transistor Q2 having the control signal a as the gate signal, and secondly to the control signal. An n-channel type having the one-channel C2L and the control signal c2 as the gate signal through the p-channel transistor Q7 having (d) as the gate signal. The third terminal C2H of the auxiliary capacitor C2 is connected via an n-channel transistor Q6 connected to the ground line via the transistor Q8 and having the control signal c1 as a gate signal. And an output line of the output voltage Vout via the p-channel transistor Q5 having the control signal d as a gate signal.

그리고, 출력 콘덴서(Cout)는, 출력전압(Vout)을 평활화하기 위해서, 해당 출력 라인 및 접지 라인간에 병렬로 접속되어 있다.The output capacitor Cout is connected in parallel between the output line and the ground line in order to smooth the output voltage Vout.

<제 1 실시예의 동작><Operation of First Embodiment>

다음에, 상술한 구성에 의한 전원회로(100)의 동작에 대해서 설명한다. 승압 제어 회로(120)는, 원래에는, 출력전압(Vout)에 따라서 승압회로(130)의 승압 배수를 무단계로 제어하는 것이지만, 편의상, 승압 배수를 각각 4배, 3배, 2배, 1배로 한 경우의 각 동작에 대해서 설명하여, 그 후, 승압 배수의 무단계 제어에 대해서 설명하는 것으로 한다.Next, the operation of the power supply circuit 100 by the above-described configuration will be described. The boost control circuit 120 originally controls step-up drainage of the boost circuit 130 steplessly in accordance with the output voltage Vout. However, for convenience, the boost control circuit 120 is divided into 4, 3, 2, and 1 times for convenience. Each operation in one case will be described, and then, stepless control of the boost multiplier will be described.

<4배 승압><4 times boost>

그래서 먼저, 승압회로(130)의 승압 배수가 4배인 경우의 동작에 대해서 설명한다. 이 경우, 승압 제어 회로(120)는, 도 3의 타이밍도로 도시되는 바와 같이, 제어신호(a, b, c1, c2, d)를 각각 생성한다. 도면에서 도시되는 바와 같이, 제어신호(a)는, 제어신호(b)의 펄스 폭을 좁힌 신호이다. 또한, 제어신호(c1, c2)는, 각각 제어신호(b)를 반전시켜 1/2 분주한 신호이다. 더욱이, 제어신호(d)는, 제어신호(c1 또는 c2)를 반전시켜 반주기분만 지연시킨 신호이다.Therefore, first, the operation in the case where the boost multiplier of the boost circuit 130 is four times will be described. In this case, the boost control circuit 120 generates control signals a, b, c1, c2, and d, respectively, as shown in the timing diagram of FIG. As shown in the figure, the control signal a is a signal obtained by narrowing the pulse width of the control signal b. The control signals c1 and c2 are signals which are divided in half by inverting the control signal b, respectively. Further, the control signal d is a signal in which the control signal c1 or c2 is inverted to delay only a half cycle.

그런데, 이러한 제어신호가 승압회로(130)에 공급된 경우에, 먼저, 도 3의 ①로 도시되는 기간에 있어서는, 즉, 제어신호(a, b, d)가 「H」레벨이고, 제어신호(c1, c2)가 「L」 레벨인 기간에 있어서는, 트랜지스터(Q2, Q4)가 온이 되는 한편, 다른 트랜지스터는 전부 오프가 된다. 따라서, 보조 콘덴서(C1)에 있어서는, 도 4의 ①로 도시되는 바와 같이, 단자(C1H)가 입력전압(Vin)의 공급 라인에 접속됨과 동시에, 단자(C1L)가 접지 라인에 접속되기 때문에, 입력전압(Vin)으로써 충전되게 된다. 이 후, 일단, 트랜지스터(Q2 내지 Q8)는 전부 오프가 된다.By the way, when such a control signal is supplied to the boosting circuit 130, first, in the period shown by 1 in FIG. 3, that is, the control signals a, b, d are at the "H" level, and the control signal. In the period where (c1, c2) is at the "L" level, the transistors Q2, Q4 are turned on while all other transistors are turned off. Therefore, in the auxiliary capacitor C1, as shown by 1 in FIG. 4, the terminal C1H is connected to the supply line of the input voltage Vin, and the terminal C1L is connected to the ground line. It is charged by the input voltage Vin. After that, all of the transistors Q2 to Q8 are turned off.

다음에, 도 3의 ②로 도시되는 기간에서는, 즉, 제어신호(c1, c2, d)가 「H」 레벨이고, 제어신호(a, b)가 「L」 레벨인 기간에서는, 트랜지스터(Q3, Q6, Q8)가 온이 되는 한편, 다른 트랜지스터는 전부 오프가 된다. 이 때문에, 도 4의 ②로 도시되는 바와 같이, 보조 콘덴서(C1)의 단자(C1L)가 입력전압(Vin)의 공급 라인에 접속됨과 동시에, 단자(C1H)가 입력전압(Vin)의 공급 라인으로부터 절단되기 때문에, 단자(C1H)의 전위는, 입력전압(Vin)을, 보조 콘덴서(C1)의 출력전압(Vin)만큼 고위측으로 오프 셋시킨 2Vin이 된다. 한편, 보조 콘덴서(C2)에 있어서는, 단자(C2H)가 단자(C1H)에 접속됨과 동시에, 단자(C2L)가 접지 라인에 접속되기 때문에, 양 단자간의 전위차인 2Vin으로써 충전되게 된다. 이 후, 일단, 트랜지스터(Q2 내지 Q8)는 전부 오프가 된다.Next, in the period shown by (2) in FIG. 3, that is, in the period in which the control signals c1, c2, d are at the "H" level, and the control signals a, b are at the "L" level, the transistor Q3 is used. , Q6, Q8) are turned on while all other transistors are turned off. For this reason, as shown by (2) of FIG. 4, while the terminal C1L of the auxiliary capacitor C1 is connected to the supply line of the input voltage Vin, the terminal C1H is connected to the supply line of the input voltage Vin. The electric potential of the terminal C1H becomes 2Vin because the input voltage Vin is offset to the higher side by the output voltage Vin of the auxiliary capacitor C1. On the other hand, in the auxiliary capacitor C2, since the terminal C2H is connected to the terminal C1H and the terminal C2L is connected to the ground line, it is charged by 2Vin, which is the potential difference between both terminals. After that, all of the transistors Q2 to Q8 are turned off.

그리고, 도 3의 ③으로 도시되는 기간에서는, 즉, 제어신호(a, b, c1, c2, d)가 전부 「L」 레벨이 되는 기간에서는, 트랜지스터(Q3, Q5, Q7)가 온이 되는 한편, 다른 트랜지스터는 전부 오프가 된다. 이 때문에, 도 4의 ③으로 도시되는 바와 같이, 보조 콘덴서(C1)의 단자(C1L)가 입력전압(Vin)의 공급 라인에 접속된 상태에서, 단자(C1H)와 단자(C2L)가 접속됨과 동시에, 단자(C2H)가 출력전압(Vout)의 출력 라인에 접속된다. 따라서, 단자(C2H)의 전위는, 2Vin인 단자(C1H(C2L))의 전위를, 보조 콘덴서(C2)의 출력전압 2Vin만큼 고위측으로 오프 셋시킨 4Vin이 되며, 이후, 출력 콘덴서(Cout)에서 평활화되게 된다. 또, 출력 라인에 부하가 접속되어 있으면, 출력 콘덴서(Cout)의 방전이 진행하기 때문에, 출력전압(Vout)은, 트랜지스터(Q5)가 오프하고 나서 온하기까지의 기간에 있어서, 4Vin으로부터 서서히 저하하게 된다.In the period shown by 3 in FIG. 3, that is, in the period when the control signals a, b, c1, c2, and d are all at the "L" level, the transistors Q3, Q5, and Q7 are turned on. On the other hand, all other transistors are turned off. Therefore, as shown by 3 in FIG. 4, the terminal C1H and the terminal C2L are connected while the terminal C1L of the auxiliary capacitor C1 is connected to the supply line of the input voltage Vin. At the same time, the terminal C2H is connected to the output line of the output voltage Vout. Therefore, the potential of the terminal C2H becomes 4Vin with the potential of the terminal C1H (C2L) which is 2Vin offset to the high side by 2Vin of the output voltage of the auxiliary capacitor C2, and then at the output capacitor Cout. Will be smoothed. In addition, when the load is connected to the output line, the discharge of the output capacitor Cout proceeds, so that the output voltage Vout gradually decreases from 4Vin in the period from when the transistor Q5 is turned off to on. Done.

이렇게 하여 ①, ②, ③의 기간을 반복하여 경과하는 것에 의해, 입력전압(Vin)이 4배로 승압되어 출력되게 된다.In this way, by repeating the period of (1), (2) and (3), the input voltage Vin is boosted four times and output.

<3배 승압><3 times boost>

다음에, 승압회로(130)의 승압 배수가 3배인 경우의 동작에 대해서 설명한다. 이 경우, 승압 제어 회로(120)는, 도 5의 타이밍도로 도시되는 제어신호(a, b, c1, c2, d)를 각각 생성한다. 여기서, 제어신호(a, b)는, 도면에 도시되는 바와 같이, 4배 승압의 경우와 동일한 신호이다. 또한, 제어신호(c1, c2)는, 제어신호(a)와 같은 신호이며, 마찬가지로, 제어신호(d)는, 제어신호(b)와 동일한 신호이다.Next, an operation in the case where the boost multiplier of the boost circuit 130 is three times will be described. In this case, the boost control circuit 120 generates the control signals a, b, c1, c2, d shown in the timing diagram of FIG. 5, respectively. Here, the control signals a and b are the same signals as in the case of quadruple voltage boosting, as shown in the figure. In addition, the control signals c1 and c2 are the same signals as the control signal a, and similarly, the control signal d is the same signal as the control signal b.

그런데, 이러한 제어신호가 승압회로(130)에 공급된 경우에, 먼저, 도 5의 ①로 도시되는 기간에 있어서는, 즉, 제어신호(a, b, c1, c2, d)가 전부「H」 레벨인 기간에 있어서는, 트랜지스터(Q2, Q4, Q6, Q8)가 온이 되는 한편, 다른 트랜지스터는 전부 오프가 된다. 이 때문에, 보조 콘덴서(C1, C2)는, 도 6의 ①로 도시되는 바와 같이, 단자(C1H) 및 단자(C2H)가 입력전압(Vin)의 공급 라인에, 단자(C1L) 및 단자(C2L)가 접지 라인에, 병렬 접속되기 때문에, 보조 콘덴서(C1, C2)는, 각각 입력전압(Vin)으로써 충전되게 된다. 이 후, 일단, 트랜지스터(Q2 내지 Q8)는 전부 오프가 된다.By the way, when such a control signal is supplied to the boosting circuit 130, first of all, in the period shown by 1 in FIG. 5, that is, the control signals a, b, c1, c2, d are all "H". In the level period, the transistors Q2, Q4, Q6 and Q8 are turned on while all other transistors are turned off. For this reason, the auxiliary capacitors C1 and C2 have the terminals C1L and C2L connected to the supply line of the input voltage Vin with the terminals C1H and C2H as shown by ① in FIG. 6. Is connected to the ground line in parallel, so that the auxiliary capacitors C1 and C2 are charged with the input voltage Vin, respectively. After that, all of the transistors Q2 to Q8 are turned off.

다음에, 도 5의 ②로 도시되는 기간이 되면, 즉, 제어신호(a, b, c, d1, d2)가 전부 「L」레벨이 되면, 트랜지스터(Q3, Q5, Q7)가 온이 되는 한편, 다른 트랜지스터는 전부 오프가 된다. 이 때문에, 도 6의 ②로 도시되는 바와 같이, 보조 콘덴서(C1)의 단자(C1L)가 입력전압(Vin)의 공급 라인에 접속되기 때문에, 단자(C1H)의 전위는, 입력전압(Vin)을, 보조 콘덴서(C1)의 출력전압(Vin)만큼 고위측으로 오프 셋시킨 2Vin이 된다. 더욱이, 이 상태에 있어서, 단자(C1H)에는, 보조 콘덴서(C2)의 단자(C2L)가 접속됨과 동시에, 단자(C2H)가 출력전압(Vout)의 출력 라인에 접속되기 때문에, 단자(C2H)의 전위는, 2Vin인 단자(C1H(C2L))의 전위를, 보조 콘덴서(C2)의 출력전압(Vin)만큼 고위측으로 오프 셋시킨 3Vin이 된다. 또, 출력 라인에 부하가 접속되어 있으면, 출력 콘덴서(Cout)의 방전이 진행하기 때문에, 출력전압(Vout)은, 트랜지스터(Q5)가 오프하고 나서 온하기까지의 기간에 있어서, 3Vin으로부터 서서히 저하하게 된다.Next, when the period shown by 2 in FIG. 5 is reached, that is, when the control signals a, b, c, d1 and d2 are all at the "L" level, the transistors Q3, Q5 and Q7 are turned on. On the other hand, all other transistors are turned off. For this reason, as shown by (2) of FIG. 6, since the terminal C1L of the auxiliary capacitor C1 is connected to the supply line of the input voltage Vin, the electric potential of the terminal C1H is input voltage Vin. Is 2Vin which is offset to the high side by the output voltage Vin of the auxiliary capacitor C1. Furthermore, in this state, the terminal C2H is connected to the terminal C2H of the auxiliary capacitor C2 and the terminal C2H is connected to the output line of the output voltage Vout. The potential of is 3Vin in which the potential of the terminal C1H (C2L), which is 2Vin, is offset to the high side by the output voltage Vin of the auxiliary capacitor C2. When the load is connected to the output line, the discharge of the output capacitor Cout proceeds, so that the output voltage Vout gradually decreases from 3Vin in the period from the transistor Q5 to the on time. Done.

이렇게 하여 ①, ②의 기간을 반복하여 경과하는 것에 의해, 입력전압(Vin)이 3배로 승압되어 출력되게 된다.In this way, by repeating the period of (1) and (2), the input voltage Vin is boosted three times and is output.

<2배 승압><2 times boost>

다음에, 승압회로(130)의 승압 배수가 2배인 경우의 동작에 대해서 설명한다. 이 경우, 승압 제어 회로(120)는, 예를 들면, 도 7의 타이밍도로 도시되는 제어신호(a, b, c1, c2, d)를 각각 생성한다. 여기서, 제어신호(a, b)는, 도면에 도시되는 바와 같이, 4배 및 3배 승압의 경우와 동일한 신호이다. 또한, 제어신호(c1)는, 제어신호(b)를 반전시킨 신호로서, 제어신호(c2)는, 항상 「L」 레벨의 신호이다. 한편, 제어신호(d)는, 제어신호(b)와 동일한 신호이다.Next, the operation in the case where the boost boost multiple of the boost circuit 130 is doubled will be described. In this case, the boost control circuit 120 generates the control signals a, b, c1, c2, and d shown in the timing chart of FIG. 7, respectively. Here, the control signals a and b are the same signals as in the case of four-fold and three-fold boosting, as shown in the figure. The control signal c1 is a signal obtained by inverting the control signal b, and the control signal c2 is always a signal having an "L" level. On the other hand, the control signal d is the same signal as the control signal b.

그런데, 이러한 제어신호가 승압회로(130)에 공급된 경우에, 먼저, 도 7의 ①로 도시되는 기간에 있어서는, 즉, 제어신호(c1) 이외의 제어신호(a, b, c1, d)가 「H」레벨인 기간에 있어서는, 4배 승압의 ①의 기간과 마찬가지로, 트랜지스터(Q2, Q4)가 온이 되는 한편, 다른 트랜지스터는 전부 오프가 되기 때문에, 도 8의 ①로 도시되는 바와 같이, 보조 콘덴서(C1)는, 전압(Vin)으로써 충전되게 된다. 이 후, 일단, 트랜지스터(Q2 내지 Q8)는 전부 오프가 된다.By the way, when such a control signal is supplied to the boosting circuit 130, first of all, in the period shown by 1 in FIG. 7, that is, control signals a, b, c1, d other than the control signal c1. In the period at which the H level is "H", the transistors Q2 and Q4 are turned on while the other transistors are turned off similarly to the period of? Of 4 times boost, as shown by? In FIG. The auxiliary capacitor C1 is charged with the voltage Vin. After that, all of the transistors Q2 to Q8 are turned off.

다음에, 도 7의 ②로 도시되는 기간이 되면, 즉, 제어신호(c1)가 「H」레벨이며, 제어신호(a, b, c2, d)가 「L」 레벨인 기간이 되면, 트랜지스터(Q3, Q5, Q6, Q7)가 온이 되는 한편, 다른 트랜지스터는 전부 오프가 된다. 이 때문에, 도 8의 ②로 도시되는 바와 같이, 보조 콘덴서(C1)의 단자(C1L)가 입력전압(Vin)의 공급 라인에 접속됨과 동시에, 단자(C1H)가 출력전압(Vout)의 출력 라인에 접속되기 때문에, 출력전압(Vout)은, 입력전압(Vin)을, 보조 콘덴서(C1)의 출력전압(Vin)만큼 고위측으로 오프 셋시킨 2Vin이 된다.Next, when the period shown by 2 in FIG. 7 is reached, that is, when the control signal c1 is at the "H" level and the control signals a, b, c2, d are at the "L" level, the transistor (Q3, Q5, Q6, Q7) are on, while all other transistors are off. For this reason, as shown by (2) of FIG. 8, while the terminal C1L of the auxiliary capacitor C1 is connected to the supply line of the input voltage Vin, the terminal C1H is connected to the output line of the output voltage Vout. Since it is connected to, the output voltage Vout becomes 2Vin in which the input voltage Vin is offset to the higher side by the output voltage Vin of the auxiliary capacitor C1.

또, 이 기간에 있어서, 단자(C2L) 및 단자(C2H)가 단락되기 때문에, 보조 콘덴서(C2)는 충전되지 않는다. 또한, 출력 라인에 부하가 접속되어 있으면, 출력 콘덴서(Cout)의 방전이 진행하기 때문에, 출력전압(Vout)은, 트랜지스터(Q5)가 오프하고 나서 온하기까지의 기간에 있어서, Vin으로부터 서서히 저하하게 된다.In this period, since the terminal C2L and the terminal C2H are short-circuited, the auxiliary capacitor C2 is not charged. In addition, when the load is connected to the output line, the discharge of the output capacitor Cout proceeds, so that the output voltage Vout gradually decreases from Vin in the period from when the transistor Q5 is turned off to on. Done.

이렇게 하여 ①, ②의 기간을 반복하여 경과하는 것에 의해, 입력전압(Vin)이 2배로 승압되어 출력되게 된다.In this manner, by repeatedly passing the periods 1 and 2, the input voltage Vin is boosted twice and output.

<1배 승압><1 times boost>

다음에, 승압회로(130)의 승압 배수가 1배인 경우의 동작에 대해서 설명한다. 이 경우, 승압 제어 회로(120)는, 도 9의 타이밍도로 도시되는 제어신호(a, b, c1, c2, d)를 각각 생성한다. 여기서, 제어신호(a)는, 도면에 도시되는 바와 같이, 4배, 3배 및 2배 승압의 경우와 같다. 또한, 제어신호(b)는, 항상 「H」레벨의 신호이다. 한편, 제어신호(c1)는, 제어신호(a)와 동일한 신호이다. 더욱이, 제어신호(c2)는, 항상 「H」 레벨의 신호이다. 더욱이, 제어신호(d)는, 제어신호(a) 또는 제어신호(c1)를 반전시킨 신호이다.Next, the operation in the case where the boost multiplier of the boost circuit 130 is 1 times will be described. In this case, the boost control circuit 120 generates the control signals a, b, c1, c2, d shown in the timing diagram of FIG. 9, respectively. Here, as shown in the figure, the control signal a is the same as in the case of 4 times, 3 times, and 2 times boost. The control signal b is always a signal of the "H" level. On the other hand, the control signal c1 is the same signal as the control signal a. Moreover, the control signal c2 is always a signal of "H" level. Further, the control signal d is a signal obtained by inverting the control signal a or the control signal c1.

그런데, 이러한 제어신호가 승압회로(130)에 공급된 경우에, 도 5의 ①로 도시되는 기간에 있어서는, 즉, 제어신호(a, b)가 「H」레벨이 되고, 제어신호(d)가 「L」레벨인 기간에 있어서는, 트랜지스터(Q2, Q4, Q5, Q6, Q7)가 온이 되는 한편, 다른 트랜지스터는 전부 오프가 된다. 이 때문에, 입력전압(Vin)의 공급 라인이 출력 라인에 접속되기 때문에, 입력전압(Vin)이 그대로 출력전압(Vout)이 된다. 또, 이 기간에 있어서, 단자(C2L) 및 단자(C2H)가 단락되기 때문에, 보조 콘덴서(C2)는 충전되지 않는다. 또한, 출력 라인에 부하가 접속되어 있으면, 출력 콘덴서(Cout)의 방전이 진행하기 때문에, 출력전압(Vout)은, 트랜지스터(Q5)가 오프하고 나서 온하기까지의 기간에 있어서, Vin으로부터 서서히 저하하게 된다.By the way, when such a control signal is supplied to the boosting circuit 130, in the period shown by 1 in FIG. 5, that is, the control signals a and b are at the "H" level, and the control signal d In the period in which the level is "L", the transistors Q2, Q4, Q5, Q6, and Q7 are turned on while all other transistors are turned off. For this reason, since the supply line of the input voltage Vin is connected to an output line, the input voltage Vin becomes an output voltage Vout as it is. In this period, since the terminal C2L and the terminal C2H are short-circuited, the auxiliary capacitor C2 is not charged. In addition, when the load is connected to the output line, the discharge of the output capacitor Cout proceeds, so that the output voltage Vout gradually decreases from Vin in the period from when the transistor Q5 is turned off to on. Done.

이렇게 하여 ①의 기간에 의해서, 입력전압(Vin)이 그대로 출력전압(Vout)으로서 출력되게 된다.In this way, the input voltage Vin is output as it is as the output voltage Vout by the period of?.

<4배 내지 1배의 무단계 승압><4 times to 1 times stepless boost>

이와 같이, 본 실시예의 승압회로에서는 먼저, 4배, 3배, 2배, 1배의 승압이 가능하지만, 승압 배수에 대해서는 이것에 머물지 않고, 실제로는, 4배로부터 1배까지의 사이에서 무단계로 승압 가능하다. 즉, 승압 제어 회로(120)가, 다른 승압 배수의 제어신호를 시분할로 공급하고, 그 공급기간의 비율을 제어하는 것으로, 승압 배수를, 해당 다른 배수간의 값에 설정하는 것이 가능해진다.As described above, in the boosting circuit of the present embodiment, first, 4 times, 3 times, 2 times, and 1 times boosting can be performed. However, the boosting multiple does not remain on this, and in practice, is stepless from 4 times to 1 times. Can be boosted. That is, the boosting control circuit 120 supplies the control signal of the other boosted drainage by time division and controls the ratio of the supply period, so that the boosted drainage can be set to the value between the other drainage.

예를 들면, 4배 승압시의 제어신호와, 3배 승압시의 제어신호를, 각각 동일한 기간만큼 교대로 공급하면, 출력 콘덴서(Cout)에 의해서 평활화되는 출력전압(Vout)을, 입력전압(Vin)의 3.5배로서, 실질적으로 승압 배수를 3.5배로 하는 것이 가능해진다. 또한, 예를 들면, 4배 승압시의 제어신호를 25%의 기간에서, 3배 승압시의 제어신호를 75%의 기간에서, 각각 교대로 공급하면, 실질적으로 승압 배수를 3.25배로 하는 것이 가능해진다. 어느 쪽의 경우도, 제어신호(a, b)는 공통이기 때문에, 제어신호(c1(c2))와 제어신호(d)를 변화시키는 것만으로 좋다.For example, when the control signal at 4 times boosting and the control signal at 3 times boosting are alternately supplied for the same period, the output voltage Vout smoothed by the output capacitor Cout is converted into an input voltage ( As 3.5 times of Vin), it becomes possible to substantially make a boost multiple of 3.5 times. For example, if the control signal at 4 times boosting is alternately supplied at 25% period and the control signal at 3 times boosting at 75% period, respectively, it is possible to substantially increase the boost boost multiple to 3.25 times. Become. In either case, since the control signals a and b are common, it is only necessary to change the control signal c1 (c2) and the control signal d.

여기서, 본 실시예에 있어서는, 상술한 바와 같이, 보조 콘덴서(C1, C2)의 접속을 시분할로 제어하고, 4Vin, 3Vin, 2Vin, Vin과 같은 각 전압을 얻고 있기 때문에, 제어신호의 공급 기간의 비율을 제어한다는 것은, 각 전압을 얻는 데 필요한 접속형태를 시분할로 배타적으로 제어할 수밖에 없다.In this embodiment, as described above, since the connection of the auxiliary capacitors C1 and C2 is controlled by time division, and respective voltages such as 4Vin, 3Vin, 2Vin and Vin are obtained, By controlling the ratio, it is necessary to exclusively control by time division the connection type required to obtain each voltage.

또한, 승압 배수를 4배 내지 3배의 사이에 설정하는 경우, 사용하는 제어신호에 대해서는, 4배 승압시의 제어신호와 3배 승압시의 제어신호와의 조합 외에, 4배 승압시의 제어신호와 2배 또는 1배 승압시의 제어신호를 조합하더라도 가능하다. 상술한 3.5배라는 승압 배수를 예로 들어 설명하면, 4배 승압시의 제어신호를 75%의 기간에서, 2배 승압시의 제어신호를 25%의 기간에서, 각각 교대로 공급하면 되고, 또한, 4배 승압시의 제어신호를 83.3%의 기간에서, 1배 승압시의 제어신호를 16.7%의 기간에서, 각각 교대로 공급하면 된다.In the case where the boost multiplier is set between 4 and 3 times, the control signal to be used is not only a combination of the control signal at 4 times boosting and the control signal at 3 times boosting but also the control at 4 times boosting. It is also possible to combine the signal with a control signal during double or one boost. Taking the above-mentioned 3.5 times boosted multiplier as an example, the control signal at the time of 4 times boosting may be alternately supplied in the period of 75% and the control signal at the time of double boosting at 25% period, respectively. The control signal at 4 times boosting may be alternately supplied in the period of 83.3% and the control signal at 1 times boosting in the period of 16.7%.

마찬가지로, 승압 배수를 3배 내지 2배의 사이에 설정하는 경우, 사용하는 제어신호에 대해서는, 3배 승압시의 제어신호와 2배 승압시의 제어신호와의 조합 외에, 4배 승압시의 제어신호와 2배 또는 1배 승압시의 제어신호를 조합하거나, 더욱이, 3배 승압시의 제어신호와 1배 승압시의 제어신호를 조합하더라도 가능하다. 마찬가지로, 승압 배수를 2배 내지 1배의 사이에 설정하는 경우, 사용하는 제어신호에 대해서는, 2배 승압시의 제어신호와 1배 승압시의 제어신호와의 조합 외에, 4배 또는 3배 승압시의 제어신호와 1배 승압시의 제어신호를 조합해도 가능하다. 단, 승압 배수 차가 큰 제어신호끼리를 조합하면, 출력 콘덴서(Cout)가, 전위차가 큰 전압끼리를 평활화하게 되기 때문에, 출력전압의 리플(ripple)이 커지는 점에 유의하여야 한다.Similarly, in the case where the boost multiplier is set between 3 and 2 times, the control signal to be used is not only a combination of the control signal at 3 times boosting and the control signal at 2 times boosting but also the control at 4 times boosting. It is also possible to combine a signal with a control signal at double or 1 times boost, or further, a combination of a control signal at 3 times boost and a control signal at 1 boost. Similarly, in the case where the boost boost multiple is set between 2 and 1 times, the control signal to be used is 4 or 3 times higher than the combination of the control signal at 2 times boost and the control signal at 1 times boost. The control signal at the time of time and the control signal at the time of 1 time boosting may be combined. However, it should be noted that the combination of the control signals having a large boosting drainage difference causes the output capacitor Cout to smooth the voltages having a large potential difference, resulting in a large ripple of the output voltage.

실제로, 이러한 제어는, 출력전압(Vout)이 목표가 되는 전압(Vref)보다도 절대치로 보아 큰 것이면, 고배 승압시의 제어신호의 공급기간을 저배 승압시의 제어신호의 공급기간보다도 짧게 하고, 반대로, 출력전압(Vout)이 전압(Vref)보다도 절대치로 보아 작은 것이면, 고배 승압시의 제어신호의 공급기간을 저배 승압시의 제어신호의 공급기간보다도 길어지도로 하여 행해진다. 이로써, 출력전압(Vout)은, 전압(Vref)에서 균형을 이루고, 어떤 일정한 범위로 유지되게 된다.In practice, such control is such that if the output voltage Vout is greater than the target voltage Vref in absolute value, the supply period of the control signal at high boost is shorter than the supply period of the control signal at low boost. If the output voltage Vout is smaller than the absolute value of the voltage Vref, the supply period of the control signal at the time of high boost is made longer than the supply period of the control signal at the time of high boost. As a result, the output voltage Vout is balanced in the voltage Vref and is maintained in a certain range.

따라서, 이러한 제어에 의하면, 승압회로 자체에 의해서 출력전압을 일정화 할 수 있기 때문에, 후단에 정전압 회로를 설치하지 않아도 된다는 이점이 있다. 더욱이, 입력전압(Vin)이, 예를 들면, 시간경과와 함께 저하하더라도, 출력전압(Vout)은, 승압 배수를 높임에 따라 Vin 내지 4Vin의 사이에서 일정화되기 때문에, 그 만큼, 부하의 동작시간을 확대하는 것이 가능해진다.Therefore, according to this control, since the output voltage can be constant by the boosting circuit itself, there is an advantage that it is not necessary to provide a constant voltage circuit at the rear end. Further, even if the input voltage Vin decreases with time, for example, the output voltage Vout is constant between Vin and 4Vin as the voltage boosting factor is increased, so that the load operation It is possible to enlarge the time.

또, 여기서는, 목표가 되는 전압(Vref)과 출력전압(Vout)의 비교에 따라서, 각 승압 배수시의 제어신호를 시분할로 공급하고, 그 공급기간의 비율을 제어한다는 피드백 제어로 출력전압(Vout)을 일정화 하였지만, 본 발명은, 이것에 한정되지 않는다. 예를 들면, 승압 제어 회로(120)는, 입력전압(Vin)과의 비교에 따라서, 각 승압 배수시의 제어신호를 시분할로 공급하며, 그 공급기간의 비율을 제어하는 피드 포워드(feed forward) 제어로 출력전압(Vout)을 일정화하는 구성으로 해도 된다.Here, in accordance with the comparison between the target voltage Vref and the output voltage Vout, the control signal for each boost multiplier is supplied in time division and the output voltage Vout is controlled by feedback control to control the ratio of the supply period. Although the constant is fixed, this invention is not limited to this. For example, the boost control circuit 120 supplies the control signal at the time of multiple boosting times in time division according to the comparison with the input voltage Vin, and feeds forward to control the ratio of the supply period. It is good also as a structure which makes constant the output voltage Vout by control.

<제 2 실시예>Second Embodiment

다음에, 본 발명의 제 2 실시예에 관련되는 승압회로에 대해서 설명한다. 상술한 제 1 실시예에서는 승압 배수를 4배 내지 1배로 한 것이었지만, 본 실시예에서는, 16배로 한 것이다. 도 10은, 본 실시예에 관련되는 승압회로(132)의 구성을 도시하는 회로도이다. 이 도면에 도시되는 승압회로(132)는, 도 1에 있어서의 승압회로(130)를 치환하여, 전원회로(100)로서 적용되는 것이며, 도면에 도시되는 바와 같이, 이 승압회로(132)는, 제 1 실시예에 관련되는 승압회로(130)를 기본회로 하고, 보조 콘덴서(C3, C4)를 부가한 것이며, 상세한 것은 다음과 같다.Next, a boosting circuit according to a second embodiment of the present invention will be described. In the first embodiment described above, the boosted drainage was 4 to 1 times, but in the present embodiment, it was 16 times. 10 is a circuit diagram showing the configuration of the boosting circuit 132 according to the present embodiment. The booster circuit 132 shown in this drawing replaces the booster circuit 130 in FIG. 1 and is applied as the power supply circuit 100. As shown in the drawing, the booster circuit 132 The boost circuit 130 according to the first embodiment is a basic circuit, and auxiliary capacitors C3 and C4 are added. Details are as follows.

즉, 보조 콘덴서(C2)의 단자(C2H)는, 첫 번째로 제어신호(f)를 게이트 신호로 하는 p 채널형 트랜지스터(Q10)를 개재시키고, 보조 콘덴서(C3)의 한쪽의 단자(C3L)와, 또한, 제어신호(e)를 게이트 신호로 하는 n 채널형 트랜지스터(Q11)를 개재시킨 접지 라인과 접속되며, 두 번째로 제어신호(e)를 게이트 신호로 하는 n 채널형 트랜지스터(Q9)를 개재시키고, 보조 콘덴서(C2)의 다른쪽의 단자(C3H)에 접속되어 있다.That is, the terminal C2H of the auxiliary capacitor C2 firstly interposes the p-channel transistor Q10 having the control signal f as the gate signal, and the one terminal C3L of the auxiliary capacitor C3. And an n-channel transistor Q9 connected to a ground line via an n-channel transistor Q11 having the control signal e as a gate signal, and secondly having the control signal e as a gate signal. Is connected to the other terminal C3H of the auxiliary capacitor C2.

더욱이, 보조 콘덴서(C3)의 단자(C3H)는, 첫 번째로, 제어신호(g)를 게이트 신호로 하는 p 채널형 트랜지스터(Q14)를 개재시키고, 보조 콘덴서(C4)의 한쪽의 단자(C4L)와, 또한, 제어신호(h2)를 게이트 신호로 하는 n 채널형 트랜지스터(Q15)를 개재시킨 접지 라인과 접속되어, 두 번째로 제어신호(h1)를 게이트 신호로 하는 n 채널형 트랜지스터(Q13)를 개재시키고, 보조 콘덴서(C4)의 다른쪽의 단자(C4H)와, 또한, 제어신호(g)를 게이트 신호로 하는 p 채널형 트랜지스터(Q12)를 개재시킨 출력전압(Vout)의 출력 라인과 접속되어 있다. 그리고, 출력 콘덴서(Cout)는, 제 1 실시예와 마찬가지로, 출력전압(Vout)을 평활화하기 위해서, 해당 출력 라인 및 접지 라인의 사이에 병렬로 접속되어 있다.Furthermore, the terminal C3H of the auxiliary capacitor C3 firstly interposes the p-channel transistor Q14 having the control signal g as a gate signal, and the one terminal C4L of the auxiliary capacitor C4. And an n-channel transistor Q13 connected to the ground line via the n-channel transistor Q15 having the control signal h2 as the gate signal, and secondly having the control signal h1 as the gate signal. The output line of the output voltage Vout through which the other terminal C4H of the auxiliary capacitor C4 is interposed, and the p-channel transistor Q12 whose control signal g is a gate signal. Is connected to. The output capacitor Cout is connected in parallel between the output line and the ground line in order to smooth the output voltage Vout as in the first embodiment.

이러한 구성에 있어서 16배의 승압을 행하는 경우, 승압 제어 회로(120)는, 다음 ① 내지 ⑤의 기간으로 나눠 제어신호를 공급하고, 승압회로(130)에 있어서의 각 트랜지스터(Q2 내지 Q15)의 스위칭을 제어한다.In this configuration, when the voltage is boosted 16 times, the boost control circuit 120 supplies the control signal for each of the following periods 1 to 5 to supply the control signals to each of the transistors Q2 to Q15 in the boost circuit 130. Control switching.

즉, 첫 번째로, 도 11의 ①로 도시되는 바와 같이, 승압 제어 회로(120)는, 단자(C1H)를 입력전압(Vin)의 공급 라인에 접속함과 동시에, 단자(C1L)를 접지 라인에 접속한다. 이로써, 보조 콘덴서(C1)는 Vin으로써 충전된다.That is, first, as shown by ① of FIG. 11, the boost control circuit 120 connects the terminal C1H to the supply line of the input voltage Vin, and simultaneously connects the terminal C1L to the ground line. Connect to As a result, the auxiliary capacitor C1 is charged with Vin.

두 번째로 상기 도 11의 ②로 도시되는 바와 같이, 승압 제어 회로(120)는, 단자(C1L)를 입력전압(Vin)의 공급 라인에 접속하고, 단자(C1H)를 단자(C2H)에 접속하며, 또한, 단자(C2L)를 접지 라인에 접속한다. 이로써, 단자(C1H)의 전위는, 입력전압(Vin)을 보조 콘덴서(C1)의 출력전압(Vin)만큼 고위측으로 오프 셋한 2Vin이 되는 한편, 보조 콘덴서(C2)는 2Vin으로써 충전된다.Secondly, as shown by ② of FIG. 11, the boost control circuit 120 connects the terminal C1L to the supply line of the input voltage Vin, and connects the terminal C1H to the terminal C2H. The terminal C2L is also connected to the ground line. As a result, the potential of the terminal C1H becomes 2Vin in which the input voltage Vin is offset to the high side by the output voltage Vin of the auxiliary capacitor C1, while the auxiliary capacitor C2 is charged by 2Vin.

세 번째로 상기 도 11의 ③으로 도시되는 바와 같이, 승압 제어 회로(120)는, 단자(C1L)를 입력전압(Vin)의 공급 라인에 접속한 상태에서, 단자(C1H)를 단자(C2L)에 접속하고, 단자(C2H)를 단자(C3H)에 접속하며, 또한, 단자(C3L)를 접지 라인에 접속한다. 이로써, 단자(C2H)의 전위는, 단자(C1H(C2L))의 전위 2Vin을 보조 콘덴서(C2)의 출력전압 2Vin만큼 고위측으로 오프 셋한 4Vin이 되는 한편, 보조 콘덴서(C3)는 4Vin으로써 충전된다.Third, as shown by (3) in FIG. 11, the boost control circuit 120 connects the terminal C1H to the terminal C2L while the terminal C1L is connected to the supply line of the input voltage Vin. The terminal C2H is connected to the terminal C3H, and the terminal C3L is connected to the ground line. As a result, the potential of the terminal C2H becomes 4V in which the potential 2Vin of the terminal C1H (C2L) is offset to the high side by an output voltage of 2Vin of the auxiliary capacitor C2, while the auxiliary capacitor C3 is charged by 4Vin. .

네 번째로, 상기 도 11의 ④로 도시되는 바와 같이, 승압 제어 회로(120)는, 단자(C1L)를 입력전압(Vin)의 공급 라인에 접속하며, 단자(C1H)를 단자(C2L)에 접속한 상태에서, 단자(C2H)를 단자(C3L)에 접속하고, 단자(C3H)를 단자(C4H)에 접속하여, 더욱이, 단자(C4L)를 접지 라인에 접속한다. 이로써, 단자(C3H)의 전위는, 단자(C2H(C3L))의 전위 4Vin을 보조 콘덴서(C3)의 출력전압 4Vin만큼 고위측으로 오프 셋한 8Vin이 되는 한편, 보조 콘덴서(C4)는 8Vin으로써 충전된다.Fourth, as shown by? Of FIG. 11, the boost control circuit 120 connects the terminal C1L to the supply line of the input voltage Vin, and connects the terminal C1H to the terminal C2L. In the connected state, the terminal C2H is connected to the terminal C3L, the terminal C3H is connected to the terminal C4H, and the terminal C4L is further connected to the ground line. As a result, the potential of the terminal C3H becomes 8Vin with the potential 4Vin of the terminal C2H (C3L) offset to the high side by an output voltage of 4Vin of the auxiliary capacitor C3, while the auxiliary capacitor C4 is charged by 8Vin. .

다섯 번째로, 상기 도 11의 ⑤로 도시되는 바와 같이, 승압 제어 회로(120)는, 단자(C1L)를 입력전압(Vin)의 공급 라인에 접속하고, 단자(C1H)를 단자(C2L)에 접속하며, 또한, 단자(C2H)를 단자(C3L)에 접속한 상태에서, 단자(C3H)를 단자(C4L)에 접속하고, 단자(C4H)를 출력전압(Vout)의 출력 라인에 접속한다. 이로써, 출력 라인의 전위는, 단자(C3H(C4L))의 전위 8Vin을 보조 콘덴서(C4)의 출력전압 8Vin만큼 고위측으로 오프 셋한 16Vin이 된다. 이렇게 하여, 4개의 보조 콘덴서(C1 내지 C4)에 의해서 16배의 승압이 가능해진다.Fifth, the boost control circuit 120 connects the terminal C1L to the supply line of the input voltage Vin and connects the terminal C1H to the terminal C2L. The terminal C3H is connected to the terminal C4L while the terminal C2H is connected to the terminal C3L, and the terminal C4H is connected to the output line of the output voltage Vout. As a result, the potential of the output line is 16V in which the potential 8Vin of the terminal C3H (C4L) is offset to the high side by an output voltage of 8Vin of the auxiliary capacitor C4. In this way, 16 times of boosting is enabled by four auxiliary capacitors C1 to C4.

그런데, 본 실시예에서는, 제 1 실시예의 발전으로서, 보조 콘덴서(C1 내지 C4)를 각각 다음과 같은 전위로써 충전시키는 것이 가능하다.By the way, in this embodiment, as the power generation of the first embodiment, it is possible to charge the auxiliary capacitors C1 to C4 at the following potentials, respectively.

즉, 보조 콘덴서(C1)에 대해서는 Vin에서, 보조 콘덴서(C2)에 대해서는 Vin 또는 2Vin에서, 보조 콘덴서(C3)에 대해서는 Vin, 2Vin, 3Vin 또는 4Vin에서, 각각 충전시킬 수 있고, 더욱이, 보조 콘덴서(C4)에 대해서는, 0, Vin, 2Vin, … …, 7Vin 또는 8Vin으로써 충전시킬 수 있다. 따라서, 입력전압(Vin)이 공급되는 공급 라인을, 보조 콘덴서(C1 내지 C4)를 적절히 조합한 출력전압으로 오프 셋함으로써, Vin, 2Vin, 3Vin, … …, 16Vin의 출력전압(Vout)을 얻을 수 있다.That is, it is possible to charge at Vin for the auxiliary capacitor C1, Vin or 2Vin for the auxiliary capacitor C2, and Vin, 2Vin, 3Vin or 4Vin for the auxiliary capacitor C3, respectively. For (C4), 0, Vin, 2Vin,... … , 7Vin or 8Vin can be charged. Therefore, by offsetting the supply line supplied with the input voltage Vin to the output voltage in which the auxiliary capacitors C1 to C4 are properly combined, Vin, 2Vin, 3Vin,... … 16Vin output voltage (Vout) can be obtained.

더욱이, 승압 제어 회로(120)가, 각 승압 배수를 규정하는 제어신호를 시분할로 공급하고, 그 공급기간의 비율을 제어함으로써, 승압 배수를 16배 내지 1배의 사이에서 무단계로 제어하는 것이 가능해짐과 동시에, 출력전압(Vout)과 목표가 되는 전압(Vref)의 비교결과에 따라서 공급기간의 비율을 제어함으로써, 출력전압(Vout)을, 16Vin 내지 Vin의 사이에서 일정화시키는 것도 가능해진다.Further, the boosting control circuit 120 can control the boosted drainage steplessly from 16 times to 1 time by supplying a control signal that defines each boosted drainage in time division and controlling the ratio of the supply period. At the same time, the output voltage Vout can be made constant between 16 Vin and Vin by controlling the ratio of the supply period in accordance with the result of comparing the output voltage Vout with the target voltage Vref.

더욱이, 본 발명에 있어서는, 제 1 및 제 2 실시예를 확장하는 것에 의해, 즉, 마찬가지로 보조 콘덴서를 추가 구성하는 것에 의해, 32배, 64배, … …, 2n배로 입력전압(Vin)을 승압하는 것이 가능해진다. 이 때, 승압에 필요한 보조 콘덴서의 개수는 n개로 충분하기 때문에, 구성의 간이화를 도모하는 것이 가능해진다. 더욱이, 승압 배수를 2n배 내지 1배로 무단계로, 더욱이, 그 사이의 전압에서 출력전압(Vout)을 일정화하는 것도 가능해진다.Furthermore, in the present invention, by expanding the first and second embodiments, that is, by additionally configuring an auxiliary capacitor similarly, 32 times, 64 times,... … It is possible to step up the input voltage Vin by 2 n times. At this time, since the number of auxiliary capacitors required for voltage raising is sufficient, it is possible to simplify the configuration. Furthermore, it is also possible to make the output voltage Vout constant at a voltage therebetween, steplessly increasing the boost multiplier by 2 n to 1 times.

또한, 상술한 제 1 및 제 2 실시예에 있어 서는, 충전을 행함과 동시에, 오프 셋하는 구성에 있어서, 보조 콘덴서를 사용하였지만, 본 발명에 있어서는, 이것에 한정되지 않으며, 예를 들면, 이차 전지를 사용해도 된다.Incidentally, in the above-described first and second embodiments, an auxiliary capacitor was used in the configuration of performing charging and at the same time, but in the present invention, the present invention is not limited to this. You may use a battery.

더욱이, 제 1 및 제 2 실시예에 있어서는, 입력전압(Vin)이 기준전위에 대하여 양측으로 하여, 오프 셋의 방향을 동일하게 양극측으로 한 양전원의 경우에 대해서 설명하였지만, 이것에 한정되지 않고, 입력전압을 기준전위에 대하여 음측으로 하고, 오프 셋의 방향을 음측으로 한 음전원의 경우에도 적용 가능하다.Furthermore, in the first and second embodiments, the case of the positive power supply in which the input voltage Vin is on both sides with respect to the reference potential and the offset direction is on the positive side is described, but the present invention is not limited thereto. It is also applicable to a negative power supply whose input voltage is negative with respect to the reference potential and the offset direction is negative.

더욱이, 제 1 및 제 2 실시예에 있어서는, 보조 콘덴서의 접속이나 전환을 트랜지스터로 행하는 구성으로 하였지만, 아날로그 스위치나 트랜스미션 게이트 등의 각종 스위치로 행하는 구성으로 해도 된다.Further, in the first and second embodiments, the configuration of connecting or switching the auxiliary capacitors is performed by transistors, but may be configured by various switches such as analog switches and transmission gates.

<전원회로를 사용한 전자기기><Electronic equipment using power supply circuit>

다음에, 제 1 실시예의 승압회로(130)나 제 2 실시예의 승압회로(132), 더욱이, 이들을 확장한 승압회로는, 예를 들면, 액정 표시 장치의 각 부에 전원을 공급하는 전원회로로서 적용하는 것이 가능하다. 도 12는, 이 액정 표시 장치의 전기적 구성을 도시하는 블록도이다. 이 도면에 도시되는 바와 같이, 액정 표시 패널(200)에서는, i개의 데이터선(X1 내지 Xi)과 j개의 주사선(Y1 내지 Yj)과의 각 교점에 있어서 액정소자(202)가 형성되어 있고, 각 액정소자(202)는, 액정 표시 요소(액정층; 204)와 박막 다이오드(Thin Film Diode: 이하,「TFD」라고 부른다) 소자(206)가 직렬로 접속된 구성으로 되어 있다.Next, the booster circuit 130 of the first embodiment and the booster circuit 132 of the second embodiment, and the booster circuits that extend these, are, for example, power supply circuits for supplying power to each part of the liquid crystal display device. It is possible to apply. 12 is a block diagram showing an electrical configuration of this liquid crystal display device. As shown in this figure, in the liquid crystal display panel 200, a liquid crystal element 202 is formed at each intersection of i data lines X1 to Xi and j scan lines Y1 to Yj. Each liquid crystal element 202 has a configuration in which a liquid crystal display element (liquid crystal layer) 204 and a thin film diode (hereinafter referred to as "TFD") element 206 are connected in series.

그리고, 각 주사선(Y1 내지 Yj)은 주사신호 구동 회로(210)에 의해서, 또한, 각 데이터선(X1 내지 Xi)은 데이터 신호 구동회로(220)에 의해서, 각각 구동된다. 더욱이, 주사신호 구동 회로(210) 및 데이터 신호 구동회로(220)는, 구동 제어 회로(230)에 의해서 제어된다. 또, 이 도면에서는, TFD 소자(206)가 주사선의 측에 접속되고, 액정층(204)이 데이터선의 측에 접속되어 있지만, 이것과는 반대로, TFD 소자(206)를 데이터선의 측에, 액정층(204)을 주사선의 측에 설치하는 구성이라도 좋다.Each of the scanning lines Y1 to Yj is driven by the scan signal driving circuit 210, and each of the data lines X1 to Xi is driven by the data signal driving circuit 220. Further, the scan signal driver circuit 210 and the data signal driver circuit 220 are controlled by the drive control circuit 230. In this figure, although the TFD element 206 is connected to the side of the scanning line and the liquid crystal layer 204 is connected to the side of the data line, on the contrary, the TFD element 206 is connected to the side of the data line in a liquid crystal manner. The configuration in which the layer 204 is provided on the scanning line side may be sufficient.

그런데, 전원회로(100)는, 주사신호 구동 회로(210)에서 사용되는 각종 선택전압이나, 데이터 신호 구동회로(220)에서 사용되는 데이터신호의 전압, 구동 제어 회로(230)로 사용되는 전압 등의 각종 출력전압을, 입력전압(Vin)의 승압 배수를 제어하여 출력하는 것으로, 상술한 승압회로(130)를 적용한 것이다.By the way, the power supply circuit 100 includes various selection voltages used in the scan signal driving circuit 210, voltages of data signals used in the data signal driving circuit 220, voltages used in the driving control circuit 230, and the like. The above-mentioned step-up circuit 130 is applied by controlling the step-up multiple of the input voltage Vin by outputting various output voltages.

이러한 전원회로(100)를 사용하면, 온시키는 화소가 증가하는 등으로, 부하가 커지는 경우라도, 출력전압이 일정한 범위내에서의 변동으로 억제되기 때문에, 표시 품질의 저하가 방지되게 된다. 더욱이, 입력전압(Vin)이 시간과 동시에 저하하더라도, 출력전압은, 일정한 범위내에서의 변동으로 억제되기 때문에, 동작시간의 장기화도 도모된다.When such a power supply circuit 100 is used, even if the load is increased due to an increase in the number of pixels to be turned on or the like, the output voltage is suppressed by fluctuations within a certain range, so that the deterioration of display quality is prevented. In addition, even if the input voltage Vin decreases with time, the output voltage is suppressed by fluctuation within a certain range, so that the operation time can be extended.

또, 액정 표시 장치로서는, TFT(Thin Film Transistor: 박막 트랜지스터)를 사용한 액티브 매트릭스 방식이나, TFD나 TFT 등의 스위칭 소자를 사용하지 않는 패시브 매트릭스 방식 등 여러 가지 방식을 채용할 수 있다. 더욱이, 액정 표시 장치에 한정되지 않으며, EL(electroluminescence)층을 피복한 절연층에 행 전극·열 전극에 형성한 EL 표시장치의 전원회로에도 적용 가능하다. 게다가, 표시장치에 한정되지 않고, 프로젝터나, 퍼스널 컴퓨터, 페이저, 액정 텔레비전이나, 뷰파인더형, 모니터 직시형의 비디오 테이프 레코더, 카네비게이션 장치, 전자수첩, 전자계산기, 워드프로세서, 워크스테이션, 휴대전화, 텔레비전전화, POS단말, 터치패널을 구비한 장치 등이 전자기기에 적용 가능하다.Moreover, as a liquid crystal display device, various methods, such as an active matrix system using TFT (Thin Film Transistor) and the passive matrix system which do not use switching elements, such as TFD and TFT, can be employ | adopted. Moreover, it is not limited to a liquid crystal display device, but it is applicable also to the power supply circuit of the EL display device formed in the row electrode and the column electrode in the insulating layer which coat | covered the EL (electroluminescence) layer. In addition, it is not limited to a display apparatus, but a projector, a personal computer, a pager, a liquid crystal television, a viewfinder type, a video tape recorder of the monitor direct view type, a navigation apparatus, an electronic notebook, an electronic calculator, a word processor, a workstation, a portable Telephones, television phones, POS terminals, devices with touch panels, and the like can be applied to electronic devices.

이상 설명한 바와 같이 본 발명에 의하면, 2n배로 승압하는 데 필요한 축전소자가 n개로 충분하기 때문에, 구성의 간이화가 도모됨과 동시에, 승압 배수를 비교적 자유롭게 제어하는 것이 가능해진다.As described above, according to the present invention, since there are enough n power storage elements necessary to boost the voltage by 2 n times, the configuration can be simplified and the boosted drainage can be controlled relatively freely.

Claims (12)

제 1 축전소자에 있어서의 한쪽의 단자를, 소정의 전위를 갖는 제 1 라인에 접속함과 동시에, 상기 제 1 축전소자에 있어서의 다른 쪽의 단자를, 상기 제 1 라인과는 다른 전위를 갖는 제 2 라인에 접속하는 제 1 접속수단과,One terminal of the first power storage element is connected to a first line having a predetermined potential, and the other terminal of the first power storage element has a potential different from that of the first line. First connecting means connected to the second line, 제 2 축전소자에 있어서의 한쪽의 단자를 상기 제 1 라인에 접속함과 동시에, 상기 제 1 축전소자에 있어서의 한쪽의 단자를 상기 제 2 라인으로 전환하고, 또한, 상기 제 1 축전소자에 있어서의 다른 쪽의 단자를 상기 제 2 축전소자에 있어서의 다른 쪽의 단자로 전환하여 접속하는 제 2 접속수단과,While connecting one terminal of the second power storage element to the first line, one terminal of the first power storage element is switched to the second line, and the first power storage element Second connecting means for switching and connecting the other terminal of the terminal to the other terminal of the second power storage element; 상기 제 2 축전소자에 있어서의 한쪽의 단자를 상기 제 1 축전소자에 있어서의 다른 쪽의 단자로 전환함과 동시에, 상기 제 2 축전소자에 있어서의 다른 쪽의 단자를 출력 라인으로 전환하여 접속하는 제 3 접속수단을 구비하는 것을 특징으로 하는 승압 회로.A terminal of the second power storage element is switched to the other terminal of the first power storage element, and the other terminal of the second power storage element is switched to an output line for connection. And a third connecting means. 제 1 항에 있어서,The method of claim 1, 상기 제 2 축전소자에 있어서의 한쪽의 단자를 상기 제 1 라인에 접속함과 동시에, 다른 쪽의 단자를 상기 제 2 라인에 접속하는 제 4 접속수단과,Fourth connecting means for connecting one terminal of the second power storage element to the first line and the other terminal to the second line; 상기 제 2 접속수단에 의한 상기 제 2 축전소자의 접속과, 상기 제 4 접속수단에 의한 상기 제 2 축전소자의 접속을 배타적으로 제어하는 제어수단을 구비하는 것을 특징으로 하는 승압 회로.And a control means for exclusively controlling the connection of the second power storage element by the second connection means and the connection of the second power storage element by the fourth connection means. 제 2 항에 있어서,The method of claim 2, 상기 제어수단은,The control means, 상기 제 2 라인의 전위 또는 상기 출력 라인에 기초하는 전위가 소정의 값보다 절대치에 있어서 작은 경우에, 상기 제 2 접속수단에 의한 상기 제 2 축전소자의 접속기간을, 상기 제 4 접속수단에 의한 상기 제 2 축전소자의 접속기간보다도 길어지도록 제어하는 것을 특징으로 하는 승압 회로.When the potential of the second line or the potential based on the output line is smaller than the predetermined value at an absolute value, the connection period of the second power storage element by the second connection means is determined by the fourth connection means. A booster circuit, characterized in that it is controlled to be longer than the connection period of the second power storage element. 제 1 항 또는 제 2 항에 있어서,The method according to claim 1 or 2, 상기 제 1 축전소자에 있어서의 한쪽의 단자가 상기 제 2 라인에 접속된 상태에서, 상기 제 1 축전소자에 있어서의 다른 쪽의 단자를 상기 출력 라인에 접속하는 제 5 접속수단과,Fifth connecting means for connecting the other terminal in the first power storage element to the output line while one terminal in the first power storage element is connected to the second line; 상기 제 2 또는 제 4 접속수단에 의한 상기 제 2 축전소자의 접속과, 상기 제 5 접속수단에 의한 접속을 배타적으로 제어하는 제어수단을 구비하는 것을 특징으로 하는 승압 회로.And a control means for exclusively controlling the connection of the second power storage element by the second or fourth connection means and the connection by the fifth connection means. 제 4 항에 있어서,The method of claim 4, wherein 상기 제어수단은,The control means, 상기 제 2 라인의 전위 또는 상기 출력 라인에 기초하는 전위가 소정의 값보다 절대치에 있어서 작은 경우에, 상기 제 2 또는 제 4 접속수단에 의한 상기 제 2 축전소자의 접속기간을, 상기 제 5 접속수단의 접속기간보다도 길어지도록 제어하는 것을 특징으로 하는 승압 회로.When the potential of the second line or the potential based on the output line is smaller than the predetermined value in an absolute value, the connection period of the second power storage element by the second or fourth connection means is connected to the fifth connection. A booster circuit, characterized in that it is controlled to be longer than the connection period of the means. 제 1 항 또는 제 2 항 또는 제 4 항 중 어느 한 항에 있어서,The method according to claim 1 or 2 or 4, 상기 제 2 라인을 상기 출력 라인에 접속하는 제 6 접속수단과,Sixth connecting means for connecting the second line to the output line; 상기 제 2 또는 제 4 접속수단에 의한 상기 제 2 축전소자의 접속 또는 상기 제 5 접속수단에 의한 접속과, 상기 제 6 접속수단에 의한 접속을 배타적으로 제어하는 제어수단을 구비하는 것을 특징으로 하는 승압 회로.And control means for exclusively controlling the connection of the second power storage element by the second or fourth connection means or the connection by the fifth connection means and the connection by the sixth connection means. Boost circuit. 제 6 항에 있어서,The method of claim 6, 상기 제어수단은,The control means, 상기 제 2 라인의 전위 또는 상기 출력 라인에 기초하는 전위가 소정의 값보다 절대치에 있어서 작은 경우에, 상기 제 2 또는 제 4 접속수단에 의한 상기 제 2 축전소자의 접속기간 또는 상기 제 5 접속수단에 의한 접속기간을, 상기 제 6 접속수단의 접속기간보다도 길어지도록 제어하는 것을 특징으로 하는 승압 회로.The connection period of the second power storage element by the second or fourth connection means or the fifth connection means by the second or fourth connection means when the potential of the second line or the potential based on the output line is smaller than the predetermined value in an absolute value. And the connection period is controlled to be longer than the connection period of the sixth connection means. 적어도 n개(n은 3 이상의 정수)의 축전소자를 구비하는 승압 회로에 있어서,In a boosting circuit including at least n power storage elements (n is an integer of 3 or more), 제 1 축전소자에 있어서의 한쪽의 단자를, 소정의 전위를 갖는 제 1 라인에 접속함과 동시에, 상기 제 1 축전소자에 있어서의 다른 쪽의 단자를, 상기 제 1 라인과는 다른 전위를 갖는 제 2 라인에 접속하는 제 1 접속수단과,One terminal of the first power storage element is connected to a first line having a predetermined potential, and the other terminal of the first power storage element has a potential different from that of the first line. First connecting means connected to the second line, 제 2 축전소자에 있어서의 한쪽의 단자를 상기 제 1 라인에 접속함과 동시에, 상기 제 1 축전소자에 있어서의 한쪽의 단자를 상기 제 2 라인으로 전환하고, 또한, 상기 제 1 축전소자에 있어서의 다른 쪽의 단자를 상기 제 2 축전소자에 있어서의 다른 쪽의 단자로 전환하여 접속하는 제 2 접속수단과,While connecting one terminal of the second power storage element to the first line, one terminal of the first power storage element is switched to the second line, and the first power storage element Second connecting means for switching and connecting the other terminal of the terminal to the other terminal of the second power storage element; 제 m(m은, 3≤m≤n을 만족하는 정수) 축전소자에 있어서의 한쪽의 단자를 상기 제 1 라인에 접속함과 동시에, 상기 제 (m-1) 축전소자에 있어서의 한쪽의 단자를 상기 제 (m-2) 축전소자에 있어서의 다른 쪽의 단자로 전환하고, 또한, 상기 제 (m-1) 축전소자에 있어서의 다른 쪽의 단자를 상기 제 m 축전소자에 있어서의 다른 쪽의 단자로 전환하여 접속하는 제 3 으로부터 제 n 까지의 접속수단과,M (m is an integer that satisfies 3 ≦ m ≦ n). One terminal of the power storage element is connected to the first line, and one terminal of the (m-1) power storage element Is replaced with the other terminal in the (m-2) th power storage element, and the other terminal in the (m-1) power storage element is replaced with the other terminal in the mth power storage element. Connecting means from third to nth connected by switching to a terminal of 제 n 축전소자에 있어서의 한쪽의 단자를 제 (n-1) 축전소자에 있어서의 다른 쪽의 단자로 전환함과 동시에, 상기 제 n 축전소자에 있어서의 다른 쪽의 단자를 출력 라인으로 전환하여 접속하는 제 (n+1) 접속수단을 구비하는 것을 특징으로 하는 승압 회로.One terminal of the nth power storage element is switched to the other terminal of the (n-1) power storage element, and the other terminal of the nth power storage element is switched to the output line. And a (n + 1) connecting means for connecting. 제 1 축전소자에 있어서의 한쪽의 단자를, 소정의 전위를 갖는 제 1 라인에 접속함과 동시에, 상기 제 1 축전소자에 있어서의 다른 쪽의 단자를, 상기 제 1 라인과는 다른 전위를 갖는 제 2 라인에 접속하는 제 1 과정과,One terminal of the first power storage element is connected to a first line having a predetermined potential, and the other terminal of the first power storage element has a potential different from that of the first line. A first process of connecting to the second line, 제 2 축전소자에 있어서의 한쪽의 단자를 상기 제 1 라인에 접속함과 동시에, 상기 제 1 축전소자에 있어서의 한쪽의 단자를 상기 제 2 라인으로 전환하고, 또한, 상기 제 1 축전소자에 있어서의 다른 쪽의 단자를 상기 제 2 축전소자에 있어서의 다른 쪽의 단자로 전환하여 접속하는 제 2 과정과,While connecting one terminal of the second power storage element to the first line, one terminal of the first power storage element is switched to the second line, and the first power storage element A second process of switching and connecting the other terminal of the terminal to the other terminal of the second power storage element, 상기 제 2 축전소자에 있어서의 한쪽의 단자를 상기 제 1 축전소자에 있어서의 다른 쪽의 단자로 전환함과 동시에, 상기 제 2 축전소자에 있어서의 다른 쪽의 단자를 출력 라인으로 전환하여 접속하는 제 3 과정을 구비하는 것을 특징으로 하는 승압 방법.A terminal of the second power storage element is switched to the other terminal of the first power storage element, and the other terminal of the second power storage element is switched to an output line for connection. And a third process. 적어도 n개(n은 3 이상의 정수)의 축전소자를 구비하고,At least n (n is an integer of 3 or more) power storage elements, 제 1 축전소자에 있어서의 한쪽의 단자를, 소정의 전위를 갖는 제 1 라인에 접속함과 동시에, 상기 제 1 축전소자에 있어서의 다른 쪽의 단자를, 상기 제 1 라인과는 다른 전위를 갖는 제 2 라인에 접속하는 제 1 과정과,One terminal of the first power storage element is connected to a first line having a predetermined potential, and the other terminal of the first power storage element has a potential different from that of the first line. A first process of connecting to the second line, 제 2 축전소자에 있어서의 한쪽의 단자를 상기 제 1 라인에 접속함과 동시에, 상기 제 1 축전소자에 있어서의 한쪽의 단자를 상기 제 2 라인으로 전환하고, 또한, 상기 제 1 축전소자에 있어서의 다른 쪽의 단자를 상기 제 2 축전소자에 있어서의 다른 쪽의 단자로 전환하여 접속하는 제 2 과정과,While connecting one terminal of the second power storage element to the first line, one terminal of the first power storage element is switched to the second line, and the first power storage element A second process of switching and connecting the other terminal of the terminal to the other terminal of the second power storage element, 제 m(m은, 3≤m≤n을 만족하는 정수) 축전소자에 있어서의 한쪽의 단자를 상기 제 1 라인에 접속함과 동시에, 상기 제 (m-1) 축전소자에 있어서의 한쪽의 단자를 상기 제 (m-2) 축전소자에 있어서의 다른 쪽의 단자로 전환하고, 또한, 상기 제 (m-1) 축전소자에 있어서의 다른 쪽의 단자를 상기 제 m 축전소자에 있어서의 다른 쪽의 단자로 전환하여 접속하는 제 3 으로부터 제 n 까지의 과정과,M (m is an integer that satisfies 3 ≦ m ≦ n). One terminal of the power storage element is connected to the first line, and one terminal of the (m-1) power storage element Is replaced with the other terminal in the (m-2) th power storage element, and the other terminal in the (m-1) power storage element is replaced with the other terminal in the mth power storage element. The third to nth steps of switching to the terminal of 제 n 축전소자에 있어서의 한쪽의 단자를 제 (n-1) 축전소자에 있어서의 다른 쪽의 단자로 전환함과 동시에, 상기 제 n 축전소자에 있어서의 다른 쪽의 단자를 출력 라인으로 전환하여 접속하는 제 (n+1) 과정을 구비하는 것을 특징으로 하는 승압 방법.One terminal of the nth power storage element is switched to the other terminal of the (n-1) power storage element, and the other terminal of the nth power storage element is switched to the output line. And a step (n + 1) for connecting. 제 1 축전소자에 있어서의 한쪽의 단자를, 소정의 전위를 갖는 제 1 라인에 접속함과 동시에, 상기 제 1 축전소자에 있어서의 다른 쪽의 단자를, 상기 제 1 라인과는 다른 전위를 갖는 제 2 라인에 접속하는 제 1 접속수단과,One terminal of the first power storage element is connected to a first line having a predetermined potential, and the other terminal of the first power storage element has a potential different from that of the first line. First connecting means connected to the second line, 제 2 축전소자에 있어서의 한쪽의 단자를 상기 제 1 라인에 접속함과 동시에, 상기 제 1 축전소자에 있어서의 한쪽의 단자를 상기 제 2 라인으로 전환하고, 또한, 상기 제 1 축전소자에 있어서의 다른 쪽의 단자를 상기 제 2 축전소자에 있어서의 다른 쪽의 단자로 전환하여 접속하는 제 2 접속수단과,While connecting one terminal of the second power storage element to the first line, one terminal of the first power storage element is switched to the second line, and the first power storage element Second connecting means for switching and connecting the other terminal of the terminal to the other terminal of the second power storage element; 상기 제 2 축전소자에 있어서의 한쪽의 단자를 상기 제 1 축전소자에 있어서의 다른 쪽의 단자로 전환함과 동시에, 상기 제 2 축전소자에 있어서의 다른 쪽의 단자를 출력 라인으로 전환하여 접속하는 제 3 접속수단을 구비하며, 상기 출력 라인에 기초하는 전위를 전원으로서 사용한 것을 특징으로 하는 전자 기기.A terminal of the second power storage element is switched to the other terminal of the first power storage element, and the other terminal of the second power storage element is switched to an output line for connection. An electronic apparatus comprising: a third connecting means, wherein a potential based on the output line is used as a power source. 적어도 n개(n은 3 이상의 정수)의 축전소자를 구비하는 승압 회로에 있어서,In a boosting circuit including at least n power storage elements (n is an integer of 3 or more), 제 1 축전소자에 있어서의 한쪽의 단자를, 소정의 전위를 갖는 제 1 라인에 접속함과 동시에, 상기 제 1 축전소자에 있어서의 다른 쪽의 단자를, 상기 제 1 라인과는 다른 전위를 갖는 제 2 라인에 접속하는 제 1 접속수단과,One terminal of the first power storage element is connected to a first line having a predetermined potential, and the other terminal of the first power storage element has a potential different from that of the first line. First connecting means connected to the second line, 제 2 축전소자에 있어서의 한쪽의 단자를 상기 제 1 라인에 접속함과 동시에, 상기 제 1 축전소자에 있어서의 한쪽의 단자를 상기 제 2 라인으로 전환하고, 또한, 상기 제 1 축전소자에 있어서의 다른 쪽의 단자를 상기 제 2 축전소자에 있어서의 다른 쪽의 단자로 전환하여 접속하는 제 2 접속수단과,While connecting one terminal of the second power storage element to the first line, one terminal of the first power storage element is switched to the second line, and the first power storage element Second connecting means for switching and connecting the other terminal of the terminal to the other terminal of the second power storage element; 제 m(m은, 3≤m≤n을 만족하는 정수) 축전소자에 있어서의 한쪽의 단자를 상기 제 1 라인에 접속함과 동시에, 상기 제 (m-1) 축전소자에 있어서의 한쪽의 단자를 상기 제 (m-2) 축전소자에 있어서의 다른 쪽의 단자로 전환하고, 또한, 상기 제 (m-1) 축전소자에 있어서의 다른 쪽의 단자를 상기 제 m 축전소자에 있어서의 다른 쪽의 단자로 전환하여 접속하는 제 3 으로부터 제 n 까지의 접속수단과,M (m is an integer that satisfies 3 ≦ m ≦ n). One terminal of the power storage element is connected to the first line, and one terminal of the (m-1) power storage element Is replaced with the other terminal in the (m-2) th power storage element, and the other terminal in the (m-1) power storage element is replaced with the other terminal in the mth power storage element. Connecting means from third to nth connected by switching to a terminal of 제 n 축전소자에 있어서의 한쪽의 단자를 제 (n-1) 축전소자에 있어서의 다른 쪽의 단자로 전환함과 동시에, 상기 제 n 축전소자에 있어서의 다른 쪽의 단자를 출력 라인으로 전환하여 접속하는 제 (n+1) 접속수단을 구비하고, 상기 출력 라인에 기초하는 전위를 전원으로서 사용한 것을 특징으로 하는 전자 기기.One terminal of the nth power storage element is switched to the other terminal of the (n-1) power storage element, and the other terminal of the nth power storage element is switched to the output line. And (n + 1) connecting means for connecting, wherein an electric potential based on said output line is used as a power source.
KR1020000011995A 1999-03-11 2000-03-10 Voltage booster circuit, voltage boosting method, and electronic unit KR100615837B1 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP99-65217 1999-03-11
JP06521799A JP3316468B2 (en) 1999-03-11 1999-03-11 Booster circuit, boosting method and electronic device

Publications (2)

Publication Number Publication Date
KR20010014560A true KR20010014560A (en) 2001-02-26
KR100615837B1 KR100615837B1 (en) 2006-08-25

Family

ID=13280537

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000011995A KR100615837B1 (en) 1999-03-11 2000-03-10 Voltage booster circuit, voltage boosting method, and electronic unit

Country Status (7)

Country Link
US (1) US6556064B1 (en)
EP (1) EP1037367B1 (en)
JP (1) JP3316468B2 (en)
KR (1) KR100615837B1 (en)
CN (1) CN1267120A (en)
DE (1) DE60023775T2 (en)
TW (1) TW527500B (en)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10050496B4 (en) 2000-10-11 2015-04-02 Texas Instruments Deutschland Gmbh DC converter
JP2004064937A (en) * 2002-07-31 2004-02-26 Nec Corp Charge pump-type boosting circuit
AU2003255877A1 (en) * 2002-08-28 2004-03-19 Koninklijke Philips Electronics N.V. Voltage doubler circuit
US6861894B2 (en) * 2002-09-27 2005-03-01 Sandisk Corporation Charge pump with Fibonacci number multiplication
US6985024B2 (en) * 2003-08-21 2006-01-10 Analog Devices, Inc. Voltage multiplier
JP3846478B2 (en) 2004-01-15 2006-11-15 セイコーエプソン株式会社 Boost circuit, power supply circuit, and liquid crystal drive device
JP3841083B2 (en) * 2004-01-20 2006-11-01 セイコーエプソン株式会社 Boost circuit, power supply circuit, and liquid crystal drive device
JP4352937B2 (en) * 2004-03-03 2009-10-28 セイコーエプソン株式会社 Power supply circuit, electro-optical device and electronic apparatus
JP2004248497A (en) * 2004-03-08 2004-09-02 Seiko Epson Corp Power supply circuit, liquid crystal device, and electronic apparatus
JP3904579B2 (en) * 2004-12-03 2007-04-11 ローム株式会社 Power supply device, light emitting device using the same, and electronic device
JP4024814B2 (en) * 2005-02-24 2007-12-19 シャープ株式会社 Charge pump type DC / DC converter circuit
US20060250177A1 (en) * 2005-05-09 2006-11-09 Thorp Tyler J Methods and apparatus for dynamically reconfiguring a charge pump during output transients
US7602232B2 (en) * 2005-11-01 2009-10-13 Semiconductor Components Industries, L.L.C. Programmable fractional charge pump for DC-DC converter
US7557641B2 (en) * 2005-11-01 2009-07-07 Catalyst Semiconductor, Inc. Fractional charge pump for step-down DC-DC converter
US7236046B2 (en) * 2005-11-01 2007-06-26 Catalyst Semiconductor, Inc. LED bias current control using adaptive fractional charge pump
JP2007259519A (en) * 2006-03-20 2007-10-04 Rohm Co Ltd Charge pump circuit, lcd driver ic, liquid crystal display
JP2008125145A (en) * 2006-11-08 2008-05-29 Mcm Japan Kk Voltage step-up circuit and voltage step-down circuit
JP2008125269A (en) * 2006-11-14 2008-05-29 Mcm Japan Kk Voltage step-up circuit and voltage step-down circuit
DE102006060011A1 (en) * 2006-12-19 2008-07-03 Austriamicrosystems Ag Voltage converter for operating light arrangement, has level that has capacitor recharged by input voltage in capacitor voltage, and formed in way that capacitor voltage is tapped at output of level as voltage
US8068356B2 (en) * 2008-05-28 2011-11-29 Taiwan Semiconductor Manufacturing Co., Ltd. Low power one-shot boost circuit
JP5600881B2 (en) * 2009-03-06 2014-10-08 セイコーエプソン株式会社 DC-DC converter circuit, electro-optical device, and electronic apparatus
JP2011083141A (en) * 2009-10-08 2011-04-21 Renesas Electronics Corp Step-up power supply circuit
KR101315143B1 (en) * 2012-08-22 2013-10-14 전북대학교산학협력단 High efficiency dc/dc power converter with high conversion ratio
US8693224B1 (en) * 2012-11-26 2014-04-08 Arctic Sand Technologies Inc. Pump capacitor configuration for switched capacitor circuits
JP5995940B2 (en) * 2014-11-13 2016-09-21 ラピスセミコンダクタ株式会社 Boosting method
US10396776B2 (en) * 2017-06-29 2019-08-27 Apple Inc. Drive voltage booster
KR20200137388A (en) * 2019-05-30 2020-12-09 삼성전자주식회사 Boost converter, and cell applicable to the boost converter

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1364618A (en) 1971-12-03 1974-08-21 Seiko Instr & Electronics Voltage boosters
JPS62277066A (en) * 1986-05-23 1987-12-01 Nec Corp Voltage doubler
US4797899A (en) 1986-12-15 1989-01-10 Maxim Integrated Products, Inc. Integrated dual charge pump power supply including power down feature and rs-232 transmitter/receiver
US5051882A (en) 1989-01-27 1991-09-24 Teledyne Industries Three reservoir capacitor charge pump circuit
GB2245112A (en) * 1990-06-13 1991-12-18 Philips Electronic Associated Dc/dc voltage multiplier.
JP2963914B2 (en) 1990-08-05 1999-10-18 新日本無線株式会社 Boost circuit
DE69205885T2 (en) * 1991-05-15 1996-06-13 Matsushita Electric Works Ltd Apparatus for operating discharge lamps.
JPH06327236A (en) 1991-11-01 1994-11-25 Seiko Epson Corp Voltage boosting method
JPH05268763A (en) 1992-03-17 1993-10-15 Nec Corp Dc/dc converter circuit and rs-232 interface circuit employing same
JPH05336734A (en) * 1992-03-30 1993-12-17 Sumitomo Metal Ind Ltd Dc-dc converter
JPH0828965B2 (en) * 1992-09-02 1996-03-21 日本電気株式会社 Voltage conversion circuit
US5606491A (en) * 1995-06-05 1997-02-25 Analog Devices, Inc. Multiplying and inverting charge pump
JPH09312968A (en) 1996-05-22 1997-12-02 Nec Corp Charge pump circuit
US5668710A (en) * 1996-07-03 1997-09-16 Telcom Semiconductor, Inc. Charge pump circuit having independent inverted and non-inverted terminals
JP2000047624A (en) * 1998-07-27 2000-02-18 Denso Corp Driving circuit for display device
JP2000262044A (en) * 1999-03-09 2000-09-22 Mitsubishi Electric Corp Semiconductor integrated circuit device

Also Published As

Publication number Publication date
JP3316468B2 (en) 2002-08-19
EP1037367A3 (en) 2000-11-02
CN1267120A (en) 2000-09-20
TW527500B (en) 2003-04-11
US6556064B1 (en) 2003-04-29
DE60023775D1 (en) 2005-12-15
JP2000262045A (en) 2000-09-22
KR100615837B1 (en) 2006-08-25
EP1037367A2 (en) 2000-09-20
DE60023775T2 (en) 2006-06-29
EP1037367B1 (en) 2005-11-09

Similar Documents

Publication Publication Date Title
KR100615837B1 (en) Voltage booster circuit, voltage boosting method, and electronic unit
US6960955B2 (en) Charge pump-type booster circuit
US6998900B2 (en) Booster circuit, semiconductor device, and display device
US7336273B2 (en) Power supply voltage converting circuit, control method thereof, display apparatus, and portable terminal
US6794923B2 (en) Low ripple charge pump for charging parasitic capacitances
US20050258810A1 (en) Integrated charge pump DC/DC conversion circuits using thin film transistors
KR20080036607A (en) Charge pump circuit, lcd driver ic, and electronic device
US20120133634A1 (en) Apparatus, system, and method for generating a low power signal with an operational amplifier
US20070063762A1 (en) Semiconductor device with charge pump booster circuit
US6400210B2 (en) Charge-pump circuit for boosting voltage stepwise
US7099166B2 (en) Voltage boosting circuit and method
US10152937B2 (en) Semiconductor device, power supply circuit, and liquid crystal display device
US7554537B2 (en) Booster circuit, semiconductor device, and display device
US8379009B2 (en) Booster power supply circuit that boosts input voltage
US7088356B2 (en) Power source circuit
US7538763B2 (en) Semiconductor device and display device
CN100463341C (en) Voltage-adjustable voltage switching circuit
JP3702741B2 (en) Power supply circuit and liquid crystal display device
US8350840B2 (en) Switching circuit, DC-DC converter and display driver integrated circuit including the same
US20240106434A1 (en) Output buffer circuit, charge pump device, display drive device, and display device
CN116683760A (en) Charge pump circuit, memory and electronic equipment
JP2001188500A (en) Power source device
CN116633129A (en) Clock booster circuit, on-chip high voltage generation circuit and electronic device
CN115411938A (en) Voltage conversion circuit and method, power management device and display equipment

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120724

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130722

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140722

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150716

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160720

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20170720

Year of fee payment: 12