JP5995940B2 - Boosting method - Google Patents
Boosting method Download PDFInfo
- Publication number
- JP5995940B2 JP5995940B2 JP2014230698A JP2014230698A JP5995940B2 JP 5995940 B2 JP5995940 B2 JP 5995940B2 JP 2014230698 A JP2014230698 A JP 2014230698A JP 2014230698 A JP2014230698 A JP 2014230698A JP 5995940 B2 JP5995940 B2 JP 5995940B2
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- voltage
- connection terminal
- switch elements
- turned
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims description 7
- 239000003990 capacitor Substances 0.000 claims description 215
- 239000004065 semiconductor Substances 0.000 description 12
- 239000003795 chemical substances by application Substances 0.000 description 8
- 238000005086 pumping Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 3
- 239000004973 liquid crystal related substance Substances 0.000 description 3
- 230000007704 transition Effects 0.000 description 2
- 230000007257 malfunction Effects 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
Images
Landscapes
- Dc-Dc Converters (AREA)
Description
本発明は、入力電圧を３以上の整数倍の電圧に昇圧するチャージポンプ型の昇圧回路の昇圧方法に関する。
The present invention relates to a boosting method for a charge pump booster circuit that boosts an input voltage to an integer multiple of 3 or more.
液晶表示装置では、液晶パネルを駆動するために電源電圧より高い電圧が必要とされている。また、小型軽量化のために駆動回路を構成する半導体集積回路内に電源電圧を昇圧するチャージポンプ型の昇圧回路を備えることが行われている（特許文献１参照）。 In the liquid crystal display device, a voltage higher than the power supply voltage is required to drive the liquid crystal panel. In order to reduce the size and weight, a charge pump type booster circuit that boosts a power supply voltage is provided in a semiconductor integrated circuit constituting a drive circuit (see Patent Document 1).
図１は従来のチャージポンプ型の３倍昇圧回路の構成を示している。この従来の昇圧回路は、スイッチ素子ＳＷ１Ａ，ＳＷ１Ｂ，ＳＷ２Ａ，ＳＷ２Ｂ，ＳＷ３Ａ，ＳＷ３Ｂを半導体集積回路１内に備えている。スイッチ素子ＳＷ１Ａ，ＳＷ１Ｂ，ＳＷ２Ａ，ＳＷ２Ｂ，ＳＷ３Ａ，ＳＷ３Ｂはオンオフスイッチであり、そのオンオフが図示しないコントローラによって制御される。半導体集積回路１には外付け部品の接続端子としてＡ１〜Ａ３，ＡＣ＋，ＡＣ−，ＡＧが設けられている。スイッチ素子ＳＷ１Ａ，ＳＷ２Ｂ各々の一端が接続端子Ａ１に接続され、スイッチ素子ＳＷ２Ａ，ＳＷ３Ｂ各々の一端が接続端子Ａ２に接続され、スイッチ素子ＳＷ３Ａの一端が接続端子Ａ３に接続されている。スイッチ素子ＳＷ１Ｂの一端はグランド端子である接続端子ＡＧに接続されている。更に、スイッチ素子ＳＷ１Ａ，ＳＷ２Ａ，ＳＷ３Ａ各々の他端が接続端子ＡＣ＋に接続され、スイッチ素子ＳＷ１Ｂ，ＳＷ２Ｂ，ＳＷ３Ｂ各々の他端が接続端子ＡＣ−に接続されている。また、この昇圧回路は半導体集積回路１外の外付け部品として電荷蓄積のためのコンデンサＣａ，Ｃ１，Ｃ２，Ｃ３を含んでいる。ポンピング用コンデンサＣａの一端は接続端子ＡＣ＋に接続され、他端はＡＣ−に接続される。コンデンサＣ１の一端は接続端子Ａ１に接続され、コンデンサＣ２の一端は接続端子Ａ２に接続され、コンデンサＣ３の一端は接続端子Ａ３に接続される。コンデンサＣ１，Ｃ２，Ｃ３各々の他端は接続端子ＡＧと共にグランド（Ｖss）に接続されている。以下の説明を容易にするためにグランドの電位Ｖssを０Ｖとする。
FIG. 1 shows a configuration of a conventional charge pump type triple booster circuit. This conventional booster circuit includes switching elements SW1A, SW1B, SW2A, SW2B, SW3A, and SW3B in the semiconductor integrated
かかる従来の３倍昇圧回路においては、入力電圧がコンデンサＣ１に印加される。この入力電圧をＶＬ１とする。昇圧動作時には第１工程〜第４工程の各動作が繰り返される。第１工程〜第４工程各々の時間的長さは等しい。図２に示すように、最初の第１工程ではスイッチ素子ＳＷ１Ａ，ＳＷ１Ｂがオンとなり、そしてスイッチ素子ＳＷ２Ａ，ＳＷ２Ｂ，ＳＷ３Ａ，ＳＷ３Ｂがオフとなる。次の第２工程ではスイッチ素子ＳＷ１Ａ，ＳＷ１Ｂ，ＳＷ３Ａ，ＳＷ３Ｂがオフとなり、スイッチ素子ＳＷ２Ａ，ＳＷ２Ｂがオンとなる。第３工程ではスイッチ素子ＳＷ１Ａ，ＳＷ１Ｂがオンとなり、そしてスイッチ素子ＳＷ２Ａ，ＳＷ２Ｂ，ＳＷ３Ａ，ＳＷ３Ｂがオフとなる。第４工程ではスイッチ素子ＳＷ１Ａ，ＳＷ１Ｂ，ＳＷ２Ａ，ＳＷ２Ｂがオフとなり、スイッチ素子ＳＷ３Ａ，ＳＷ３Ｂがオンとなる。 In such a conventional triple booster circuit, an input voltage is applied to the capacitor C1. This input voltage is set to VL1. During the boosting operation, the operations of the first to fourth steps are repeated. The time length of each of the first to fourth steps is equal. As shown in FIG. 2, in the first first step, the switch elements SW1A, SW1B are turned on, and the switch elements SW2A, SW2B, SW3A, SW3B are turned off. In the next second step, the switch elements SW1A, SW1B, SW3A, SW3B are turned off, and the switch elements SW2A, SW2B are turned on. In the third step, the switch elements SW1A, SW1B are turned on, and the switch elements SW2A, SW2B, SW3A, SW3B are turned off. In the fourth step, the switch elements SW1A, SW1B, SW2A, SW2B are turned off, and the switch elements SW3A, SW3B are turned on.
第１工程ではスイッチ素子ＳＷ１Ａ，ＳＷ１Ｂ各々のオンにより入力電圧ＶＬ１がコンデンサＣａに印加されるので、コンデンサＣａが充電され、コンデンサＣａの接続端子ＡＣ＋の電圧Ｃ＋がＶＬ１となり、接続端子ＡＣ−の電圧Ｃ−がＶssとなる。 In the first step, the input voltage VL1 is applied to the capacitor Ca by turning on each of the switch elements SW1A and SW1B. Therefore, the capacitor Ca is charged, the voltage C + of the connection terminal AC + of the capacitor Ca becomes VL1, and the voltage of the connection terminal AC−. C- becomes Vss.
第２工程ではスイッチ素子ＳＷ２Ａ，ＳＷ２Ｂ各々のオンにより入力電圧ＶＬ１とコンデンサＣａの電圧ＶＬ１とが加算されてコンデンサＣ２に印加されるので、コンデンサＣ２が充電される。コンデンサＣａの電圧Ｃ＋がＶＬ１＋ＶＬ１となり、接続端子ＡＣ−の電圧Ｃ−がＶＬ１となる。コンデンサＣ２の接続端子Ａ２の電圧ＶＬ２はＶＬ１＋ＶＬ１となる。 In the second step, the input voltage VL1 and the voltage VL1 of the capacitor Ca are added and applied to the capacitor C2 when the switch elements SW2A and SW2B are turned on, so that the capacitor C2 is charged. The voltage C + of the capacitor Ca becomes VL1 + VL1, and the voltage C− of the connection terminal AC− becomes VL1. The voltage VL2 at the connection terminal A2 of the capacitor C2 is VL1 + VL1.
第３工程ではスイッチ素子ＳＷ１Ａ，ＳＷ１Ｂ各々のオンにより入力電圧ＶＬ１がコンデンサＣａに印加されるので、コンデンサＣａが充電され、コンデンサＣａの接続端子ＡＣ＋の電圧Ｃ＋がＶＬ１となり、接続端子ＡＣ−の電圧Ｃ−がＶssとなる。 In the third step, the input voltage VL1 is applied to the capacitor Ca when the switch elements SW1A and SW1B are turned on, so that the capacitor Ca is charged, the voltage C + of the connection terminal AC + of the capacitor Ca becomes VL1, and the voltage of the connection terminal AC−. C- becomes Vss.
第４工程ではスイッチ素子ＳＷ３Ａ，ＳＷ３Ｂ各々のオンによりコンデンサＣ２の電圧ＶＬ２とコンデンサＣａの電圧ＶＬ１とが加算されてコンデンサＣ３に印加されるので、コンデンサＣ３が充電される。コンデンサＣａの電圧Ｃ＋がＶＬ２＋ＶＬ１となり、接続端子ＡＣ−の電圧Ｃ−がコンデンサＣ２のＶＬ２に等しくなる。よって、コンデンサＣ３の接続端子Ａ３の電圧ＶＬ３はＶＬ２＋ＶＬ１、すなわち３ＶＬ１となる。 In the fourth step, the voltage VL2 of the capacitor C2 and the voltage VL1 of the capacitor Ca are added and applied to the capacitor C3 when the switch elements SW3A and SW3B are turned on, so that the capacitor C3 is charged. The voltage C + of the capacitor Ca becomes VL2 + VL1, and the voltage C− of the connection terminal AC− becomes equal to VL2 of the capacitor C2. Therefore, the voltage VL3 at the connection terminal A3 of the capacitor C3 is VL2 + VL1, that is, 3VL1.
第１工程〜第４工程の順に動作が繰り返されることにより接続端子Ａ３の電圧ＶＬ３が３倍昇圧電圧３ＶＬ１となり、接続端子Ａ２の電圧ＶＬ２が２倍昇圧電圧２ＶＬ１となる。 By repeating the operation in the order of the first step to the fourth step, the voltage VL3 of the connection terminal A3 becomes the triple boosted voltage 3VL1, and the voltage VL2 of the connection terminal A2 becomes the double boosted voltage 2VL1.
かかる従来の昇圧回路においては、昇圧動作開始時には未充電にあるコンデンサＣ２，Ｃ３へ比較的大なる電流が一時的に流れ込みピーク電流が生じる。ところで、かかる従来の昇圧回路の入力電圧ＶＬ１は他の回路の電源電圧として用いられる。例えば、昇圧回路がＳＴＮ液晶表示用チップの駆動電圧発生回路として用いられる場合には、入力電圧ＶＬ１はその半導体チップ内のロジック回路や発振回路等の他の回路の電源電圧として用いられる。しかしながら、半導体チップではチップサイズ縮小のため電源電圧の入力端子はそれらの回路のために兼用されているので、昇圧回路の昇圧動作開始時に上記のコンデンサＣ２，Ｃ３へ流れるピーク電流の影響で、電圧ＶＬ１のレベルダウンが一時的発生して正常動作電圧以下となりチップ自体が誤動作を起こすという問題点があった。 In such a conventional booster circuit, a relatively large current temporarily flows into uncharged capacitors C2 and C3 when a boost operation is started, and a peak current is generated. By the way, the input voltage VL1 of the conventional booster circuit is used as a power supply voltage for other circuits. For example, when the booster circuit is used as a drive voltage generation circuit for an STN liquid crystal display chip, the input voltage VL1 is used as a power supply voltage for other circuits such as a logic circuit and an oscillation circuit in the semiconductor chip. However, in the semiconductor chip, the input terminal of the power supply voltage is also used for these circuits in order to reduce the chip size. Therefore, the voltage is affected by the peak current flowing to the capacitors C2 and C3 when the boosting operation of the booster circuit is started. There is a problem that the level down of VL1 occurs temporarily and becomes a normal operating voltage or lower, causing the chip itself to malfunction.
そこで、本発明の目的は、昇圧動作開始時に入力電圧のレベル低下を招くことなく入力電圧を３以上の整数倍の電圧に昇圧することができる昇圧方法を提供することである。
Therefore, an object of the present invention is to provide a boosting method capable of boosting an input voltage to a voltage that is an integer multiple of 3 or more without causing a decrease in the level of the input voltage at the start of the boosting operation.
本発明の昇圧方法は、入力電圧を４以上の整数倍の電圧に昇圧する昇圧方法であって、昇圧動作開始から第１所定期間内において前記入力電圧を第１コンデンサに印加した後に前記入力電圧と前記第１コンデンサの両端電圧との加算電圧を出力コンデンサに印加する２倍昇圧ステップと、前記第１所定期間の終了時から第２所定期間内において、前記入力電圧を第１コンデンサに印加した後に前記入力電圧と当該第１コンデンサの両端電圧との加算電圧を第２コンデンサに印加する第１印加工程と、前記入力電圧を前記第１コンデンサに印加した後に当該第１コンデンサの両端電圧と前記第２コンデンサの両端電圧との加算電圧を前記出力コンデンサ及び第３コンデンサに印加する第２印加工程と、をその順番で繰り返す３倍昇圧ステップと、前記第２所定期間の終了後、前記入力電圧を前記第１コンデンサに印加した後に前記入力電圧と当該第１コンデンサの両端電圧との加算電圧を前記第２コンデンサに印加する第３印加工程と、前記入力電圧を前記第１コンデンサに印加した後に前記第１コンデンサの両端電圧と前記第２コンデンサの両端電圧との加算電圧を前記第３コンデンサに印加する第４印加工程と、前記入力電圧を前記第１コンデンサに印加した後に前記第１コンデンサの両端電圧と前記第３コンデンサの両端電圧との加算電圧を前記出力コンデンサに印加する第５印加工程と、をその順番で繰り返す４倍昇圧ステップと、を備え、前記入力電圧が供給される第１の端子と前記第１コンデンサとを接続する第１のスイッチと、前記第２コンデンサと前記第３コンデンサとを接続する第２のスイッチとによって前記第１所定期間と前記第２所定期間と該第２所定期間の経過後とを制御することを特徴としている。
The boosting method of the present invention is a boosting method for boosting an input voltage to an integer multiple of 4 or more, wherein the input voltage is applied to the first capacitor within a first predetermined period from the start of the boosting operation. And a double boosting step of applying an added voltage of the voltage across the first capacitor to the output capacitor, and applying the input voltage to the first capacitor within a second predetermined period from the end of the first predetermined period. A first application step of applying an added voltage of the input voltage and a voltage across the first capacitor to the second capacitor later; and a voltage across the first capacitor after the input voltage is applied to the first capacitor; A second boosting step of repeating a second application step of applying an added voltage with a voltage across the second capacitor to the output capacitor and the third capacitor in that order; A third applying step of applying an added voltage of the input voltage and a voltage across the first capacitor to the second capacitor after applying the input voltage to the first capacitor after the end of the second predetermined period; A fourth application step of applying, to the third capacitor, an added voltage of the voltage across the first capacitor and the voltage across the second capacitor after the input voltage is applied to the first capacitor; A fourth boosting step of repeating a fifth application step of applying, to the output capacitor, an added voltage of the voltage across the first capacitor and the voltage across the third capacitor after being applied to the first capacitor; A first switch that connects the first terminal to which the input voltage is supplied and the first capacitor, the second capacitor, and the third capacitor. It is characterized by controlling the after elapse of the second predetermined time period and the second predetermined period and the first predetermined time period by a second switch for connecting and.
本発明の昇圧方法によれば、入力電圧のレベル低下を招くことなく入力電圧を３以上の整数倍の電圧に昇圧することができる。 In the voltage boosting method of the present invention can be boosted to 3 or more integral multiple of the voltage of the input voltage without causing reduced levels of the input voltage.
以下、本発明の実施例を図面を参照しつつ詳細に説明する。 Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.
図３は本発明の実施例としてチャージポンプ型の３倍昇圧回路を示している。この昇圧回路は、図１の回路と同様に、スイッチ素子ＳＷ１Ａ（第１スイッチ素子Ａ），ＳＷ１Ｂ（第１スイッチ素子Ｂ），ＳＷ２Ａ（第２スイッチ素子Ａ），ＳＷ２Ｂ（第２スイッチ素子Ｂ），ＳＷ３Ａ（第３スイッチ素子Ａ），ＳＷ３Ｂ（第３スイッチ素子Ｂ）を半導体集積回路１内に備え、半導体集積回路１の外付け部品の接続端子Ａ１〜Ａ３，ＡＣ＋，ＡＣ−，ＡＧが設けられている。接続端子Ａ１が非基準電位側入力端子であり、接続端子ＡＧが基準電位側入力端子である。
FIG. 3 shows a charge pump type triple booster circuit as an embodiment of the present invention. This booster circuit is similar to the circuit of FIG. 1 in that the switch element SW1A (first switch element A), SW1B (first switch element B), SW2A (second switch element A), SW2B (second switch element B). , SW3A (third switch element A), SW3B (third switch element B) are provided in the semiconductor integrated
また、スイッチ素子ＳＷＣ（第４スイッチ素子）を半導体集積回路１内に備えている。スイッチ素子ＳＷＣもオンオフスイッチである。スイッチ素子ＳＷＣの一端は接続端子Ａ１に接続され、他端は接続端子Ａ２に接続されている。また、スイッチ素子ＳＷＣは、スイッチ素子ＳＷ１Ａ，ＳＷ１Ｂ，ＳＷ２Ａ，ＳＷ２Ｂ，ＳＷ３Ａ，ＳＷ３Ｂと同様に図示しないコントローラによってオンオフ制御される。そのコントローラは図示しないクロック発生器から生成されるクロックに応じてスイッチ素子ＳＷ１Ａ，ＳＷ１Ｂ，ＳＷ２Ａ，ＳＷ２Ｂ，ＳＷ３Ａ，ＳＷ３Ｂ，ＳＷＣ各々のオンオフの切り替えを行う。
In addition, a switch element SWC (fourth switch element) is provided in the semiconductor integrated
更に、半導体集積回路１外の外付け部品として電荷蓄積のためのコンデンサＣａ，Ｃ１，Ｃ２，Ｃ３が図１の回路と同様に接続される。ポンピング用のコンデンサＣａが第１コンデンサ、コンデンサＣ１が入力コンデンサ、コンデンサＣ２が第２コンデンサ、コンデンサＣ３が出力コンデンサである。
Furthermore, capacitors Ca, C1, C2, and C3 for storing electric charges are connected as external components outside the semiconductor integrated
なお、その他の構成は図１の３倍昇圧回路の構成と同一であるので、ここでの説明は省略される。 Since the other configuration is the same as that of the triple booster circuit of FIG. 1, description thereof is omitted here.
かかる本発明の３倍昇圧回路においては、図４に示すように、動作モードが２倍昇圧動作モードと３倍昇圧動作モードとに分けられる。３倍昇圧出力のためには、先ず、起動時には２倍昇圧動作モードが第１所定期間において行われ、その後、３倍昇圧動作モードに移行することが行われる。２倍昇圧動作モードではスイッチ素子ＳＷＣがオンとなり、３倍昇圧動作モードではスイッチ素子ＳＷＣがオフとなる。 In the triple booster circuit of the present invention, as shown in FIG. 4, the operation mode is divided into a double boost operation mode and a triple boost operation mode. For the triple boosting output, first, the double boosting operation mode is performed in the first predetermined period at the time of start-up, and then the transition to the triple boosting operation mode is performed. In the double boosting operation mode, the switch element SWC is turned on, and in the triple boosting operation mode, the switch element SWC is turned off.
２倍昇圧動作モードでは図４に示すように第１工程（２倍昇圧用第１工程）及び第２工程（２倍昇圧用第２工程）の各動作が繰り返される。スイッチ素子ＳＷ２Ａ，ＳＷ２Ｂは常時オフである。スイッチ素子ＳＷＣが上記のように常時オンとなる。第１工程ではスイッチ素子ＳＷ１Ａ，ＳＷ１Ｂがオンとなり、そしてスイッチ素子ＳＷ３Ａ，ＳＷ３Ｂがオフとなる。次の第２工程ではスイッチ素子ＳＷ１Ａ，ＳＷ１Ｂがオフとなり、スイッチ素子ＳＷ３Ａ，ＳＷ３Ｂがオンとなる。 In the double boosting operation mode, as shown in FIG. 4, the operations of the first step (first step for double boosting) and the second step (second step for double boosting) are repeated. The switch elements SW2A and SW2B are always off. The switch element SWC is always turned on as described above. In the first step, the switch elements SW1A and SW1B are turned on, and the switch elements SW3A and SW3B are turned off. In the next second step, the switch elements SW1A and SW1B are turned off, and the switch elements SW3A and SW3B are turned on.
第１工程ではスイッチ素子ＳＷ１Ａ，ＳＷ１Ｂ各々のオンにより入力電圧ＶＬ１がコンデンサＣａ及びコンデンサＣ２に印加されるので、コンデンサＣａ，Ｃ２が充電され、コンデンサＣａの接続端子ＡＣ＋の電圧Ｃ＋がＶＬ１となり、接続端子ＡＣ−の電圧Ｃ−がＶssとなる。 In the first step, the input voltage VL1 is applied to the capacitor Ca and the capacitor C2 when the switch elements SW1A and SW1B are turned on, so that the capacitors Ca and C2 are charged and the voltage C + of the connection terminal AC + of the capacitor Ca becomes VL1. The voltage C- of the terminal AC- becomes Vss.
第２工程ではスイッチ素子ＳＷ３Ａ，ＳＷ３Ｂ各々のオンによりコンデンサＣａの電圧ＶＬ１と入力電圧ＶＬ１とが加算されてコンデンサＣ３に印加されるので、コンデンサＣ３が充電される。コンデンサＣａの電圧Ｃ＋がＶＬ１＋ＶＬ１となり、接続端子ＡＣ−の電圧Ｃ−がＶＬ１となる。コンデンサＣ３の接続端子Ａ３の電圧ＶＬ３はＶＬ１＋ＶＬ１となる。 In the second step, the voltage VL1 of the capacitor Ca and the input voltage VL1 are added and applied to the capacitor C3 when the switch elements SW3A and SW3B are turned on, so that the capacitor C3 is charged. The voltage C + of the capacitor Ca becomes VL1 + VL1, and the voltage C− of the connection terminal AC− becomes VL1. The voltage VL3 at the connection terminal A3 of the capacitor C3 is VL1 + VL1.
第１工程及び第２工程の順に動作が第１所定期間に亘って繰り返されることにより接続端子Ａ３の電圧ＶＬ３が２倍昇圧電圧２ＶＬ１となる。図４において第１所定期間は２倍昇圧用第１工程と２倍昇圧用第２工程との期間を１周期として４周期分に対応するが、これに限定されず、例えば、１周期分であっても良い。 By repeating the operation in the order of the first step and the second step over the first predetermined period, the voltage VL3 of the connection terminal A3 becomes the double boosted voltage 2VL1. In FIG. 4, the first predetermined period corresponds to four periods, where the period of the first step for double boosting and the second step for double boosting is one cycle, but is not limited to this, for example, one cycle There may be.
次に、３倍昇圧動作モードでは図４に示すように第１工程〜第４工程（３倍昇圧用第１工程〜３倍昇圧用第４工程）の各動作が繰り返される。スイッチ素子ＳＷＣが上記のように常時オフとなる。第１工程ではスイッチ素子ＳＷ１Ａ，ＳＷ１Ｂがオンとなり、そしてスイッチ素子ＳＷ２Ａ，ＳＷ２Ｂ，ＳＷ３Ａ，ＳＷ３Ｂがオフとなる。次の第２工程ではスイッチ素子ＳＷ１Ａ，ＳＷ１Ｂ，ＳＷ３Ａ，ＳＷ３Ｂがオフとなり、スイッチ素子ＳＷ２Ａ，ＳＷ２Ｂがオンとなる。第３工程ではスイッチ素子ＳＷ１Ａ，ＳＷ１Ｂがオンとなり、そしてスイッチ素子ＳＷ２Ａ，ＳＷ２Ｂ，ＳＷ３Ａ，ＳＷ３Ｂがオフとなる。第４工程ではスイッチ素子ＳＷ１Ａ，ＳＷ１Ｂ，ＳＷ２Ａ，ＳＷ２Ｂがオフとなり、スイッチ素子ＳＷ３Ａ，ＳＷ３Ｂがオンとなる。 Next, in the triple boosting operation mode, as shown in FIG. 4, the operations of the first step to the fourth step (the first step for triple boosting to the fourth step for triple boosting) are repeated. The switch element SWC is always off as described above. In the first step, the switch elements SW1A, SW1B are turned on, and the switch elements SW2A, SW2B, SW3A, SW3B are turned off. In the next second step, the switch elements SW1A, SW1B, SW3A, SW3B are turned off, and the switch elements SW2A, SW2B are turned on. In the third step, the switch elements SW1A, SW1B are turned on, and the switch elements SW2A, SW2B, SW3A, SW3B are turned off. In the fourth step, the switch elements SW1A, SW1B, SW2A, SW2B are turned off, and the switch elements SW3A, SW3B are turned on.
第１工程ではスイッチ素子ＳＷ１Ａ，ＳＷ１Ｂ各々のオンにより入力電圧ＶＬ１がコンデンサＣａに印加されるので、コンデンサＣａが充電され、コンデンサＣａの接続端子ＡＣ＋の電圧Ｃ＋がＶＬ１となり、接続端子ＡＣ−の電圧Ｃ−がＶssとなる。 In the first step, the input voltage VL1 is applied to the capacitor Ca by turning on each of the switch elements SW1A and SW1B. Therefore, the capacitor Ca is charged, the voltage C + of the connection terminal AC + of the capacitor Ca becomes VL1, and the voltage of the connection terminal AC−. C- becomes Vss.
第２工程ではスイッチ素子ＳＷ２Ａ，ＳＷ２Ｂ各々のオンにより入力電圧ＶＬ１とコンデンサＣａの電圧ＶＬ１とが加算されてコンデンサＣ２に印加されるので、コンデンサＣ２が充電される。すなわち、コンデンサＣａの電圧Ｃ＋＝ＶＬ１＋ＶＬ１がコンデンサＣ２に印加され、接続端子ＡＣ−の電圧Ｃ−がＶＬ１となる。３倍昇圧動作モードになった直後においてコンデンサＣ２は既に充電されており、接続端子Ａ２の電圧はＶＬ１であるので、第２工程においてコンデンサＣａの電圧Ｃ＋のコンデンサＣ２への印加によりコンデンサＣ２に流れ込む電流のピークは図１の従来回路に比べて抑えられる。 In the second step, the input voltage VL1 and the voltage VL1 of the capacitor Ca are added and applied to the capacitor C2 when the switch elements SW2A and SW2B are turned on, so that the capacitor C2 is charged. That is, the voltage C + = VL1 + VL1 of the capacitor Ca is applied to the capacitor C2, and the voltage C− of the connection terminal AC− becomes VL1. Immediately after entering the triple boosting operation mode, the capacitor C2 is already charged and the voltage at the connection terminal A2 is VL1, so that the voltage C + of the capacitor Ca is applied to the capacitor C2 in the second step and flows into the capacitor C2. The current peak is suppressed compared to the conventional circuit of FIG.
第３工程ではスイッチ素子ＳＷ１Ａ，ＳＷ１Ｂ各々のオンにより入力電圧ＶＬ１がコンデンサＣａに印加されるので、コンデンサＣａが充電され、コンデンサＣａの接続端子ＡＣ＋の電圧Ｃ＋がＶＬ１となり、接続端子ＡＣ−の電圧Ｃ−がＶssとなる。 In the third step, the input voltage VL1 is applied to the capacitor Ca when the switch elements SW1A and SW1B are turned on, so that the capacitor Ca is charged, the voltage C + of the connection terminal AC + of the capacitor Ca becomes VL1, and the voltage of the connection terminal AC−. C- becomes Vss.
第４工程ではスイッチ素子ＳＷ３Ａ，ＳＷ３Ｂ各々のオンによりコンデンサＣ２の電圧ＶＬ２とコンデンサＣａの電圧ＶＬ１とが加算されてコンデンサＣ３に印加されるので、コンデンサＣ３が充電される。コンデンサＣａの電圧Ｃ＋がＶＬ２＋ＶＬ１となり、接続端子ＡＣ−の電圧Ｃ−がコンデンサＣ２のＶＬ２に等しくなる。３倍昇圧動作モードになった直後においてコンデンサＣ３は既に充電されており、接続端子Ａ３の電圧は２ＶＬ１であるので、第４工程においてコンデンサＣａの電圧Ｃ＋のコンデンサＣ３への印加によりコンデンサＣ３に流れ込む電流のピークは図１の従来回路に比べて抑えられる。よって、コンデンサＣ３の接続端子Ａ３の電圧ＶＬ３はＶＬ２＋ＶＬ１、すなわち３ＶＬ１となる。 In the fourth step, the voltage VL2 of the capacitor C2 and the voltage VL1 of the capacitor Ca are added and applied to the capacitor C3 when the switch elements SW3A and SW3B are turned on, so that the capacitor C3 is charged. The voltage C + of the capacitor Ca becomes VL2 + VL1, and the voltage C− of the connection terminal AC− becomes equal to VL2 of the capacitor C2. Immediately after entering the triple boosting operation mode, the capacitor C3 is already charged, and the voltage at the connection terminal A3 is 2VL1, so that the voltage C + of the capacitor Ca is applied to the capacitor C3 in the fourth step and flows into the capacitor C3. The current peak is suppressed compared to the conventional circuit of FIG. Therefore, the voltage VL3 at the connection terminal A3 of the capacitor C3 is VL2 + VL1, that is, 3VL1.
その後、３倍昇圧動作モードで第１工程〜第４工程の順に動作が繰り返されることにより接続端子Ａ３の電圧ＶＬ３が３倍昇圧電圧３ＶＬ１となり、接続端子Ａ２の電圧ＶＬ２が２倍昇圧電圧２ＶＬ１となる。 Thereafter, the operation is repeated in the order of the first step to the fourth step in the triple boosting operation mode, whereby the voltage VL3 of the connection terminal A3 becomes the triple boost voltage 3VL1, and the voltage VL2 of the connection terminal A2 becomes the double boost voltage 2VL1. Become.
かかる実施例の本発明の３倍昇圧回路によれば、昇圧動作開始からの第１所定期間内の２倍昇圧動作モードにおいてコンデンサＣ２が入力電圧ＶＬ１の印加によって充電されてコンデンサＣ２の両端電圧はＶＬ１に等しくなり、第１所定期間の終了後の３倍昇圧用第２工程においてコンデンサＣ２への印加電圧は入力電圧ＶＬ１の２倍の電圧ＶＬ１＋ＶＬ１となる。また、第１所定期間内の２倍昇圧用第２工程においてコンデンサＣ３への電圧ＶＬ１＋ＶＬ１の印加によってコンデンサＣ３の両端電圧は入力電圧ＶＬ１の２倍の２ＶＬ１に等しくなり、第１所定期間の終了後の３倍昇圧用第４工程においてコンデンサＣ３への印加電圧は入力電圧の３倍の電圧３ＶＬ１に等しくなる。すなわち、コンデンサＣ２，Ｃ３各々の両端電圧は段階的に上昇する。よって、昇圧動作開始時にコンデンサＣ２，Ｃ３各々に流れ込むピーク電流を従来の昇圧回路よりも抑えることができ、これにより、入力電圧のレベル低下を招くことなく入力電圧を３倍電圧に昇圧することができる。 According to the triple booster circuit of the present invention of this embodiment, the capacitor C2 is charged by the application of the input voltage VL1 in the double boost operation mode within the first predetermined period from the start of the boost operation, and the voltage across the capacitor C2 is In the second step for triple boosting after the end of the first predetermined period, the voltage applied to the capacitor C2 becomes a voltage VL1 + VL1 that is twice the input voltage VL1. Also, in the second step for double boosting within the first predetermined period, the voltage across the capacitor C3 becomes equal to 2VL1 which is twice the input voltage VL1 by applying the voltage VL1 + VL1 to the capacitor C3, and after the end of the first predetermined period. In the fourth step for triple boosting, the voltage applied to the capacitor C3 is equal to the voltage 3VL1 which is three times the input voltage. That is, the voltage across each of the capacitors C2 and C3 increases stepwise. Therefore, the peak current flowing into each of the capacitors C2 and C3 at the start of the boosting operation can be suppressed as compared with the conventional boosting circuit, and thereby the input voltage can be boosted to a triple voltage without causing a decrease in the level of the input voltage. it can.
図５は本発明の他の実施例としてチャージポンプ型の４倍昇圧回路を示している。この昇圧回路は、スイッチ素子ＳＷ１Ａ，ＳＷ１Ｂ，ＳＷ２Ａ，ＳＷ２Ｂ，ＳＷ３Ａ，ＳＷ３Ｂ，ＳＷ４Ａ，ＳＷ４Ｂ，ＳＷＣ，ＳＷＤを半導体集積回路１内に備え、半導体集積回路１の外付け部品の接続端子Ａ１〜Ａ４，ＡＣ＋，ＡＣ−，ＡＧが設けられている。
FIG. 5 shows a charge pump type quadruple booster circuit as another embodiment of the present invention. This booster circuit includes switch elements SW1A, SW1B, SW2A, SW2B, SW3A, SW3B, SW4A, SW4B, SWC, and SWD in the semiconductor integrated
図３の３倍昇圧回路の構成に対してスイッチ素子ＳＷ４Ａ，ＳＷ４Ｂ，ＳＷＤと接続端子Ａ４とが追加されている。スイッチ素子ＳＷ４Ａ，ＳＷ４Ｂ，ＳＷＤ各々はオンオフスイッチである。 Switch elements SW4A, SW4B, SWD and a connection terminal A4 are added to the configuration of the triple booster circuit of FIG. Each of the switch elements SW4A, SW4B, and SWD is an on / off switch.
スイッチ素子ＳＷ４Ａの一端が接続端子Ａ４に接続され、その他端が接続端子ＡＣ＋に接続されている。スイッチ素子ＳＷ４Ｂの一端が接続端子Ａ３に接続され、その他端が接続端子ＡＣ−に接続されている。スイッチ素子ＳＷＤの一端は接続端子Ａ３に接続され、その他端は接続端子Ａ４に接続されている。また、スイッチ素子ＳＷ４Ａ，ＳＷ４Ｂ，ＳＷＤは、スイッチ素子ＳＷ１Ａ，ＳＷ１Ｂ，ＳＷ２Ａ，ＳＷ２Ｂ，ＳＷ３Ａ，ＳＷ３Ｂ，ＳＷＣと同様に図示しないコントローラによってオンオフ制御される。そのコントローラは図示しないクロック発生器から生成されるクロックに応じてスイッチ素子ＳＷ１Ａ，ＳＷ１Ｂ，ＳＷ２Ａ，ＳＷ２Ｂ，ＳＷ３Ａ，ＳＷ３Ｂ，ＳＷ４Ａ，ＳＷ４Ｂ，ＳＷＣ，ＳＷＤ各々のオンオフの切り替えを行う。 One end of the switch element SW4A is connected to the connection terminal A4, and the other end is connected to the connection terminal AC +. One end of the switch element SW4B is connected to the connection terminal A3, and the other end is connected to the connection terminal AC-. One end of the switch element SWD is connected to the connection terminal A3, and the other end is connected to the connection terminal A4. The switch elements SW4A, SW4B, and SWD are ON / OFF controlled by a controller (not shown) in the same manner as the switch elements SW1A, SW1B, SW2A, SW2B, SW3A, SW3B, and SWC. The controller switches each of the switch elements SW1A, SW1B, SW2A, SW2B, SW3A, SW3B, SW4A, SW4B, SWC, SWD on and off according to a clock generated from a clock generator (not shown).
接続端子Ａ４とグランド（Ｖss）との間にコンデンサＣ４が接続される。 A capacitor C4 is connected between the connection terminal A4 and the ground (Vss).
なお、その他の構成は図３の３倍昇圧回路の構成と同一であるので、ここでの説明は省略される。 Since the other configuration is the same as the configuration of the triple booster circuit of FIG. 3, the description thereof is omitted here.
かかる本発明の４倍昇圧回路においては、図６に示すように、動作モードが２倍昇圧動作モードと３倍昇圧動作モードと４倍昇圧動作モードとに分けられる。４倍昇圧出力のためには、先ず、起動時には２倍昇圧動作モードが第１所定期間に亘って行われ、その後、３倍昇圧動作モードが第２所定期間に亘って行われ、第２所定期間経過後、４倍昇圧動作モードに移行することが行われる。２倍昇圧動作モードではスイッチ素子ＳＷＣ，ＳＷＤが共にオンとなり、３倍昇圧動作モードではスイッチ素子ＳＷＣがオフとなり、スイッチ素子ＳＷＤはオン状態を継続し、４倍昇圧動作モードではスイッチ素子ＳＷＣ，ＳＷＤが共にオフとなる。 In the quadruple boosting circuit of the present invention, as shown in FIG. 6, the operation mode is divided into a double boosting operation mode, a triple boosting operation mode, and a quadruple boosting operation mode. For quadruple boost output, first, at startup, the double boost operation mode is performed over a first predetermined period, and then the triple boost operation mode is performed over a second predetermined period. After the elapse of the period, a transition to the 4-fold boost operation mode is performed. In the double boosting operation mode, the switch elements SWC and SWD are both turned on, in the triple boosting operation mode, the switch element SWC is turned off, and the switch element SWD is kept on, and in the quadruple boosting operation mode, the switch elements SWC and SWD are turned on. Are both turned off.
２倍昇圧動作モードでは図６に示すように第１工程（２倍昇圧用第１工程）及び第２工程（２倍昇圧用第２工程）の各動作が繰り返される。スイッチ素子ＳＷ２Ａ，ＳＷ２Ｂ，ＳＷ４Ａ，ＳＷ４Ｂは常時オフである。スイッチ素子ＳＷＣ，ＳＷＤが上記のように常時オンとなる。第１工程ではスイッチ素子ＳＷ１Ａ，ＳＷ１Ｂがオンとなり、そしてスイッチ素子ＳＷ３Ａ，ＳＷ３Ｂがオフとなる。次の第２工程ではスイッチ素子ＳＷ１Ａ，ＳＷ１Ｂがオフとなり、スイッチ素子ＳＷ３Ａ，ＳＷ３Ｂがオンとなる。 In the double boosting operation mode, as shown in FIG. 6, the operations of the first step (first step for double boosting) and the second step (second step for double boosting) are repeated. The switch elements SW2A, SW2B, SW4A, SW4B are always off. The switch elements SWC and SWD are always turned on as described above. In the first step, the switch elements SW1A and SW1B are turned on, and the switch elements SW3A and SW3B are turned off. In the next second step, the switch elements SW1A and SW1B are turned off, and the switch elements SW3A and SW3B are turned on.
第１工程ではスイッチ素子ＳＷ１Ａ，ＳＷ１Ｂ各々のオンにより入力電圧ＶＬ１がコンデンサＣａ及びコンデンサＣ２に印加されるので、コンデンサＣａ，Ｃ２が充電され、コンデンサＣａの接続端子ＡＣ＋の電圧Ｃ＋がＶＬ１となり、接続端子ＡＣ−の電圧Ｃ−がＶssとなる。 In the first step, the input voltage VL1 is applied to the capacitor Ca and the capacitor C2 when the switch elements SW1A and SW1B are turned on, so that the capacitors Ca and C2 are charged and the voltage C + of the connection terminal AC + of the capacitor Ca becomes VL1. The voltage C- of the terminal AC- becomes Vss.
第２工程ではスイッチ素子ＳＷ３Ａ，ＳＷ３Ｂ各々のオンによりコンデンサＣａの電圧ＶＬ１と入力電圧ＶＬ１とが加算されてコンデンサＣ３,Ｃ４に印加されるので、コンデンサＣ３,Ｃ４が充電される。コンデンサＣａの電圧Ｃ＋がＶＬ１＋ＶＬ１となり、接続端子ＡＣ−の電圧Ｃ−がＶＬ１となる。よって、コンデンサＣ３の接続端子Ａ３の電圧ＶＬ３及びコンデンサＣ４の接続端子Ａ４の電圧ＶＬ４はＶＬ１＋ＶＬ１となる。 In the second step, the voltage VL1 of the capacitor Ca and the input voltage VL1 are added and applied to the capacitors C3 and C4 when the switch elements SW3A and SW3B are turned on, so that the capacitors C3 and C4 are charged. The voltage C + of the capacitor Ca becomes VL1 + VL1, and the voltage C− of the connection terminal AC− becomes VL1. Therefore, the voltage VL3 at the connection terminal A3 of the capacitor C3 and the voltage VL4 at the connection terminal A4 of the capacitor C4 are VL1 + VL1.
第１工程及び第２工程の順に動作が第１所定期間に亘って繰り返されることにより接続端子Ａ３の電圧ＶＬ３及び接続端子Ａ４の電圧ＶＬ４が２倍昇圧電圧２ＶＬ１となる。図６において第１所定期間は２倍昇圧用第１工程と２倍昇圧用第２工程との期間を１周期として４周期分に対応するが、これに限定されず、例えば、１周期分であっても良い。 By repeating the operation in the order of the first step and the second step over the first predetermined period, the voltage VL3 of the connection terminal A3 and the voltage VL4 of the connection terminal A4 become the double boosted voltage 2VL1. In FIG. 6, the first predetermined period corresponds to four periods, where the period of the first step for double boosting and the second step for double boosting is one cycle, but is not limited to this, for example, one cycle There may be.
次に、３倍昇圧動作モードでは図６に示すように第１工程〜第４工程（３倍昇圧用第１工程〜３倍昇圧用第４工程）の各動作が繰り返される。スイッチ素子ＳＷ４Ａ，ＳＷ４Ｂは常時オフである。また、スイッチ素子ＳＷＣが上記のように常時オフとなり、スイッチ素子ＳＷＤが常時オンとなる。第１工程ではスイッチ素子ＳＷ１Ａ，ＳＷ１Ｂがオンとなり、そしてスイッチ素子ＳＷ２Ａ，ＳＷ２Ｂ，ＳＷ３Ａ，ＳＷ３Ｂがオフとなる。次の第２工程ではスイッチ素子ＳＷ１Ａ，ＳＷ１Ｂ，ＳＷ３Ａ，ＳＷ３Ｂがオフとなり、スイッチ素子ＳＷ２Ａ，ＳＷ２Ｂがオンとなる。第３工程ではスイッチ素子ＳＷ１Ａ，ＳＷ１Ｂがオンとなり、そしてスイッチ素子ＳＷ２Ａ，ＳＷ２Ｂ，ＳＷ３Ａ，ＳＷ３Ｂがオフとなる。第４工程ではスイッチ素子ＳＷ１Ａ，ＳＷ１Ｂ，ＳＷ２Ａ，ＳＷ２Ｂがオフとなり、スイッチ素子ＳＷ３Ａ，ＳＷ３Ｂがオンとなる。 Next, in the triple boosting operation mode, as shown in FIG. 6, the operations of the first step to the fourth step (the first step for triple boosting to the fourth step for triple boosting) are repeated. The switch elements SW4A and SW4B are always off. Further, the switch element SWC is always off as described above, and the switch element SWD is always on. In the first step, the switch elements SW1A, SW1B are turned on, and the switch elements SW2A, SW2B, SW3A, SW3B are turned off. In the next second step, the switch elements SW1A, SW1B, SW3A, SW3B are turned off, and the switch elements SW2A, SW2B are turned on. In the third step, the switch elements SW1A, SW1B are turned on, and the switch elements SW2A, SW2B, SW3A, SW3B are turned off. In the fourth step, the switch elements SW1A, SW1B, SW2A, SW2B are turned off, and the switch elements SW3A, SW3B are turned on.
第１工程ではスイッチ素子ＳＷ１Ａ，ＳＷ１Ｂ各々のオンにより入力電圧ＶＬ１がコンデンサＣａに印加されるので、コンデンサＣａが充電され、コンデンサＣａの接続端子ＡＣ＋の電圧Ｃ＋がＶＬ１となり、接続端子ＡＣ−の電圧Ｃ−がＶssとなる。 In the first step, the input voltage VL1 is applied to the capacitor Ca by turning on each of the switch elements SW1A and SW1B. Therefore, the capacitor Ca is charged, the voltage C + of the connection terminal AC + of the capacitor Ca becomes VL1, and the voltage of the connection terminal AC−. C- becomes Vss.
第２工程ではスイッチ素子ＳＷ２Ａ，ＳＷ２Ｂ各々のオンにより入力電圧ＶＬ１とコンデンサＣａの電圧ＶＬ１とが加算されてコンデンサＣ２に印加されるので、コンデンサＣ２が充電される。すなわち、コンデンサＣａの電圧Ｃ＋＝ＶＬ１＋ＶＬ１がコンデンサＣ２に印加され、接続端子ＡＣ−の電圧Ｃ−がＶＬ１となる。３倍昇圧動作モードになった直後においてコンデンサＣ２は既に充電されており、接続端子Ａ２の電圧はＶＬ１であるので、第２工程においてコンデンサＣａの電圧Ｃ＋のコンデンサＣ２への印加によりコンデンサＣ２に流れ込む電流のピークは図１の従来回路に比べて抑えられる。 In the second step, the input voltage VL1 and the voltage VL1 of the capacitor Ca are added and applied to the capacitor C2 when the switch elements SW2A and SW2B are turned on, so that the capacitor C2 is charged. That is, the voltage C + = VL1 + VL1 of the capacitor Ca is applied to the capacitor C2, and the voltage C− of the connection terminal AC− becomes VL1. Immediately after entering the triple boosting operation mode, the capacitor C2 is already charged and the voltage at the connection terminal A2 is VL1, so that the voltage C + of the capacitor Ca is applied to the capacitor C2 in the second step and flows into the capacitor C2. The current peak is suppressed compared to the conventional circuit of FIG.
第３工程ではスイッチ素子ＳＷ１Ａ，ＳＷ１Ｂ各々のオンにより入力電圧ＶＬ１がコンデンサＣａに印加されるので、コンデンサＣａが充電され、コンデンサＣａの接続端子ＡＣ＋の電圧Ｃ＋がＶＬ１となり、接続端子ＡＣ−の電圧Ｃ−がＶssとなる。 In the third step, the input voltage VL1 is applied to the capacitor Ca when the switch elements SW1A and SW1B are turned on, so that the capacitor Ca is charged, the voltage C + of the connection terminal AC + of the capacitor Ca becomes VL1, and the voltage of the connection terminal AC−. C- becomes Vss.
第４工程ではスイッチ素子ＳＷ３Ａ，ＳＷ３Ｂ各々のオンによりコンデンサＣ２の電圧ＶＬ２とコンデンサＣａの電圧ＶＬ１とが加算されてコンデンサＣ３，Ｃ４に印加されるので、コンデンサＣ３，Ｃ４が充電される。コンデンサＣａの電圧Ｃ＋がＶＬ２＋ＶＬ１となり、接続端子ＡＣ−の電圧Ｃ−がコンデンサＣ２のＶＬ２に等しくなる。３倍昇圧動作モードになった直後においてコンデンサＣ３，Ｃ４は既に充電されており、接続端子Ａ３，Ａ４の電圧は２ＶＬ１である。第４工程においてコンデンサＣａの電圧Ｃ＋のコンデンサＣ３，Ｃ４への印加により、コンデンサＣ３の接続端子Ａ３の電圧ＶＬ３及びコンデンサＣ４の接続端子Ａ４の電圧ＶＬ４はＶＬ２＋ＶＬ１、すなわち３ＶＬ１に上昇する。 In the fourth step, the voltage VL2 of the capacitor C2 and the voltage VL1 of the capacitor Ca are added and applied to the capacitors C3 and C4 when the switch elements SW3A and SW3B are turned on, so that the capacitors C3 and C4 are charged. The voltage C + of the capacitor Ca becomes VL2 + VL1, and the voltage C− of the connection terminal AC− becomes equal to VL2 of the capacitor C2. Immediately after entering the triple boosting operation mode, the capacitors C3 and C4 are already charged, and the voltage at the connection terminals A3 and A4 is 2VL1. By applying the voltage C + of the capacitor Ca to the capacitors C3 and C4 in the fourth step, the voltage VL3 of the connection terminal A3 of the capacitor C3 and the voltage VL4 of the connection terminal A4 of the capacitor C4 rise to VL2 + VL1, that is, 3VL1.
その後、３倍昇圧動作モードで第１工程〜第４工程の順に動作が第２所定期間に亘って繰り返されることにより接続端子Ａ３の電圧ＶＬ３及び接続端子Ａ４の電圧ＶＬ４が３倍昇圧電圧３ＶＬ１となり、接続端子Ａ２の電圧ＶＬ２が２倍昇圧電圧２ＶＬ１となる。図６において第２所定期間は３倍昇圧用第１工程〜第４工程との期間を１周期として２周期分に対応するが、これに限定されず、例えば、１周期分であっても良い。 Thereafter, the operation is repeated in the order of the first step to the fourth step in the triple boosting operation mode for the second predetermined period, whereby the voltage VL3 of the connection terminal A3 and the voltage VL4 of the connection terminal A4 become the triple boost voltage 3VL1. The voltage VL2 at the connection terminal A2 becomes the double boosted voltage 2VL1. In FIG. 6, the second predetermined period corresponds to two periods with the period from the first step to the fourth step for triple boosting as one period, but is not limited to this, and may be, for example, one period. .
次いで、４倍昇圧動作モードでは図６に示すように第１工程〜第６工程（４倍昇圧用第１工程〜４倍昇圧用第６工程）の各動作が繰り返される。スイッチ素子ＳＷＣ，ＳＷＤが常時オフとなる。第１工程ではスイッチ素子ＳＷ１Ａ，ＳＷ１Ｂがオンとなり、そしてスイッチ素子ＳＷ２Ａ，ＳＷ２Ｂ，ＳＷ３Ａ，ＳＷ３Ｂ，ＳＷ４Ａ，ＳＷ４Ｂがオフとなる。次の第２工程ではスイッチ素子ＳＷ１Ａ，ＳＷ１Ｂ，ＳＷ３Ａ，ＳＷ３Ｂ，ＳＷ４Ａ，ＳＷ４Ｂがオフとなり、スイッチ素子ＳＷ２Ａ，ＳＷ２Ｂがオンとなる。第３工程ではスイッチ素子ＳＷ１Ａ，ＳＷ１Ｂがオンとなり、そしてスイッチ素子ＳＷ２Ａ，ＳＷ２Ｂ，ＳＷ３Ａ，ＳＷ３Ｂ，ＳＷ４Ａ，ＳＷ４Ｂがオフとなる。第４工程ではスイッチ素子ＳＷ１Ａ，ＳＷ１Ｂ，ＳＷ２Ａ，ＳＷ２Ｂ，ＳＷ４Ａ，ＳＷ４Ｂがオフとなり、スイッチ素子ＳＷ３Ａ，ＳＷ３Ｂがオンとなる。第５工程ではスイッチ素子ＳＷ１Ａ，ＳＷ１Ｂがオンとなり、そしてスイッチ素子ＳＷ２Ａ，ＳＷ２Ｂ，ＳＷ３Ａ，ＳＷ３Ｂ，ＳＷ４Ａ，ＳＷ４Ｂがオフとなる。第６工程ではスイッチ素子ＳＷ１Ａ，ＳＷ１Ｂ，ＳＷ２Ａ，ＳＷ２Ｂ，ＳＷ３Ａ，ＳＷ３Ｂがオフとなり、スイッチ素子ＳＷ４Ａ，ＳＷ４Ｂがオンとなる。 Next, in the 4 × step-up operation mode, as shown in FIG. 6, the operations of the first step to the sixth step (first step for quadruple boosting to sixth step for quadruple boosting) are repeated. The switch elements SWC and SWD are always off. In the first step, the switch elements SW1A, SW1B are turned on, and the switch elements SW2A, SW2B, SW3A, SW3B, SW4A, SW4B are turned off. In the next second step, the switch elements SW1A, SW1B, SW3A, SW3B, SW4A, SW4B are turned off, and the switch elements SW2A, SW2B are turned on. In the third step, the switch elements SW1A, SW1B are turned on, and the switch elements SW2A, SW2B, SW3A, SW3B, SW4A, SW4B are turned off. In the fourth step, the switch elements SW1A, SW1B, SW2A, SW2B, SW4A, SW4B are turned off, and the switch elements SW3A, SW3B are turned on. In the fifth step, the switch elements SW1A, SW1B are turned on, and the switch elements SW2A, SW2B, SW3A, SW3B, SW4A, SW4B are turned off. In the sixth step, the switch elements SW1A, SW1B, SW2A, SW2B, SW3A, SW3B are turned off, and the switch elements SW4A, SW4B are turned on.
第１工程ではスイッチ素子ＳＷ１Ａ，ＳＷ１Ｂ各々のオンにより入力電圧ＶＬ１がコンデンサＣａに印加されるので、コンデンサＣａが充電され、コンデンサＣａの接続端子ＡＣ＋の電圧Ｃ＋がＶＬ１となり、接続端子ＡＣ−の電圧Ｃ−がＶssとなる。 In the first step, the input voltage VL1 is applied to the capacitor Ca by turning on each of the switch elements SW1A and SW1B. Therefore, the capacitor Ca is charged, the voltage C + of the connection terminal AC + of the capacitor Ca becomes VL1, and the voltage of the connection terminal AC−. C- becomes Vss.
第２工程ではスイッチ素子ＳＷ２Ａ，ＳＷ２Ｂ各々のオンにより入力電圧ＶＬ１とコンデンサＣａの電圧ＶＬ１とが加算されてコンデンサＣ２に印加されるので、コンデンサＣ２が充電される。すなわち、コンデンサＣａの電圧Ｃ＋＝ＶＬ１＋ＶＬ１がコンデンサＣ２に印加され、接続端子ＡＣ−の電圧Ｃ−がＶＬ１となる。 In the second step, the input voltage VL1 and the voltage VL1 of the capacitor Ca are added and applied to the capacitor C2 when the switch elements SW2A and SW2B are turned on, so that the capacitor C2 is charged. That is, the voltage C + = VL1 + VL1 of the capacitor Ca is applied to the capacitor C2, and the voltage C− of the connection terminal AC− becomes VL1.
第３工程ではスイッチ素子ＳＷ１Ａ，ＳＷ１Ｂ各々のオンにより入力電圧ＶＬ１がコンデンサＣａに印加されるので、コンデンサＣａが充電され、コンデンサＣａの接続端子ＡＣ＋の電圧Ｃ＋がＶＬ１となり、接続端子ＡＣ−の電圧Ｃ−がＶssとなる。 In the third step, the input voltage VL1 is applied to the capacitor Ca when the switch elements SW1A and SW1B are turned on, so that the capacitor Ca is charged, the voltage C + of the connection terminal AC + of the capacitor Ca becomes VL1, and the voltage of the connection terminal AC−. C- becomes Vss.
第４工程ではスイッチ素子ＳＷ３Ａ，ＳＷ３Ｂ各々のオンによりコンデンサＣ２の電圧ＶＬ２とコンデンサＣａの電圧ＶＬ１とが加算されてコンデンサＣ３に印加される。コンデンサＣａの電圧Ｃ＋がＶＬ２＋ＶＬ１となり、接続端子ＡＣ−の電圧Ｃ−がコンデンサＣ２のＶＬ２に等しくなる。４倍昇圧動作モードになった直後においてコンデンサＣ３は既に充電されており、接続端子Ａ３の電圧は３ＶＬ１である。第４工程においてコンデンサＣａの電圧Ｃ＋のコンデンサＣ３への印加により、コンデンサＣ３の接続端子Ａ３の電圧ＶＬ３は３ＶＬ１のままとなる。 In the fourth step, the voltage VL2 of the capacitor C2 and the voltage VL1 of the capacitor Ca are added and applied to the capacitor C3 when the switch elements SW3A and SW3B are turned on. The voltage C + of the capacitor Ca becomes VL2 + VL1, and the voltage C− of the connection terminal AC− becomes equal to VL2 of the capacitor C2. Immediately after entering the quadruple boosting operation mode, the capacitor C3 is already charged, and the voltage at the connection terminal A3 is 3VL1. By applying the voltage C + of the capacitor Ca to the capacitor C3 in the fourth step, the voltage VL3 at the connection terminal A3 of the capacitor C3 remains 3VL1.
第５工程ではスイッチ素子ＳＷ１Ａ，ＳＷ１Ｂ各々のオンにより入力電圧ＶＬ１がコンデンサＣａに印加されるので、コンデンサＣａが充電され、コンデンサＣａの接続端子ＡＣ＋の電圧Ｃ＋がＶＬ１となり、接続端子ＡＣ−の電圧Ｃ−がＶssとなる。 In the fifth step, the input voltage VL1 is applied to the capacitor Ca by turning on each of the switch elements SW1A and SW1B. Therefore, the capacitor Ca is charged, the voltage C + of the connection terminal AC + of the capacitor Ca becomes VL1, and the voltage of the connection terminal AC−. C- becomes Vss.
第６工程ではスイッチ素子ＳＷ４Ａ，ＳＷ４Ｂ各々のオンによりコンデンサＣ３の電圧ＶＬ３とコンデンサＣａの電圧ＶＬ１とが加算されてコンデンサＣ４に印加されるので、コンデンサＣ４が充電される。コンデンサＣａの電圧Ｃ＋がＶＬ３＋ＶＬ１となり、接続端子ＡＣ−の電圧Ｃ−がコンデンサＣ３のＶＬ３に等しくなる。４倍昇圧動作モードになった直後においてコンデンサＣ４は充電されており、接続端子Ａ４の電圧は３ＶＬ１である。第６工程においてコンデンサＣａの電圧Ｃ＋のコンデンサＣ４への印加により、コンデンサＣ４の接続端子Ａ４の電圧ＶＬ４は４倍昇圧電圧である４ＶＬ１に上昇する。 In the sixth step, the voltage VL3 of the capacitor C3 and the voltage VL1 of the capacitor Ca are added and applied to the capacitor C4 when the switch elements SW4A and SW4B are turned on, so that the capacitor C4 is charged. The voltage C + of the capacitor Ca becomes VL3 + VL1, and the voltage C− of the connection terminal AC− becomes equal to VL3 of the capacitor C3. Immediately after entering the quadruple boosting operation mode, the capacitor C4 is charged, and the voltage at the connection terminal A4 is 3VL1. In the sixth step, the voltage VL4 at the connection terminal A4 of the capacitor C4 rises to 4VL1, which is a quadruple boost voltage, by applying the voltage C + of the capacitor Ca to the capacitor C4.
その後、４倍昇圧動作モードで第１工程〜第６工程の順に動作が繰り返されることにより接続端子Ａ４の電圧ＶＬ４が４倍昇圧電圧４ＶＬ１となり、接続端子Ａ３の電圧ＶＬ３が３倍昇圧電圧３ＶＬ１となり、接続端子Ａ２の電圧ＶＬ２が２倍昇圧電圧２ＶＬ１となる。 Thereafter, the operation is repeated in order of the first step to the sixth step in the quadruple boost operation mode, whereby the voltage VL4 of the connection terminal A4 becomes the quadruple boost voltage 4VL1, and the voltage VL3 of the connection terminal A3 becomes the triple boost voltage 3VL1. The voltage VL2 at the connection terminal A2 becomes the double boosted voltage 2VL1.
かかる他の実施例の本発明の４倍昇圧回路によれば、昇圧動作開始からの第１所定期間内の２倍昇圧動作モードにおいてコンデンサＣ２が入力電圧ＶＬ１の印加によって充電されてコンデンサＣ２の両端電圧はＶＬ１に等しくなり、第２所定期間内の３倍昇圧用第２工程においてコンデンサＣ２への印加電圧は入力電圧ＶＬ１の２倍の電圧ＶＬ１＋ＶＬ１となる。また、第１所定期間内の２倍昇圧用第２工程においてコンデンサＣ３への電圧ＶＬ１＋ＶＬ１の印加によってコンデンサＣ３の両端電圧は入力電圧ＶＬ１の２倍の２ＶＬ１に等しくなり、第２所定期間内の３倍昇圧用第４工程においてコンデンサＣ３への印加電圧は入力電圧の３倍の電圧３ＶＬ１に等しくなる。また、第１所定期間内の２倍昇圧用第２工程においてコンデンサＣ４への電圧ＶＬ１＋ＶＬ１の印加によってコンデンサＣ４の両端電圧は入力電圧ＶＬ１の２倍の２ＶＬ１に等しくなり、第２所定期間内の３倍昇圧用第４工程においてコンデンサＣ４への印加電圧は入力電圧の３倍の電圧３ＶＬ１に等しくなり、第２所定期間後の４倍昇圧用第６工程においてコンデンサＣ４への印加電圧は入力電圧の４倍の電圧４ＶＬ１に等しくなる。すなわち、コンデンサＣ２，Ｃ３，Ｃ４各々の両端電圧は段階的に上昇する。よって、昇圧動作開始時にコンデンサＣ２，Ｃ３，Ｃ４各々に流れ込むピーク電流を従来の昇圧回路よりも抑えることができ、これにより、入力電圧のレベル低下を招くことなく入力電圧を３倍電圧に昇圧することができる。 According to the quadruple boosting circuit of the present invention of another embodiment, the capacitor C2 is charged by the application of the input voltage VL1 in the double boosting operation mode within the first predetermined period from the start of the boosting operation. The voltage becomes equal to VL1, and the voltage applied to the capacitor C2 in the second step for triple boosting in the second predetermined period becomes a voltage VL1 + VL1 that is twice the input voltage VL1. Further, in the second step for double boosting within the first predetermined period, the voltage across the capacitor C3 becomes equal to 2VL1 which is twice the input voltage VL1 by applying the voltage VL1 + VL1 to the capacitor C3. In the fourth step for double boosting, the voltage applied to the capacitor C3 is equal to the voltage 3VL1 which is three times the input voltage. Further, in the second step for double boosting within the first predetermined period, the voltage across the capacitor C4 becomes equal to 2VL1 which is twice the input voltage VL1 by applying the voltage VL1 + VL1 to the capacitor C4. In the fourth step for double boosting, the voltage applied to the capacitor C4 is equal to the voltage 3VL1 which is three times the input voltage. In the sixth step for quadruple boosting after the second predetermined period, the voltage applied to the capacitor C4 is the input voltage. It becomes equal to 4 times the voltage 4VL1. That is, the voltage across each of the capacitors C2, C3, C4 increases stepwise. Therefore, the peak current flowing into each of the capacitors C2, C3, and C4 at the start of the boosting operation can be suppressed as compared with the conventional boosting circuit, thereby boosting the input voltage to a triple voltage without causing a decrease in the level of the input voltage. be able to.
なお、上記した実施例においては、本発明を適用した３倍昇圧回路及び４倍昇圧回路を示したが、それらに限らず、本発明は入力電圧を３以上の整数倍の電圧に昇圧する昇圧回路に適用することができる。例えば、５倍昇圧回路の場合にも上記したように２倍昇圧動作モード、３倍昇圧動作モード、４倍昇圧動作モード、５倍昇圧動作モードの順に段階的に昇圧する構成にすれば良い。 In the above-described embodiments, the triple booster circuit and the quadruple booster circuit to which the present invention is applied are shown. However, the present invention is not limited to them, and the present invention boosts the input voltage to a voltage that is an integer multiple of 3 or more. It can be applied to a circuit. For example, in the case of a 5 × booster circuit, as described above, the voltage may be boosted stepwise in the order of the 2 × boost operation mode, the 3 × boost operation mode, the 4 × boost operation mode, and the 5 × boost operation mode.
また、上記した各実施例においては、入力電圧が供給される接続端子Ａ１と接続端子ＡＧとの間にコンデンサＣ１が接続されているが、これは本発明において必須ではない。電源電圧である電圧ＶＬ１を供給する図示しない電源（バッテリを含む）の出力がそれらの接続端子Ａ１，ＡＧに接続されるだけでも良い。 In each of the embodiments described above, the capacitor C1 is connected between the connection terminal A1 to which the input voltage is supplied and the connection terminal AG. However, this is not essential in the present invention. The output of a power supply (not shown) that supplies the voltage VL1 that is the power supply voltage may be simply connected to the connection terminals A1 and AG.
Claims (1)
昇圧動作開始から第１所定期間内において前記入力電圧を第１コンデンサに印加した後に前記入力電圧と前記第１コンデンサの両端電圧との加算電圧を出力コンデンサに印加する２倍昇圧ステップと、 A double boosting step of applying an added voltage of the input voltage and a voltage across the first capacitor to the output capacitor after applying the input voltage to the first capacitor within a first predetermined period from the start of the boost operation;
前記第１所定期間の終了時から第２所定期間内において、前記入力電圧を第１コンデンサに印加した後に前記入力電圧と当該第１コンデンサの両端電圧との加算電圧を第２コンデンサに印加する第１印加工程と、前記入力電圧を前記第１コンデンサに印加した後に当該第１コンデンサの両端電圧と前記第２コンデンサの両端電圧との加算電圧を前記出力コンデンサ及び第３コンデンサに印加する第２印加工程と、をその順番で繰り返す３倍昇圧ステップと、 In a second predetermined period from the end of the first predetermined period, after the input voltage is applied to the first capacitor, an added voltage of the input voltage and the voltage across the first capacitor is applied to the second capacitor. A first application step, and a second application in which, after the input voltage is applied to the first capacitor, an added voltage of the voltage across the first capacitor and the voltage across the second capacitor is applied to the output capacitor and the third capacitor A three-fold boost step that repeats the steps in that order;
前記第２所定期間の終了後、前記入力電圧を前記第１コンデンサに印加した後に前記入力電圧と当該第１コンデンサの両端電圧との加算電圧を前記第２コンデンサに印加する第３印加工程と、前記入力電圧を前記第１コンデンサに印加した後に前記第１コンデンサの両端電圧と前記第２コンデンサの両端電圧との加算電圧を前記第３コンデンサに印加する第４印加工程と、前記入力電圧を前記第１コンデンサに印加した後に前記第１コンデンサの両端電圧と前記第３コンデンサの両端電圧との加算電圧を前記出力コンデンサに印加する第５印加工程と、をその順番で繰り返す４倍昇圧ステップと、を備え、 A third applying step of applying an added voltage of the input voltage and a voltage across the first capacitor to the second capacitor after applying the input voltage to the first capacitor after the end of the second predetermined period; A fourth application step of applying, to the third capacitor, an added voltage of the voltage across the first capacitor and the voltage across the second capacitor after the input voltage is applied to the first capacitor; A fourth boosting step of repeating a fifth application step of applying, to the output capacitor, an added voltage of the voltage across the first capacitor and the voltage across the third capacitor after being applied to the first capacitor; With
前記入力電圧が供給される第１の端子と前記第１コンデンサとを接続する第１のスイッチと、前記第２コンデンサと前記第３コンデンサとを接続する第２のスイッチとによって前記第１所定期間と前記第２所定期間と該第２所定期間の経過後とを制御することを特徴とする昇圧方法。 The first predetermined period by a first switch that connects the first terminal to which the input voltage is supplied and the first capacitor, and a second switch that connects the second capacitor and the third capacitor. And a step of controlling the second predetermined period and after the elapse of the second predetermined period.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014230698A JP5995940B2 (en) | 2014-11-13 | 2014-11-13 | Boosting method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014230698A JP5995940B2 (en) | 2014-11-13 | 2014-11-13 | Boosting method |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010092993A Division JP5650431B2 (en) | 2010-04-14 | 2010-04-14 | Charge pump type boosting circuit and boosting method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2015029422A JP2015029422A (en) | 2015-02-12 |
| JP5995940B2 true JP5995940B2 (en) | 2016-09-21 |
Family
ID=52492740
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2014230698A Active JP5995940B2 (en) | 2014-11-13 | 2014-11-13 | Boosting method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5995940B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6557991B2 (en) * | 2015-02-24 | 2019-08-14 | セイコーエプソン株式会社 | Circuit device and electronic device |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57142129A (en) * | 1981-02-26 | 1982-09-02 | Casio Computer Co Ltd | Power source supply system |
| JPH04295270A (en) * | 1991-03-20 | 1992-10-20 | New Japan Radio Co Ltd | Dc/dc converter |
| JP3316468B2 (en) * | 1999-03-11 | 2002-08-19 | セイコーエプソン株式会社 | Booster circuit, boosting method and electronic device |
| JP2004064937A (en) * | 2002-07-31 | 2004-02-26 | Nec Corp | Charge pump-type boosting circuit |
| JP2007318967A (en) * | 2006-05-29 | 2007-12-06 | Seiko Instruments Inc | Semiconductor device with voltage boosting circuit |
-
2014
- 2014-11-13 JP JP2014230698A patent/JP5995940B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2015029422A (en) | 2015-02-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5650431B2 (en) | Charge pump type boosting circuit and boosting method | |
| JP2007074797A (en) | Switching power supply and electronic device using the same | |
| US9401642B2 (en) | Switching power-supply device | |
| JP2007330049A (en) | Power circuit | |
| JP2008109843A (en) | Circuit device | |
| US9270177B1 (en) | Switching power-supply device | |
| JP2009254110A (en) | Step-up dc-dc converter and semiconductor integrated circuit for driving power supply | |
| JP6057017B2 (en) | DC-DC converter | |
| JP5995940B2 (en) | Boosting method | |
| JP6486602B2 (en) | Boost circuit, semiconductor device, and control method of boost circuit | |
| JP4335132B2 (en) | Charge pump | |
| JP2007236071A (en) | Voltage conversion device and method | |
| JP5200739B2 (en) | Power converter | |
| CN110557005B (en) | Voltage conversion circuit and control circuit thereof | |
| JP5475612B2 (en) | Power supply | |
| JP6834311B2 (en) | Programmable logic controller | |
| JP4412535B2 (en) | Synchronous rectification switching regulator control circuit and semiconductor integrated circuit including the same | |
| JP4983275B2 (en) | DC / DC converter | |
| US20150054481A1 (en) | Switch circuit | |
| JP2001339939A (en) | Dc-dc converter | |
| JP2010098915A (en) | Charge pump circuit | |
| JP2009027919A (en) | Charge pump circuit | |
| JP5283518B2 (en) | Power converter | |
| TW201826678A (en) | Boost dc-dc converter and method of using the same | |
| JP5046518B2 (en) | Piezoelectric drive circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20141117 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20151028 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A132 Effective date: 20151208 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160208 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160726 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160823 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5995940 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |