JP2008125269A - Voltage step-up circuit and voltage step-down circuit - Google Patents

Voltage step-up circuit and voltage step-down circuit Download PDF

Info

Publication number
JP2008125269A
JP2008125269A JP2006307509A JP2006307509A JP2008125269A JP 2008125269 A JP2008125269 A JP 2008125269A JP 2006307509 A JP2006307509 A JP 2006307509A JP 2006307509 A JP2006307509 A JP 2006307509A JP 2008125269 A JP2008125269 A JP 2008125269A
Authority
JP
Japan
Prior art keywords
capacitor
switch
terminal
voltage
nopen
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006307509A
Other languages
Japanese (ja)
Inventor
Yasuyuki Yoshizawa
靖之 吉沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MCM JAPAN KK
Original Assignee
MCM JAPAN KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MCM JAPAN KK filed Critical MCM JAPAN KK
Priority to JP2006307509A priority Critical patent/JP2008125269A/en
Publication of JP2008125269A publication Critical patent/JP2008125269A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Dc-Dc Converters (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a circuit capable of converting a low voltage, a large current and a high voltage, a small current to each other without using an inductance. <P>SOLUTION: When an SW2 is closed and an SW1 is opened, a charging operation is executed and a capacitor C1 is connected to a base voltage via a diode D1. As this result, the capacitor C1 is charged with the base voltage. Then, the SW2 is opened and the SW1 is closed, and a discharging operation is executed. That is, the potential of a serial circuit of the capacitor C1 and the basis voltage is extracted to the outside via a diode D2. Since the base voltage is charged to the capacitor C1, the voltage to be extracted is two times the base voltage. <P>COPYRIGHT: (C)2008,JPO&INPIT

Description

本発明は、昇圧回路及び降圧回路に関する。特に変換効率が改善した昇圧回路・降圧回路に関する。   The present invention relates to a step-up circuit and a step-down circuit. In particular, the present invention relates to a step-up circuit and a step-down circuit with improved conversion efficiency.

近年、性能の向上した昇圧回路や降圧回路が求められている。   In recent years, a booster circuit and a step-down circuit with improved performance have been demanded.

例えば、いわゆるハイブリッド・カーにおいては、バッテリーが用いられるがこれはセル当たり1.2V(ニッケル水素)−3.7V(リチウムイオン)程度である。一方、モーター効率を向上させるため、駆動モーターは数100Vの電圧で駆動される。   For example, in a so-called hybrid car, a battery is used, which is about 1.2 V (nickel metal hydride) -3.7 V (lithium ion) per cell. On the other hand, in order to improve motor efficiency, the drive motor is driven with a voltage of several hundred volts.

したがって、ハイブリッド・カーにおいては、セルを数段直列接続し、数10Vの電津を作り、これを昇圧回路で数100Vまで昇圧することが一般的に行われている。したがって、そこに用いられる昇圧回路の性能は極めて重要である。   Therefore, in a hybrid car, it is a common practice to connect several stages of cells in series to create a power of several tens of volts and boost this to several hundred volts with a booster circuit. Therefore, the performance of the booster circuit used therein is extremely important.

また例えば、近年パーソナルコンピュータに用いられるプロセッサは低電圧・大電流化が進んでいる。しかし、過度に低電圧・大電流の電源装置は電源コードが太くなる等、その取り扱いは煩雑である。そのため、従来の電源装置からの電力をプロセッサの近傍で降圧し、低電圧・大電流化する降圧回路が用いられる。したがって、この降圧回路の性能は極めて重要である。   Also, for example, in recent years, processors used in personal computers have been increasing in voltage and current. However, an excessively low voltage and large current power supply device is complicated to handle such as a thick power cord. For this reason, a step-down circuit that steps down the power from the conventional power supply device in the vicinity of the processor to reduce the voltage and current is used. Therefore, the performance of this step-down circuit is extremely important.

先行技術文献
変換効率を向上する技術は種々のものが提案されている。
Various techniques for improving the prior art document conversion efficiency have been proposed.

例えば、下記特許文献1には、昇圧回路・降圧回路の効率を改善する技術が開示されている。ショットキーダイオードに並列にMOSFETを設け、ショットキーダイオードの順方向電圧降下の影響を排除する技術が開示されている。   For example, Patent Document 1 below discloses a technique for improving the efficiency of a booster circuit and a step-down circuit. A technique is disclosed in which a MOSFET is provided in parallel with a Schottky diode to eliminate the influence of a forward voltage drop of the Schottky diode.

また、例えば下記特許文献2には、サージ電圧を出力側に放出し、動作効率の向上を図ったDC−DCコンバータが開示されている。   Further, for example, Patent Document 2 below discloses a DC-DC converter that discharges a surge voltage to the output side to improve operation efficiency.

特開2001−45745号公報Japanese Patent Laid-Open No. 2001-45745 特開2006−203996号公報JP 2006-203996 A

このように、従来からの昇圧回路、降圧回路は主としてインダクタンスを用いたものが多く、全ての稼働状態において良好な効率を実現することは困難であった。   Thus, many conventional booster circuits and step-down circuits mainly use inductance, and it has been difficult to achieve good efficiency in all operating states.

本願発明の目的は、インダクタンスを用いずに低電圧・大電流と、高電圧・小電流とを相互に変換しうる仕組みを実現することである。   An object of the present invention is to realize a mechanism capable of mutually converting a low voltage / large current and a high voltage / small current without using an inductance.

(1)また、本発明は、上記課題を解決するために、第1のキャパシタと、基本電圧と前記第1のキャパシタの第1端子とを結び、前記基本電圧から前記第1端子へ向かう方向が順方向である上流ダイオードと、2倍圧出力と前記第1のキャパシタの第1端子とを結び、前記第1端子から前記2倍圧出力へ向かう方向が順方向である出力ダイオードと、前記第1のキャパシタの第2端子と前記基本電圧とを結ぶNopenスイッチと、前記第1のキャパシタの第2端子と接地とを結ぶNcloseスイッチと、制御回路と、を含み、前記制御回路は、充電時に、前記Ncloseスイッチを閉じ、前記Nopenスイッチを開き、放電時に、前記Ncloseスイッチを開き、前記Nopenスイッチを閉じることを特徴とする昇圧回路である。   (1) Further, in order to solve the above problems, the present invention connects the first capacitor, the basic voltage, and the first terminal of the first capacitor, and the direction from the basic voltage toward the first terminal. An upstream diode having a forward direction, a double voltage output and a first terminal of the first capacitor, an output diode having a forward direction from the first terminal to the double voltage output, A Nopen switch connecting the second terminal of the first capacitor and the basic voltage; an Nclose switch connecting the second terminal of the first capacitor and the ground; and a control circuit. A booster circuit characterized in that the Nclose switch is closed, the Nopen switch is opened, and the Nclose switch is opened and the Nopen switch is closed during discharging. .

キャパシタに基本電圧を充電し、基本電圧と直列にして電圧を取り出したので、容易に基本電圧の2倍の電圧を得ることができる。   Since the capacitor is charged with the basic voltage and taken out in series with the basic voltage, a voltage twice as large as the basic voltage can be easily obtained.

(2)また、本発明は、上記課題を解決するために、第1から第nまでのn個のキャパシタ群と、基本電圧と前記第k(1=<k=<n)のキャパシタの第1端子とをそれぞれ結び、前記基本電圧から前記第1端子へ向かう方向が順方向である第1から第nまでのn個の上流ダイオード群と、接地と前記第j(2=<j=<n)のキャパシタの第2端子とをそれぞれ結び、前記第2端子から接地へ向かう方向が順方向である第2から第nまでのn−1個の下流ダイオード群と、n倍圧出力と前記第1のキャパシタの第1端子とを結び、前記第1端子から前記n倍圧出力へ向かう方向が順方向である出力ダイオードと、前記第i(1=<i=<n−1)のキャパシタの第2端子と前記第i+1のキャパシタの第1端子とを結ぶ第1から第n−1までのn−1個のNopenスイッチと、前記第n−1のキャパシタの第2端子と前記基本電圧とを結ぶ第nのNopenスイッチと、から成るNopenスイッチ群と、前記第1のキャパシタの第2端子と接地とを結ぶNcloseスイッチと、制御回路と、を含み、前記制御回路は、充電時に、前記Ncloseスイッチを閉じ、前記Nopenスイッチを開き、放電時に、前記Ncloseスイッチを開き、前記Nopenスイッチを閉じることを特徴とする昇圧回路である。ここで、nは2以上の正の整数であり、i、j、kは正の整数である。   (2) Further, in order to solve the above-described problem, the present invention provides the first to n-th capacitor groups, the basic voltage, and the k-th (1 = <k = <n) capacitors. A first terminal to an nth upstream diode group in which the direction from the basic voltage toward the first terminal is a forward direction, the ground, and the jth (2 = <j = < n) the second terminals of the capacitors, the n-1 downstream diode groups from the second terminal to the nth, the forward direction being from the second terminal to the ground, the n-fold voltage output, An output diode connected to the first terminal of the first capacitor and having a forward direction from the first terminal toward the n-fold voltage output; and the i-th (1 = <i = <n−1) capacitor First to (n−1) th connecting the second terminal of the first and the first terminal of the (i + 1) th capacitor. A Nopen switch group comprising n-1 Nopen switches in FIG. 1 and an nth Nopen switch connecting the second terminal of the n-1 th capacitor and the basic voltage, and a first No. of the first capacitor. An Nclose switch connecting two terminals to the ground, and a control circuit, wherein the control circuit closes the Nclose switch when charging, opens the Nopen switch, opens the Nclose switch when discharging, and opens the Noclose switch Is a booster circuit characterized by closing. Here, n is a positive integer of 2 or more, and i, j, and k are positive integers.

このような構成によって、n+1倍圧昇圧回路を容易に構成することができる。   With such a configuration, an n + 1 voltage booster circuit can be easily configured.

(3)また、本発明は、上記(1)又は(2)記載の昇圧回路を複数個備え、前記複数の昇圧回路の中から、いずれかの昇圧回路を順番に放電状態にする多相制御回路と、を含むことを特徴とする多相昇圧回路である。   (3) Further, the present invention includes a plurality of booster circuits described in the above (1) or (2), and multiphase control in which any one of the plurality of booster circuits is sequentially discharged. A multi-phase booster circuit including the circuit.

複数の昇圧回路を備え、順番に放電させたので、より滑らかな出力を得ることができる。   Since a plurality of booster circuits are provided and discharged in order, a smoother output can be obtained.

(4)また、本発明は、上記課題を解決するために、第1のキャパシタと、第1の端子が2分圧出力に接続し、第2の端子が接地に接続する第2のキャパシタと、前記第1のキャパシタの第1端子と前記2分圧出力とを結ぶNcloseスイッチと、前記第1のキャパシタの第2端子と前記第2のキャパシタの第1端子とを結ぶ第1のNopenスイッチと、前記第1のキャパシタの第1端子と基本電圧とを結ぶ入力Nopenスイッチと、から成るNopenスイッチ群と、接地と前記第1のキャパシタの第2端子とを結び、前記接地から前記第2端子へ向かう方向が順方向であるダイオードと、制御回路と、を含み、前記制御回路は、充電時に、前記Nopenスイッチ群を閉じ、前記Ncloseスイッチを開き、放電時に、前記Nopenスイッチ群を開き、前記Ncloseスイッチを閉じることを特徴とする降圧回路である。   (4) Further, in order to solve the above-described problem, the present invention provides a first capacitor, a second capacitor having a first terminal connected to the two-divided output and a second terminal connected to the ground. , An Nclose switch connecting the first terminal of the first capacitor and the divided voltage output, and a first Nopen switch connecting the second terminal of the first capacitor and the first terminal of the second capacitor. And a Nopen switch group including an input Nopen switch connecting a first terminal of the first capacitor and a basic voltage, and connecting a ground and a second terminal of the first capacitor to the second terminal from the ground. A diode having a forward direction toward the terminal, and a control circuit. The control circuit closes the Nopen switch group when charging, opens the Nclose switch, and opens the Nclose switch when discharging. Open en switches, a step-down circuit, characterized in that closing said Nclose switch.

キャパシタに基本電圧を充電し、基本電圧と直列にして電圧を取り出したので、容易に基本電圧の2倍の電圧を得ることができる。   Since the capacitor is charged with the basic voltage and taken out in series with the basic voltage, a voltage twice as large as the basic voltage can be easily obtained.

(5)また、本発明は、上記課題を解決するために、第1から第n−1までのn−1個のキャパシタ群と、第1の端子がn分圧出力に接続し、第2の端子が接地に接続する第nのキャパシタと、前記第1から第n−1までのキャパシタ群の第1端子と前記n分圧出力とを結ぶn−1個のNcloseスイッチ群と、前記第k(1=<k=<n−1)のキャパシタの第2端子と前記第k+1のキャパシタの第1端子とをそれぞれ結ぶn−1個のNopenスイッチ群と、前記第1のキャパシタの第1端子と基本電圧とを結ぶ入力Nopenスイッチと、から成るNopenスイッチ群と、制御回路と、を含み、前記制御回路は、充電時に、前記Nopenスイッチ群を閉じ、前記Ncloseスイッチを開き、放電時に、前記Nopenスイッチ群を開き、前記Ncloseスイッチを閉じることを特徴とする降圧回路である。ここで、nは2以上の正の整数であり、kは正の整数である。   (5) Further, in order to solve the above-described problem, the present invention provides n-1 capacitor groups from the first to the (n-1) th and a first terminal connected to the n divided voltage output, An n-th capacitor whose terminal is connected to the ground, n-1 Nclose switch groups connecting the first terminal of the first to n-1 capacitor groups and the n-divided voltage output, and the first a group of n-1 Nopen switches each connecting a second terminal of a capacitor of k (1 = <k = <n−1) and a first terminal of the k + 1th capacitor, and a first of the first capacitor. A Nopen switch group consisting of an input Nopen switch connecting a terminal and a basic voltage, and a control circuit, wherein the control circuit closes the Nopen switch group, opens the Nclose switch, and discharges when charging. Nopen switch Open group, a step-down circuit, characterized in that closing said Nclose switch. Here, n is a positive integer of 2 or more, and k is a positive integer.

このような構成によって、n分圧降圧回路を容易に構成することができる。   With such a configuration, an n-divided voltage step-down circuit can be easily configured.

(6)また、本発明は、上記(4)又は(5)記載の降圧回路を複数個備え、前記複数の降圧回路の中から、いずれかの降圧回路を順番に放電状態にする多相制御回路と、を含むことを特徴とする多相降圧回路である。   (6) Further, the present invention includes a plurality of step-down circuits according to the above (4) or (5), and multiphase control for sequentially setting any step-down circuit out of the plurality of step-down circuits. A multi-phase step-down circuit including the circuit.

複数の降圧回路を備え、順番に放電させたので、より滑らかな出力を得ることができる。   Since a plurality of step-down circuits are provided and discharged in order, a smoother output can be obtained.

(7)また、本発明は、上記(3)記載の多相昇圧回路において、前記多相制御回路は、放電状態を切り換える際に、新しく放電状態に置く昇圧回路を放電状態に置いた後、所定のオーバーラップ時間経過後に、それまで放電状態であった昇圧回路を充電状態に置くことを特徴とする多相昇圧回路である。   (7) Further, in the multiphase booster circuit according to the above (3), the multiphase control circuit, after switching the discharge state, after placing the booster circuit to be newly placed in the discharge state into the discharge state, A multiphase booster circuit characterized in that a booster circuit that has been in a discharged state is placed in a charged state after a predetermined overlap time has elapsed.

オーバーラップさせて放電を行わせているので、より滑らかな出力を得ることができる。   Since discharge is performed by overlapping, a smoother output can be obtained.

(8)また、本発明は、上記(5)記載の多相降圧回路において、前記多相制御回路は、放電状態を切り換える際に、新しく放電状態に置く降圧回路を放電状態に置いた後、所定のオーバーラップ時間経過後に、それまで放電状態であった降圧回路を充電状態に置くことを特徴とする多相降圧回路である。   (8) Further, the present invention provides the multiphase step-down circuit according to the above (5), wherein when the multiphase control circuit switches the discharge state, the step-down circuit to be newly placed in the discharge state is placed in the discharge state. A multi-phase step-down circuit, wherein a step-down circuit that has been in a discharged state is placed in a charged state after a predetermined overlap time has elapsed.

オーバーラップさせて放電を行わせているので、より滑らかな出力を得ることができる。   Since discharge is performed by overlapping, a smoother output can be obtained.

(9)また、本発明は、上記(1)から(3)までのいずれかに記載の昇圧回路において、前記キャパシタに代えて、2次電池を用いたことを特徴とする昇圧回路である。   (9) Further, the present invention is the booster circuit according to any one of (1) to (3) above, wherein a secondary battery is used instead of the capacitor.

(10)また、本発明は、上記(4)から(6)までのいずれかに記載の降圧回路において、前記キャパシタに代えて、2次電池を用いたことを特徴とする降圧回路である。   (10) The present invention is the step-down circuit according to any one of (4) to (6), wherein a secondary battery is used instead of the capacitor.

以上述べたように、本発明によれば、蓄電器や蓄電池(2次電池)を用いて効率的な昇圧・降圧が可能な回路を提供することができる。   As described above, according to the present invention, it is possible to provide a circuit capable of efficient voltage step-up / step-down using a capacitor or a storage battery (secondary battery).

以下、本発明の好ましい形態を図面に基づいて説明する。   Hereinafter, preferred embodiments of the present invention will be described with reference to the drawings.

第1 利用形態
図1には、本実施の形態にかかる電圧マルチ・デバイド回路10の利用形態を示す説明図が示されている。この電圧マルチ・デバイド回路10は、電源12から電力を供給され昇圧又は降圧した電圧を外部に出力する。また、電圧マルチ・デバイド回路10の動作を制御するためのSWタイミング発生コントロール回路14が、所定のクロック信号を電圧マルチ・デバイド回路10に供給している。なお、電圧マルチ・デバイド回路10及びSWタイミング発生コントロール回路14は、請求の範囲の昇圧回路、降圧回路の好適な一例に相当する。特に、SWタイミング発生コントロール回路14は、請求の範囲の制御回路(又は多相制御回路)の好適な一例に相当する。
First Usage Mode FIG. 1 is an explanatory diagram showing a usage mode of the voltage multi-divide circuit 10 according to the present embodiment. The voltage multi-divide circuit 10 is supplied with electric power from the power supply 12 and outputs a boosted or stepped down voltage to the outside. The SW timing generation control circuit 14 for controlling the operation of the voltage multi-divide circuit 10 supplies a predetermined clock signal to the voltage multi-divide circuit 10. The voltage multi-divide circuit 10 and the SW timing generation control circuit 14 correspond to a preferred example of a booster circuit and a step-down circuit in the claims. In particular, the SW timing generation control circuit 14 corresponds to a preferred example of the control circuit (or multiphase control circuit) in the claims.

第2 原理
本実施の形態では、複数の蓄電器(キャパシタ)に並列に充電し、直列に放電することによって昇圧を実現している。逆に、複数の蓄電器(キャパシタ)に直列に充電し、並列に放電することによって降圧を実現している。
Second Principle In the present embodiment, boosting is realized by charging a plurality of capacitors (capacitors) in parallel and discharging in series. On the contrary, the voltage reduction is realized by charging a plurality of capacitors (capacitors) in series and discharging them in parallel.

このような充電・放電動作を行うために、本実施の形態ではスイッチとダイオードから成る回路構成を採用している。   In order to perform such charging / discharging operations, a circuit configuration including a switch and a diode is employed in the present embodiment.

第3 コンポーネンツ
本実施の形態で用いる主要なコンポーネンツの説明を行う。主要コンポーネンツは、C、SW、ダイオード、ドライブ回路、の3種である。
Third component The main components used in the present embodiment will be described. There are three main components: C, SW, diode, and drive circuit.

・Cはキャパシタ(蓄電器)又は2次電池(充電池)ある。目的や容量等に応じて種々のキャパシタや2次電池を用いる。小容量・低電圧の電源の場合は電気二重層キャパシタを用いることも好ましい。近年では極めて大容量の電気二重層キャパシタが得られている。また、用途によってはニッケル水素充電池(2次電池)やリチウムイオン充電池(2次電池)等を利用することも好適である。(鉛)蓄電池でもかまわない。後述する全ての実施の形態においては、便宜上、全てキャパシタであるとして説明しているが、2次電池でもかまわない。   C is a capacitor (capacitor) or a secondary battery (rechargeable battery). Various capacitors and secondary batteries are used according to the purpose and capacity. In the case of a small-capacity / low-voltage power supply, it is also preferable to use an electric double layer capacitor. In recent years, an extremely large capacity electric double layer capacitor has been obtained. Moreover, it is also suitable to utilize a nickel metal hydride rechargeable battery (secondary battery), a lithium ion rechargeable battery (secondary battery), etc. depending on a use. (Lead) storage battery may be used. In all the embodiments to be described later, for the sake of convenience, all the capacitors are described. However, a secondary battery may be used.

・SWは高速動作が可能なスイッチである。機械的スイッチでも利用可能であるが、一般には高集積化が容易な半導体スイッチ、例えばフォトMOSリレーなどが好適である。   SW is a switch that can be operated at high speed. Although a mechanical switch can be used, a semiconductor switch that can be easily highly integrated, such as a photo MOS relay, is generally preferable.

・SWを駆動するドライブ回路は従来から知られている種々のドライブ回路を利用可能である。例えばフォトMOSリレーを駆動するための知られているドライブ回路を適宜利用することが好適である。   A variety of conventionally known drive circuits can be used as the drive circuit for driving SW. For example, it is preferable to appropriately use a known drive circuit for driving a photo MOS relay.

・ダイオードは、敷居値(飽和電圧)の低いショットキーダイオード等が好ましいと考えられる。   -It is considered that the diode is preferably a Schottky diode or the like having a low threshold value (saturation voltage).

第4 基本コンポーネンツ動作の呼び名について
本実施の形態では、複数のキャパシタに並列に充電し、キャパシタを直列にして取り出して昇圧を行っている。後述する各回路例では、2倍圧、3倍圧、4倍圧、等の例を示しているが、このような電圧を逓倍化する動作は、昇圧の好適な一例である。
Regarding the name of the fourth basic component operation In this embodiment, a plurality of capacitors are charged in parallel, and the capacitors are taken out in series and boosted. In each circuit example to be described later, examples of double voltage, triple voltage, quadruple voltage, and the like are shown, but such an operation of multiplying the voltage is a preferable example of boosting.

また、本実施の形態では、複数のキャパシタに直列に充電し、キャパシタを並列にして取り出して降圧を行っている。後述する各回路例では、1/2倍圧、1/3倍圧、1/44倍圧、等の例を示しているが、このような電圧を1/n倍化する動作は、降圧の好適な一例である。   In this embodiment, a plurality of capacitors are charged in series, and the capacitors are taken out in parallel to perform step-down. In each circuit example to be described later, an example of 1/2 voltage, 1/3 voltage, 1/44 voltage, etc. is shown. This is a preferred example.

なお、後述する回路例においては、駆動信号を生成する制御回路は必ずしも図示されていないが、ON/OFF交互に繰り返す信号を出力する回路は、従来から種々の電源回路等で広く知られているのでそのような回路を適宜利用すれば良い。   In a circuit example to be described later, a control circuit that generates a drive signal is not necessarily shown, but a circuit that outputs a signal that repeats ON / OFF alternately is widely known in the past as various power supply circuits and the like. Therefore, such a circuit may be used as appropriate.

第5 2倍圧昇圧回路
以下、電圧マルチ・デバイド回路の具体的な例を、種々説明していく。なお、マルチとはn倍圧昇圧回路を意味し、昇圧回路の好適な一例である。また、デバイドは1/n倍圧降圧回路を意味し、降圧回路の好適な一例である。
Fifth 2x booster circuit below a specific example of the voltage multi-divide circuit, will variously described. Note that multi means an n-fold voltage booster circuit, and is a preferred example of a booster circuit. Divide means a 1 / n double voltage step-down circuit, and is a suitable example of a step-down circuit.

まず、図2には、Cを1個用いて2倍の電圧に昇圧する例(2倍圧昇圧回路と呼ぶ)が示されている。この図に示すように、2倍圧昇圧回路は、1個のC(図2中ではC1と記す)を備えている。   First, FIG. 2 shows an example (referred to as a double voltage booster circuit) that uses one C to boost the voltage to a double voltage. As shown in this figure, the double voltage booster circuit includes one C (denoted as C1 in FIG. 2).

また、2倍圧昇圧回路は、NcloseグループのスイッチSW2を備えており、このスイッチSW2によってキャパシタC1には基本電圧が印加され充電される。また、2倍圧昇圧回路は、NopenグループのスイッチSW1を備えており、このスイッチSW1によって基準電圧とキャパシタC1が直列に接続されて昇圧が行われる(図2参照)。   The double voltage booster circuit includes an Nclose group switch SW2, and a basic voltage is applied to the capacitor C1 by the switch SW2 to be charged. The double voltage booster circuit includes a Nopen group switch SW1, and the reference voltage and the capacitor C1 are connected in series by the switch SW1 to perform boosting (see FIG. 2).

さらに、キャパシタC1の電位が基本電圧より高くなった場合でも基本電圧に逆流しないようにするためのダイオードD1が備えられている。また、キャパシタC1を充電している際に、2倍圧出力電圧がキャパシタC1に逆流しないようにするためのダイオードD2が備えられている。
ダイオードD1は請求の範囲の上流ダイオードの好適な一例に相当する。また、ダイオードD2は、請求の範囲の出力ダイオードの好適な一例に相当する。
Furthermore, a diode D1 is provided to prevent backflow to the basic voltage even when the potential of the capacitor C1 becomes higher than the basic voltage. In addition, a diode D2 is provided to prevent the double voltage output voltage from flowing back to the capacitor C1 when charging the capacitor C1.
The diode D1 corresponds to a preferred example of the upstream diode in the claims. The diode D2 corresponds to a preferred example of the output diode in the claims.

なお、全ての本実施の形態において、Ncloseグループは、請求の範囲のNcloseスイッチ群の好適な一例に相当する。そして、Ncloseグループに属するスイッチは、請求の範囲のNcloseスイッチの好適な一例に相当する。   In all the present embodiments, the Nclose group corresponds to a preferable example of the Nclose switch group in the claims. A switch belonging to the Nclose group corresponds to a preferable example of the Nclose switch in the claims.

また、全ての本実施の形態において、Nopenグループは、請求の範囲のNopenスイッチ群の好適な一例に相当する。そして、Nopenグループに属するスイッチは、請求の範囲のNopenスイッチの好適な一例に相当する。   In all the present embodiments, the Nopen group corresponds to a preferred example of the Nopen switch group in the claims. A switch belonging to the Nopen group corresponds to a preferred example of the Nopen switch in the claims.

動作
まず、NcloseグループのスイッチSW2を「閉」状態とし、NopenグループのスイッチSW1を「開」状態とする。この状態で、C1には基本電圧が印加され充電される。この基本電圧入力は、蓄電器や2次電池等を用いるのが好適であるが、その他の各種電源を利用することができる。この状態を充電状態と呼ぶ。
Operation First, the switch SW2 of the Nclose group is set to the “closed” state, and the switch SW1 of the Nopen group is set to the “open” state. In this state, a basic voltage is applied to C1 and charged. For this basic voltage input, it is preferable to use a capacitor, a secondary battery or the like, but other various power sources can be used. This state is called a charged state.

次に、NcloseグループのスイッチSW2を「開」状態とし、NopenグループのスイッチSW1を「閉」状態とする。この状態で、C1は基本電圧の電源と直列に接続される。したがって、キャパシタC1のダイオードD2が接続されている端子は、接地から見て、基本電圧の2倍の電位となる。この2倍の電位(電圧)が、ダイオードD2を介して外部に取り出される。この状態を放電状態と呼ぶ。   Next, the switch SW2 of the Nclose group is set to the “open” state, and the switch SW1 of the Nopen group is set to the “closed” state. In this state, C1 is connected in series with the power supply of the basic voltage. Therefore, the terminal to which the diode D2 of the capacitor C1 is connected has a potential twice as large as the basic voltage when viewed from the ground. This doubled potential (voltage) is taken out through the diode D2. This state is called a discharge state.

以上のような、このような2個の状態を繰り返すことによって、基本電圧の2倍の電圧が得られる。2個の状態を繰り返すためには、所定期間毎にスイッチSW1、SW2の開閉状態を反転していけば良いが、そのような制御信号・駆動信号は外部(図示されていない)の制御回路によって行う。スイッチを所定周期毎に開閉する信号を生成する回路は従来から種々の電源回路で用いられているので、そのような回路を構成することは当業者にとって容易である。   By repeating such two states as described above, a voltage twice the basic voltage can be obtained. In order to repeat the two states, it is only necessary to invert the open / close state of the switches SW1 and SW2 every predetermined period. However, such control signals and drive signals are generated by an external control circuit (not shown). Do. Since a circuit for generating a signal for opening and closing the switch every predetermined period has been conventionally used in various power supply circuits, it is easy for those skilled in the art to configure such a circuit.

第6 3倍圧昇圧回路
図3には、Cを2個用いて3倍の電圧に昇圧する例(3倍圧昇圧回路と呼ぶ)が示されている。この図に示すように、3倍圧昇圧回路は、2個のC(図2中ではC1、C2と記す)を備えている。
Sixth Triple Booster Circuit FIG. 3 shows an example (referred to as a triple booster circuit) that boosts the voltage to three times using two Cs. As shown in this figure, the triple voltage booster circuit includes two Cs (denoted as C1 and C2 in FIG. 2).

また、3倍圧昇圧回路は、NcloseグループのスイッチSW2を備えており、このスイッチSW2によってキャパシタC1、C2には基本電圧が並列に印加され充電される。また、3倍圧昇圧回路は、NopenグループのスイッチSW1a、SW1bを備えており、このスイッチSW1a、SW1bによって基準電圧とキャパシタC1、C2が直列に接続されて昇圧が行われる(図3参照)。   The triple voltage booster circuit includes an Nclose group switch SW2, and a basic voltage is applied to the capacitors C1 and C2 in parallel by the switch SW2 to be charged. The triple voltage booster circuit includes Nopen group switches SW1a and SW1b, and the switches SW1a and SW1b connect the reference voltage and the capacitors C1 and C2 in series to perform boosting (see FIG. 3).

さらに、キャパシタC1やC2の電位が基本電圧より高くなった場合でも基本電圧に逆流しないようにするためのダイオードD1a、D1bがキャパシタC1、C2に対して備えられている。また、キャパシタC1、C2を充電している際に、3倍圧出力電圧がキャパシタC1に逆流しないようにするためのダイオードD2が備えられている。さらに、スイッチSW1aが閉じた場合でもキャパシタC2がショートしてしまわないようにダイオードD3が設けられている。
ダイオードD1a、D1bは上流ダイオード群の好適な一例に相当する。ダイオードD3は、下流ダイオード群の好適な一例に相当する。
Furthermore, diodes D1a and D1b are provided for the capacitors C1 and C2 so as not to flow backward to the basic voltage even when the potential of the capacitors C1 and C2 becomes higher than the basic voltage. In addition, a diode D2 is provided to prevent the triple voltage output voltage from flowing back to the capacitor C1 when charging the capacitors C1 and C2. Further, a diode D3 is provided so that the capacitor C2 is not short-circuited even when the switch SW1a is closed.
The diodes D1a and D1b correspond to a suitable example of the upstream diode group. The diode D3 corresponds to a preferable example of the downstream diode group.

動作
まず、NcloseグループのスイッチSW2を「閉」状態とし、NopenグループのスイッチSW1a、SW1bを「開」状態とする。この状態で、C1及びC2には基本電圧が印加され充電される。この基本電圧入力は、各種電源を利用することができる。また、この状態を充電状態と呼ぶ。
Operation First, the switch SW2 of the Nclose group is set to the “closed” state, and the switches SW1a and SW1b of the Nopen group are set to the “open” state. In this state, C1 and C2 are charged by applying a basic voltage. For this basic voltage input, various power sources can be used. This state is called a charged state.

次に、NcloseグループのスイッチSW2を「開」状態とし、NopenグループのスイッチSW1a及びSW1bを「閉」状態とする。この状態で、2個のキャパシタC1及びC2は基本電圧の電源と全て直列に接続される。したがって、キャパシタC1のダイオードD2が接続されている端子は、接地から見て、基本電圧の3倍の電位となる。この3倍の電位(電圧)が、ダイオードD2を介して外部に取り出される。この状態を放電状態と呼ぶ。   Next, the switch SW2 of the Nclose group is set to the “open” state, and the switches SW1a and SW1b of the Nopen group are set to the “closed” state. In this state, the two capacitors C1 and C2 are all connected in series with the power source of the basic voltage. Therefore, the terminal to which the diode D2 of the capacitor C1 is connected has a potential that is three times the basic voltage when viewed from the ground. This three times the potential (voltage) is taken out through the diode D2. This state is called a discharge state.

以上述べたような2個の状態を繰り返すことによって、基本電圧の3倍の電圧が得られる。2個の状態を繰り返すためには、所定期間毎にスイッチSW1、SW2の開閉状態を反転していけば良いが、そのような制御信号・駆動信号は外部(図示されていない)の制御回路によって行う。この制御回路は図2の回路に用いられる制御回路と同様のものを用いることができる。   By repeating the two states as described above, a voltage three times the basic voltage can be obtained. In order to repeat the two states, it is only necessary to invert the open / close state of the switches SW1 and SW2 every predetermined period. However, such control signals and drive signals are generated by an external control circuit (not shown). Do. As this control circuit, the same control circuit as that used in the circuit of FIG. 2 can be used.

第7 4倍圧昇圧回路
図4には、Cを3個用いて4倍の電圧に昇圧する例(4倍圧昇圧回路と呼ぶ)が示されている。この図に示すように、4倍圧昇圧回路は、3個のC(図2中ではC1、C2、C3と記す)を備えている。
The seventh 4 doubling boosting circuit 4, an example of boosting to four times the voltage by using three of the C (4 referred to as doubling boosting circuit) is shown. As shown in this figure, the quadruple voltage booster circuit includes three Cs (denoted as C1, C2, and C3 in FIG. 2).

また、4倍圧昇圧回路は、NcloseグループのスイッチSW2を備えており、このスイッチSW2によってキャパシタC1、C2、C3には基本電圧が並列に印加され充電される。また、4倍圧昇圧回路は、NopenグループのスイッチSW1a、SW1b、SW1cを備えており、このスイッチSW1a、SW1b、SW1cによって基準電圧とキャパシタC1、C2、C3が直列に接続されて昇圧が行われる(図4参照)。   The quadruple voltage booster circuit includes an Nclose group switch SW2, and the basic voltage is applied to the capacitors C1, C2, and C3 in parallel by the switch SW2 and charged. The quadruple voltage booster circuit includes Nopen group switches SW1a, SW1b, and SW1c, and the switches SW1a, SW1b, and SW1c connect the reference voltage and the capacitors C1, C2, and C3 in series to boost the voltage. (See FIG. 4).

さらに、キャパシタC1やC2、C3の電位が基本電圧より高くなった場合でも基本電圧に逆流しないようにするためのダイオードD1a、D1b、D1cがキャパシタC1、C2、C3に対して備えられている。また、キャパシタC1、C2、C3を充電している際に、4倍圧出力電圧がキャパシタC1に逆流しないようにするためのダイオードD2が備えられている。さらに、スイッチSW1aが閉じた場合でもキャパシタC2及びC3がショートしてしまわないようにダイオードD3a及びD3bが設けられている。
ダイオードD1a、D1b、D1cは、請求の範囲の上流ダイオード群の好適な一例に相当する。ダイオードD3a及びD3bは、請求の範囲の下流ダイオード群の好適な一例に相当する。
Furthermore, diodes D1a, D1b, and D1c are provided for the capacitors C1, C2, and C3 to prevent backflow to the basic voltage even when the potentials of the capacitors C1, C2, and C3 become higher than the basic voltage. Further, a diode D2 is provided to prevent the quadruple voltage output voltage from flowing back to the capacitor C1 when charging the capacitors C1, C2, and C3. Further, diodes D3a and D3b are provided so that the capacitors C2 and C3 are not short-circuited even when the switch SW1a is closed.
The diodes D1a, D1b, and D1c correspond to a preferable example of the upstream diode group in the claims. The diodes D3a and D3b correspond to a preferable example of the downstream diode group in the claims.

動作
まず、NcloseグループのスイッチSW2を「閉」状態とし、NopenグループのスイッチSW1a、SW1b、SW1cを「開」状態とする。この状態で、C1及びC2、C3には基本電圧が印加され充電される。この基本電圧入力は、各種電源を利用することができる。また、この状態を充電状態と呼ぶ。
Operation First, the switch SW2 of the Nclose group is set to the “closed” state, and the switches SW1a, SW1b, and SW1c of the Nopen group are set to the “open” state. In this state, a basic voltage is applied to C1, C2, and C3 to be charged. For this basic voltage input, various power sources can be used. This state is called a charged state.

次に、NcloseグループのスイッチSW2を「開」状態とし、NopenグループのスイッチSW1a及びSW1b、SW1cを「閉」状態とする。この状態で、3個のキャパシタC1及びC2、C3は基本電圧の電源と全て直列に接続される。したがって、キャパシタC1のダイオードD2が接続されている端子は、接地から見て、基本電圧の4倍の電位となる。この4倍の電位(電圧)が、ダイオードD2を介して外部に取り出される。この状態を放電状態と呼ぶ。   Next, the switch SW2 of the Nclose group is set to the “open” state, and the switches SW1a, SW1b, and SW1c of the Nopen group are set to the “closed” state. In this state, the three capacitors C1, C2, and C3 are all connected in series with the power source of the basic voltage. Therefore, the terminal to which the diode D2 of the capacitor C1 is connected has a potential that is four times the basic voltage as viewed from the ground. Four times this potential (voltage) is taken out via the diode D2. This state is called a discharge state.

以上述べたような2個の状態(充電状態と放電状態)を繰り返すことによって、基本電圧の4倍の電圧が得られる。2個の状態を繰り返すためには、上記図2や図3で説明した所定期間毎にスイッチSW1、SW2の開閉状態を反転する制御回路を用いて、制御信号・駆動信号を生成すれば良い。   By repeating the two states (charged state and discharged state) as described above, a voltage four times the basic voltage can be obtained. In order to repeat the two states, a control signal and a drive signal may be generated using a control circuit that reverses the open / close state of the switches SW1 and SW2 for each predetermined period described with reference to FIGS.

第8 2相(多相)構成
上述した図2、図3、図4においては、いずれも充電と放電を繰り返すことによって昇圧を行っている。その結果、出力信号は脈流となる。
Eighth two-phase (multi-phase) configuration In FIGS. 2, 3, and 4 described above, boosting is performed by repeating charging and discharging. As a result, the output signal becomes a pulsating flow.

そこで、出力をより滑らかにするために、複数の昇圧回路を組み合わせて順番に放電状態を取らせることによって、より滑らかな出力を得ることが考えられる。   Therefore, in order to make the output smoother, it is conceivable to obtain a smoother output by combining a plurality of booster circuits and taking a discharge state in order.

複数の昇圧回路の個数は何個でもかまわないが、2個の場合の原理を示す説明図が図5に示されている。この図に示すように、n倍圧昇圧回路(nは2、3、4のいずれか)を2個並列に接続し、交互に放電状態とすることによって、得られる出力を脈流ではなく、DC(直流)とすることができる。図5においては、n倍圧昇圧回路Aと、n倍圧昇圧回路Bとを出力逆位相で同期させることによって、出力をDCとすることが示されている。いわば、2個のn倍圧昇圧回路について共通の制御回路を設けたものである。   The number of the plurality of booster circuits may be any number, but an explanatory diagram showing the principle in the case of two is shown in FIG. As shown in this figure, by connecting two n-fold voltage booster circuits (n is any of 2, 3 and 4) in parallel and alternately discharging them, the output obtained is not pulsating, It can be DC (direct current). FIG. 5 shows that the output is set to DC by synchronizing the n-fold voltage booster circuit A and the n-fold voltage booster circuit B with the output opposite phase. In other words, a common control circuit is provided for two n-fold voltage boosting circuits.

図5では、2相の例を示したが、3相以上でももちろん好適である。   In FIG. 5, an example of two phases is shown, but of course three or more phases are also suitable.

なお、同期させるために、2相(3相以上の多相)の信号を出力する制御回路が必要であるが、そのような回路は従来からスイッチング電源等の各種の回路で利用されており、既存のそのような回路を利用すれば良い。   In order to synchronize, a control circuit that outputs a two-phase (three or more phases) signal is necessary, but such a circuit is conventionally used in various circuits such as a switching power supply. An existing such circuit may be used.

第9 2分圧降圧回路
図6には、Cを2個用いて1/2倍の電圧に降圧する例(2分圧降圧回路と呼ぶ)が示されている。この図に示すように、2分圧降圧回路は、2個のC(図6中ではC1、C2と記す)を備えている。
The ninth 2 partial pressure step-down circuit 6, an example of the step-down with two C to 1/2 of the voltage (referred to as a 2-minute pressure step-down circuit) is shown. As shown in this figure, the half-voltage step-down circuit includes two Cs (denoted as C1 and C2 in FIG. 6).

また、2分圧降圧回路は、NopenグループのスイッチSW2、SW3を備えており、このスイッチSW2、SW3によってキャパシタC1及びC2の直列回路に基本電圧が印加され充電される。また、2分圧降圧回路は、NcloseグループのスイッチSW1を備えており、このスイッチSW1によって基準電圧とキャパシタC1がキャパシタC2と並列に接続されて降圧が行われる(図6参照)。   The half-voltage step-down circuit includes the Nopen group switches SW2 and SW3, and the basic voltage is applied to the series circuit of the capacitors C1 and C2 by the switches SW2 and SW3 to be charged. Further, the half-voltage step-down circuit includes an Nclose group switch SW1, and the reference voltage and the capacitor C1 are connected in parallel with the capacitor C2 by the switch SW1 to perform step-down (see FIG. 6).

また、キャパシタC2を充電している際に、キャパシタC2が放電しないようにするためのダイオードD1が備えられている。   Further, a diode D1 is provided for preventing the capacitor C2 from discharging when the capacitor C2 is being charged.

動作
まず、NopenグループのスイッチSW2、SW3を「閉」状態とし、NcloseグループのスイッチSW1を「開」状態とする。この状態で、C1及びC2の直列回路には基本電圧が印加され充電される。この基本電圧入力は、蓄電器や2次電池等を用いるのが好適であるが、その他の各種電源を利用することができる。この状態を充電状態と呼ぶ。
Operation First, the switches SW2 and SW3 in the Nopen group are set to the “closed” state, and the switch SW1 in the Nclose group is set to the “open” state. In this state, the basic voltage is applied to the series circuit of C1 and C2 to be charged. For this basic voltage input, it is preferable to use a capacitor, a secondary battery or the like, but other various power sources can be used. This state is called a charged state.

次に、NcloseグループのスイッチSW1を「開」状態とし、NopenグループのスイッチSW2、SW3を「閉」状態とする。この状態では、キャパシタC1とC2との並列回路が2分圧出力に接続される。したがって、基本電圧の1/2の電圧が2分圧出力に表れる。この状態を放電状態と呼ぶ。   Next, the switch SW1 of the Nclose group is set to the “open” state, and the switches SW2 and SW3 of the Nopen group are set to the “closed” state. In this state, the parallel circuit of the capacitors C1 and C2 is connected to the divided voltage output. Therefore, a voltage that is ½ of the basic voltage appears in the divided voltage output. This state is called a discharge state.

以上述べたような2個の状態を繰り返すことによって、基本電圧の1/2倍の電圧が得られる。2個の状態を繰り返すためには、所定期間毎にNcloseグループのスイッチSW1と、NopenグループのSW2及びSW3の開閉状態を反転していけば良いが、そのような制御信号・駆動信号は外部(図示されていない)の制御回路によって行う。この制御回路は、既に図2等でこれまで述べたような制御回路を利用可能である。   By repeating the two states as described above, a voltage ½ times the basic voltage can be obtained. In order to repeat the two states, the open / close state of the switch SW1 of the Nclose group and the SW2 and SW3 of the Nopen group may be reversed every predetermined period. However, such control signals and drive signals are external ( This is performed by a control circuit (not shown). As this control circuit, the control circuit as already described in FIG. 2 and the like can be used.

第10 3分圧降圧回路
図7には、Cを3個用いて1/3倍の電圧に降圧する例(3分圧降圧回路と呼ぶ)が示されている。この図に示すように、3分圧降圧回路は、3個のC(図7中ではC1、C2、C3と記す)を備えている。これら3個のキャパシタC1、C2、C3は全て同容量である。
The tenth 3 partial pressure step-down circuit 7, an example of the step-down to 1/3 times the voltage using 3 pieces of C (referred to as 3 partial pressure step-down circuit) is shown. As shown in this figure, the three-divided voltage step-down circuit includes three Cs (denoted as C1, C2, and C3 in FIG. 7). These three capacitors C1, C2, and C3 all have the same capacitance.

また、3分圧降圧回路は、NopenグループのスイッチSW3を備えており、このスイッチSW3によってキャパシタC1、C2、C3の直列回路に基本電圧が印加され充電される。また、NopenグループのスイッチSW2aがキャパシタC1とキャパシタC2との間に、同じくのNopenグループのスイッチSW2bがキャパシタC2とキャパシタC3との間に設けられており、これらのキャパシタを直列に接続する役割を果たしている(図7参照)。   The three-divided voltage step-down circuit includes a Nopen group switch SW3, and a basic voltage is applied to the series circuit of the capacitors C1, C2, and C3 by the switch SW3 to be charged. Also, the Nopen group switch SW2a is provided between the capacitor C1 and the capacitor C2, and the same Nopen group switch SW2b is provided between the capacitor C2 and the capacitor C3, and these capacitors are connected in series. (See Figure 7)

また、3分圧降圧回路は、NcloseグループのスイッチSW1a、SW1bを備えており、このスイッチSW1a、SW1bによって3分圧出力とキャパシタC1、C2、C3の並列回路が接続されて降圧が行われる(図7参照)。   The three-divided voltage step-down circuit is provided with Nclose group switches SW1a and SW1b, and a parallel circuit of the three-divided voltage output and the capacitors C1, C2, and C3 is connected by the switches SW1a and SW1b to perform step-down operation ( (See FIG. 7).

さらに、NopenグループのスイッチSW2a、SW2bが閉じた場合に、キャパシタC2やC3がショートして放電してしまうのを防止するために、ダイオードD1、D2が備えられている(図7参照)。   Furthermore, diodes D1 and D2 are provided to prevent the capacitors C2 and C3 from being short-circuited and discharged when the Nopen group switches SW2a and SW2b are closed (see FIG. 7).

動作
まず、NopenグループのスイッチSW3を「閉」状態とし、同じくNopenグループのスイッチSW2a、SW2bを「閉」状態とする。一方、NcloseグループのスイッチSW1a、SW1bを「開」状態とする。この状態では、キャパシタC1及びC2、C3が直列に接続され、この直列回路には基本電圧が印加され充電される。この基本電圧入力は、各種電源を利用することができる。また、この状態を充電状態と呼ぶ。
Operation First, the switch SW3 of the Nopen group is set to the “closed” state, and the switches SW2a and SW2b of the Nopen group are also set to the “closed” state. On the other hand, the switches SW1a and SW1b of the Nclose group are set to the “open” state. In this state, the capacitors C1, C2, and C3 are connected in series, and a basic voltage is applied to the series circuit to be charged. For this basic voltage input, various power sources can be used. This state is called a charged state.

次に、NopenグループのスイッチSW3を「開」状態とし、同じくNopenグループのスイッチSW1a及びSW1bを「開」状態とする。一方、NcloseグループのスイッチSW1a、SW1bを「閉」状態にする。   Next, the switch SW3 of the Nopen group is set to the “open” state, and the switches SW1a and SW1b of the Nopen group are set to the “open” state. On the other hand, the switches SW1a and SW1b of the Nclose group are set to the “closed” state.

このような状態では、3個のキャパシタC1及びC2、C3は並列に3分圧出力に接続される。キャパシタC1、C2、C3の容量は全て同一であるので、各キャパシタの両端電圧は基本電圧の1/3となる。3個のキャパシタを並列に接続することによって、3分圧出力には、基本電圧の1/3の電圧が表れる。このようにして降圧(3分圧)が行われる。また、この状態を放電状態と呼ぶ。   In such a state, the three capacitors C1, C2, and C3 are connected in parallel to the three-divided voltage output. Since the capacitors C1, C2, and C3 have the same capacity, the voltage across each capacitor is 1/3 of the basic voltage. By connecting three capacitors in parallel, a voltage that is 1/3 of the basic voltage appears in the three-divided voltage output. In this way, the pressure is lowered (three-part pressure). This state is called a discharge state.

以上述べたような2個の状態(充電状態、放電状態)を繰り返すことによって、基本電圧の1/3倍の電圧が得られる。2個の状態を繰り返すためには、所定期間毎に各スイッチの開閉状態を反転していけば良いが、そのような制御回路は、これまで述べたのと同様の制御回路を用いることが可能である。   By repeating the two states (charged state and discharged state) as described above, a voltage that is 1/3 times the basic voltage can be obtained. In order to repeat the two states, it is only necessary to reverse the open / close state of each switch every predetermined period, but such a control circuit can use the same control circuit as described above. It is.

第11 4分圧降圧回路
図8には、Cを4個用いて1/4倍の電圧に降圧する例(4分圧降圧回路と呼ぶ)が示されている。この図に示すように、4分圧降圧回路は、4個のC(図8中ではC1、C2、C3、C4と記す)を備えている。そして、これら4個のキャパシタは全て同一容量である。
The eleventh 4 partial pressure step-down circuit 8, an example of the step-down to 1/4 times the voltage using four C (referred to as 4 partial pressure step-down circuit) is shown. As shown in this figure, the four-divided voltage step-down circuit includes four Cs (denoted as C1, C2, C3, and C4 in FIG. 8). These four capacitors all have the same capacity.

また、4分圧降圧回路は、NopenグループのスイッチSW3を備えており、このスイッチSW3によってキャパシタC1、C2、C3の直列回路に基本電圧が印加され充電される。また、NopenグループのスイッチSW2aがキャパシタC1とキャパシタC2との間に、同じくのNopenグループのスイッチSW2bがキャパシタC2とキャパシタC3との間に、同じくのNopenグループのスイッチSW2cがキャパシタC3とキャパシタC4との間に、それぞれ設けられており、これらのキャパシタを直列に接続する役割を果たしている(図8参照)。   The quadrature voltage step-down circuit includes a Nopen group switch SW3, and a basic voltage is applied to the series circuit of the capacitors C1, C2, and C3 by the switch SW3 to be charged. Further, the switch SW2a of the Nopen group is between the capacitors C1 and C2, the switch SW2b of the same Nopen group is between the capacitors C2 and C3, and the switch SW2c of the same Nopen group is the capacitors C3 and C4. Are provided, and serve to connect these capacitors in series (see FIG. 8).

また、4分圧降圧回路は、NcloseグループのスイッチSW1a、SW1b、SW1cを備えており、このスイッチSW1a、SW1b、SW1cによって4分圧出力とキャパシタC1、C2、C3、C4の並列回路が接続されて降圧が行われる(図8参照)。   Further, the quadrature voltage step-down circuit includes Nclose group switches SW1a, SW1b, and SW1c, and the parallel circuit of the quadrant voltage output and the capacitors C1, C2, C3, and C4 is connected by the switches SW1a, SW1b, and SW1c. Thus, the voltage is lowered (see FIG. 8).

さらに、NopenグループのスイッチSW2a、SW2b、SW2cが閉じた場合に、キャパシタC2やC3、C4がショートして放電してしまうのを防止するために、ダイオードD1、D2、D3が備えられている(図8参照)。   Furthermore, diodes D1, D2, and D3 are provided to prevent the capacitors C2, C3, and C4 from being short-circuited and discharged when the Nopen group switches SW2a, SW2b, and SW2c are closed (see FIG. (See FIG. 8).

動作
まず、NopenグループのスイッチSW3を「閉」状態とし、同じくNopenグループのスイッチSW2a、SW2b、SW2cを全て「閉」状態とする。一方、NcloseグループのスイッチSW1a、SW1b、SW1cを「開」状態とする。この状態では、キャパシタC1及びC2、C3、C4が直列に接続され、この直列回路には基本電圧が印加され充電される。この基本電圧入力は、各種電源を利用することができる。また、この状態を充電状態と呼ぶ。
Operation First, the switch SW3 of the Nopen group is set to the “closed” state, and the switches SW2a, SW2b, and SW2c of the Nopen group are all set to the “closed” state. On the other hand, the switches SW1a, SW1b, and SW1c in the Nclose group are set to the “open” state. In this state, the capacitors C1 and C2, C3, C4 are connected in series, and a basic voltage is applied to the series circuit to be charged. For this basic voltage input, various power sources can be used. This state is called a charged state.

次に、NopenグループのスイッチSW3を「開」状態とし、同じくNopenグループのスイッチSW1a及びSW1b、SW1cを「開」状態とする。一方、NcloseグループのスイッチSW1a、SW1b、SW1cを「閉」状態にする。   Next, the switch SW3 of the Nopen group is set to the “open” state, and the switches SW1a, SW1b, and SW1c of the Nopen group are set to the “open” state. On the other hand, the switches SW1a, SW1b, SW1c of the Nclose group are set to the “closed” state.

このような状態では、4個のキャパシタC1及びC2、C3、C4は並列に4分圧出力に接続される。キャパシタC1、C2、C3、C4の容量は全て同一であるので、各キャパシタの両端電圧は基本電圧の1/4となる。4個のキャパシタを並列に接続することによって、4分圧出力には、基本電圧の1/4の電圧が表れる。このようにして降圧(4分圧)が行われる。また、この状態を放電状態と呼ぶ。   In such a state, the four capacitors C1 and C2, C3, C4 are connected in parallel to the quadrature output. Since the capacitors C1, C2, C3, and C4 have the same capacitance, the voltage across each capacitor is 1/4 of the basic voltage. By connecting four capacitors in parallel, a voltage that is 1/4 of the basic voltage appears in the four-divided output. In this way, step-down (four-part pressure) is performed. This state is called a discharge state.

以上述べたような2個の状態(充電状態、放電状態)を繰り返すことによって、基本電圧の1/4倍の電圧が得られる。2個の状態を繰り返すためには、所定期間毎に各スイッチの開閉状態を反転していけば良いが、そのような制御回路は、これまで述べたのと同様の制御回路を用いることが可能である。   By repeating the two states (charged state and discharged state) as described above, a voltage ¼ times the basic voltage can be obtained. In order to repeat the two states, it is only necessary to reverse the open / close state of each switch every predetermined period, but such a control circuit can use the same control circuit as described above. It is.

第12 降圧回路の多相接続
上記図6、図7、図8では降圧回路の例を示したが、この降圧回路を複数個用いて図5のような多相構成を構成することも好適である。
12 shows the example of the step-down circuit in FIG. 6, FIG. 7 and FIG. 8, but it is also preferable to construct a multi-phase configuration as shown in FIG. 5 by using a plurality of step-down circuits. is there.

例えば、2個の降圧回路を用いる場合は、n分圧降圧回路Aと、n分圧降圧回路Bとを出力逆位相で同期させることによって、交互に出力をし、滑らかな直流を得ることが可能である。複数接続する個数を増やし、3相、4相・・・にすればより滑らかな直流が得られることは図5で述べた昇圧回路の場合と同様である。 For example, when two step-down circuits are used, the n voltage-dividing step-down circuit A and the n voltage-dividing step-down circuit B are synchronized with each other in the output reverse phase, thereby outputting alternately and obtaining a smooth direct current. Is possible. As in the case of the booster circuit described with reference to FIG. 5, it is possible to obtain a smoother direct current by increasing the number of connections to be 3 phase, 4 phase,.

第13 多相接続の変形例
上述した図5の例では、2個の昇圧回路を並べて、順番に放電・充電を繰り返す構成を示した。また、同様の構成を降圧回路でも採用できることを上記第12で説明した。
13th Modification of Multiphase Connection In the example of FIG. 5 described above, a configuration in which two booster circuits are arranged side by side and discharge / charge is repeated in sequence is shown. Further, it has been described in the twelfth aspect that a similar configuration can be adopted in the step-down circuit.

このような多相接続の場合に、繰り返しの切換の際に、出力を所定時間オーバーラップさせればより滑らかな出力を得ることができると考えられる。   In such a multiphase connection, it is considered that a smoother output can be obtained if the outputs are overlapped for a predetermined time during repeated switching.

例えば、図5で示すように、n倍圧昇圧回路Aと、n倍圧昇圧回路Bとを交互に放電させる場合、以下のような動作となる。   For example, as shown in FIG. 5, when the n-fold voltage booster circuit A and the n-fold voltage booster circuit B are alternately discharged, the following operation is performed.

まず、n倍圧昇圧回路Aを、出力状態、すなわち「放電」状態とし、n倍圧昇圧回路Bを「充電」状態とする。   First, the n-fold voltage booster circuit A is set to the output state, that is, the “discharge” state, and the n-fold voltage booster circuit B is set to the “charge” state.

次に、n倍圧昇圧回路Aを放電状態に維持したまま、n倍圧昇圧回路Bを「放電」状態とする。これがオーバーラップ状態であり、切換の際には、このように2個の相の出力が同時に出力される期間がある。   Next, the n-fold voltage booster circuit B is set to the “discharge” state while the n-fold voltage booster circuit A is maintained in the discharged state. This is an overlapped state, and there is a period during which the outputs of the two phases are simultaneously output during switching.

オーバーラップ状態から、n倍圧昇圧回路Aを「充電」状態とすることによって、n倍圧昇圧回路Bのみが出力、すなわち「放電」状態となる。これがn倍圧昇圧回路Bの放電状態である。   By switching the n-fold voltage booster circuit A from the overlap state to the “charge” state, only the n-fold voltage booster circuit B is in an output state, that is, a “discharge” state. This is the discharge state of the n-fold voltage booster circuit B.

次に、n倍圧昇圧回路Bを放電状態に維持したまま、n倍圧昇圧回路Aを「放電」状態とする。これもオーバーラップ状態であり、2相の回路の出力が同時に出力される瞬間である。   Next, the n-fold voltage booster circuit A is set to the “discharge” state while the n-fold voltage booster circuit B is maintained in the discharged state. This is also an overlap state, and is the moment when the outputs of the two-phase circuit are output simultaneously.

このオーバーラップ状態から、n倍圧昇圧回路Bを「充電」状態とすることによって、n倍圧昇圧回路Aのみが出力、すなわち「放電」状態となる。これがn倍圧昇圧回路Aの放電状態である。   By setting the n-fold voltage booster circuit B to the “charge” state from this overlapped state, only the n-fold voltage booster circuit A is in an output state, that is, a “discharge” state. This is the discharge state of the n-fold voltage booster circuit A.


以下、同様の動作を順次繰り返す。

Thereafter, similar operations are sequentially repeated.

このような動作を行わせるには、図示していない制御回路が各制御信号に対して、切換時に重なりを設ける必要がある。この重なりがオーバーラップであり、重なりが多ければ、オーバーラップ時間が増え、より滑らかな出力が得られる。このように駆動信号にある程度のオーバーラップ時間を持たせることは各駆動信号の切換のタイミングを調整することによって容易に実現することができる。   In order to perform such an operation, a control circuit (not shown) needs to provide an overlap for each control signal when switching. This overlap is an overlap, and if there are many overlaps, the overlap time increases and a smoother output can be obtained. In this way, giving the drive signal a certain overlap time can be easily realized by adjusting the switching timing of each drive signal.

本実施の形態にかかる電圧マルチ・デバイド回路の利用形態を示す説明図である。It is explanatory drawing which shows the utilization form of the voltage multi-divide circuit concerning this Embodiment. 2倍圧昇圧回路の回路図である。It is a circuit diagram of a double voltage booster circuit. 3倍圧昇圧回路の回路図である。It is a circuit diagram of a triple voltage booster circuit. 4倍圧昇圧回路の回路図である。It is a circuit diagram of a quadruple voltage booster circuit. 複数の昇圧回路を備える多相回路の機能説明図である。It is a function explanatory view of a polyphase circuit provided with a plurality of boosting circuits. 2分圧降圧回路の回路図である。FIG. 3 is a circuit diagram of a two-divided voltage down converter. 3分圧降圧回路の回路図である。It is a circuit diagram of a 3 voltage dividing step-down circuit. 4分圧降圧回路の回路図である。It is a circuit diagram of a 4 voltage dividing step-down circuit.

符号の説明Explanation of symbols

10 電圧マルチ・デバイド回路
12 電源
14 SWタイミング発生コントロール
C キャパシタ 又は 2次電池(充電池)
D ダイオード
SW スイッチ
10 voltage multi-divide circuit 12 power supply 14 SW timing generation control C capacitor or secondary battery (rechargeable battery)
D Diode SW switch

Claims (10)

第1のキャパシタと、
基本電圧と前記第1のキャパシタの第1端子とを結び、前記基本電圧から前記第1端子へ向かう方向が順方向である上流ダイオードと、
2倍圧出力と前記第1のキャパシタの第1端子とを結び、前記第1端子から前記2倍圧出力へ向かう方向が順方向である出力ダイオードと、
前記第1のキャパシタの第2端子と前記基本電圧とを結ぶNopenスイッチと、
前記第1のキャパシタの第2端子と接地とを結ぶNcloseスイッチと、
制御回路と、
を含み、
前記制御回路は、充電時に、前記Ncloseスイッチを閉じ、前記Nopenスイッチを開き、放電時に、前記Ncloseスイッチを開き、前記Nopenスイッチを閉じることを特徴とする昇圧回路。
A first capacitor;
An upstream diode that connects a basic voltage and the first terminal of the first capacitor, and a direction from the basic voltage toward the first terminal is a forward direction;
An output diode connecting the double voltage output and the first terminal of the first capacitor, the direction from the first terminal toward the double voltage output being a forward direction;
A Nopen switch connecting the second terminal of the first capacitor and the basic voltage;
An Nclose switch connecting the second terminal of the first capacitor and ground;
A control circuit;
Including
The control circuit closes the Nclose switch and opens the Nopen switch when charging, and opens the Nclose switch and closes the Nopen switch when discharging.
第1から第nまでのn個のキャパシタ群と、
基本電圧と前記第k(1=<k=<n)のキャパシタの第1端子とをそれぞれ結び、前記基本電圧から前記第1端子へ向かう方向が順方向である第1から第nまでのn個の上流ダイオード群と、
接地と前記第j(2=<j=<n)のキャパシタの第2端子とをそれぞれ結び、前記第2端子から接地へ向かう方向が順方向である第2から第nまでのn−1個の下流ダイオード群と、
n倍圧出力と前記第1のキャパシタの第1端子とを結び、前記第1端子から前記n倍圧出力へ向かう方向が順方向である出力ダイオードと、
前記第i(1=<i=<n−1)のキャパシタの第2端子と前記第i+1のキャパシタの第1端子とを結ぶ第1から第n−1までのn−1個のNopenスイッチと、前記第n−1のキャパシタの第2端子と前記基本電圧とを結ぶ第nのNopenスイッチと、から成るNopenスイッチ群と、
前記第1のキャパシタの第2端子と接地とを結ぶNcloseスイッチと、
制御回路と、
を含み、
前記制御回路は、充電時に、前記Ncloseスイッチを閉じ、前記Nopenスイッチを開き、放電時に、前記Ncloseスイッチを開き、前記Nopenスイッチを閉じることを特徴とする昇圧回路。ここで、nは2以上の正の整数であり、i、j、kは正の整数である。
N capacitor groups from first to nth;
A basic voltage and a first terminal of the k-th (1 = <k = <n) capacitor are connected to each other, and a direction from the basic voltage toward the first terminal is a forward direction to nth from first to nth. Upstream diode groups,
The ground and the second terminal of the jth (2 = <j = <n) capacitor are connected to each other, and n-1 pieces from the second to the nth in which the direction from the second terminal toward the ground is the forward direction. A downstream diode group of
an output diode that connects the n-fold voltage output and the first terminal of the first capacitor, and a direction from the first terminal toward the n-fold voltage output is a forward direction;
N-1 Nopen switches from 1 to n-1 connecting the second terminal of the i-th (1 = <i = <n-1) capacitor and the first terminal of the i + 1-th capacitor; A Nopen switch group comprising an nth Nopen switch connecting the second terminal of the n-1 th capacitor and the basic voltage;
An Nclose switch connecting the second terminal of the first capacitor and ground;
A control circuit;
Including
The control circuit closes the Nclose switch and opens the Nopen switch when charging, and opens the Nclose switch and closes the Nopen switch when discharging. Here, n is a positive integer of 2 or more, and i, j, and k are positive integers.
請求項1又は2記載の昇圧回路を複数個備え、
前記複数の昇圧回路の中から、いずれかの昇圧回路を順番に放電状態にする多相制御回路と、
を含むことを特徴とする多相昇圧回路。
A plurality of booster circuits according to claim 1 or 2,
A polyphase control circuit that sequentially discharges any one of the plurality of booster circuits; and
A multi-phase booster circuit comprising:
第1のキャパシタと、
第1の端子が2分圧出力に接続し、第2の端子が接地に接続する第2のキャパシタと、
前記第1のキャパシタの第1端子と前記2分圧出力とを結ぶNcloseスイッチと、
前記第1のキャパシタの第2端子と前記第2のキャパシタの第1端子とを結ぶ第1のNopenスイッチと、前記第1のキャパシタの第1端子と基本電圧とを結ぶ入力Nopenスイッチと、から成るNopenスイッチ群と、
接地と前記第1のキャパシタの第2端子とを結び、前記接地から前記第2端子へ向かう方向が順方向であるダイオードと、
制御回路と、
を含み、
前記制御回路は、充電時に、前記Nopenスイッチ群を閉じ、前記Ncloseスイッチを開き、放電時に、前記Nopenスイッチ群を開き、前記Ncloseスイッチを閉じることを特徴とする降圧回路。
A first capacitor;
A second capacitor having a first terminal connected to the two-divided output and a second terminal connected to ground;
An Nclose switch connecting the first terminal of the first capacitor and the two-divided voltage output;
A first Nopen switch connecting the second terminal of the first capacitor and the first terminal of the second capacitor; and an input Nopen switch connecting the first terminal of the first capacitor and a basic voltage. A group of Nopen switches,
A diode connecting ground and the second terminal of the first capacitor, and a forward direction from the ground toward the second terminal;
A control circuit;
Including
The control circuit closes the Nopen switch group and opens the Nclose switch when charging, and opens the Nopen switch group and closes the Nclose switch when discharging.
第1から第n−1までのn−1個のキャパシタ群と、
第1の端子がn分圧出力に接続し、第2の端子が接地に接続する第nのキャパシタと、
前記第1から第n−1までのキャパシタ群の第1端子と前記n分圧出力とを結ぶn−1個のNcloseスイッチ群と、
前記第k(1=<k=<n−1)のキャパシタの第2端子と前記第k+1のキャパシタの第1端子とをそれぞれ結ぶn−1個のNopenスイッチ群と、前記第1のキャパシタの第1端子と基本電圧とを結ぶ入力Nopenスイッチと、から成るNopenスイッチ群と、
制御回路と、
を含み、
前記制御回路は、充電時に、前記Nopenスイッチ群を閉じ、前記Ncloseスイッチを開き、放電時に、前記Nopenスイッチ群を開き、前記Ncloseスイッチを閉じることを特徴とする降圧回路。ここで、nは2以上の正の整数であり、kは正の整数である。
N-1 capacitor groups from the first to the (n-1) th,
An nth capacitor having a first terminal connected to the n-divided output and a second terminal connected to ground;
N-1 Nclose switch groups connecting the first terminals of the first to n-1 capacitor groups and the n divided voltage output;
A group of (n−1) Nopen switches connecting the second terminal of the kth (1 = <k = <n−1) capacitor and the first terminal of the (k + 1) th capacitor; A Nopen switch group comprising an input Nopen switch connecting the first terminal and the basic voltage;
A control circuit;
Including
The control circuit closes the Nopen switch group and opens the Nclose switch when charging, and opens the Nopen switch group and closes the Nclose switch when discharging. Here, n is a positive integer of 2 or more, and k is a positive integer.
請求項4又は5記載の降圧回路を複数個備え、
前記複数の降圧回路の中から、いずれかの降圧回路を順番に放電状態にする多相制御回路と、
を含むことを特徴とする多相降圧回路。
A plurality of step-down circuits according to claim 4 or 5,
Among the plurality of step-down circuits, a polyphase control circuit for sequentially setting any one step-down circuit to a discharge state;
A multi-phase step-down circuit comprising:
請求項3記載の多相昇圧回路において、
前記多相制御回路は、放電状態を切り換える際に、新しく放電状態に置く昇圧回路を放電状態に置いた後、所定のオーバーラップ時間経過後に、それまで放電状態であった昇圧回路を充電状態に置くことを特徴とする多相昇圧回路。
The multiphase booster circuit according to claim 3, wherein
When switching the discharge state, the multi-phase control circuit places a boost circuit that is newly in a discharge state in a discharge state, and after a predetermined overlap time has elapsed, the boost circuit that has been in a discharge state until then is placed in a charge state. A polyphase booster circuit characterized by being placed.
請求項5記載の多相降圧回路において、
前記多相制御回路は、放電状態を切り換える際に、新しく放電状態に置く降圧回路を放電状態に置いた後、所定のオーバーラップ時間経過後に、それまで放電状態であった降圧回路を充電状態に置くことを特徴とする多相降圧回路。
The multiphase step-down circuit according to claim 5,
When switching the discharge state, the multi-phase control circuit places a step-down circuit that is newly placed in the discharge state into the discharge state, and after the predetermined overlap time has elapsed, the step-down circuit that has been in the discharged state is brought into the charge state. A polyphase step-down circuit characterized by being placed.
請求項1から請求項3のいずれかに記載の昇圧回路において、
前記キャパシタに代えて、2次電池を用いたことを特徴とする昇圧回路。
The booster circuit according to any one of claims 1 to 3,
A step-up circuit using a secondary battery instead of the capacitor.
請求項4から請求項6のいずれかに記載の降圧回路において、
前記キャパシタに代えて、2次電池を用いたことを特徴とする降圧回路。
The step-down circuit according to any one of claims 4 to 6,
A step-down circuit using a secondary battery instead of the capacitor.
JP2006307509A 2006-11-14 2006-11-14 Voltage step-up circuit and voltage step-down circuit Pending JP2008125269A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006307509A JP2008125269A (en) 2006-11-14 2006-11-14 Voltage step-up circuit and voltage step-down circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006307509A JP2008125269A (en) 2006-11-14 2006-11-14 Voltage step-up circuit and voltage step-down circuit

Publications (1)

Publication Number Publication Date
JP2008125269A true JP2008125269A (en) 2008-05-29

Family

ID=39509456

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006307509A Pending JP2008125269A (en) 2006-11-14 2006-11-14 Voltage step-up circuit and voltage step-down circuit

Country Status (1)

Country Link
JP (1) JP2008125269A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103441669A (en) * 2013-07-21 2013-12-11 马东林 Accumulated charge pump
DE102013206952A1 (en) * 2013-04-17 2014-11-06 Robert Bosch Gmbh Hand tool

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5288724A (en) * 1976-01-19 1977-07-25 Matsushita Electric Ind Co Ltd Direct current voltage converting circuit
JPS6460259A (en) * 1987-08-28 1989-03-07 Nippon Denso Co Charge pump type booster circuit
JPH08287687A (en) * 1994-12-28 1996-11-01 Texas Instr Inc <Ti> On-chip voltage multiplier circuit for semiconductor memory
JPH0998566A (en) * 1995-09-29 1997-04-08 Nec Corp Power supply circuit
JP2000262045A (en) * 1999-03-11 2000-09-22 Seiko Epson Corp Boosting circuit, and boosting method, and electronic equipment
JP2002176765A (en) * 2000-12-08 2002-06-21 Toshiba Corp Booster circuit
JP2002325431A (en) * 2001-04-24 2002-11-08 Oki Electric Ind Co Ltd Power supply unit
JP2003528558A (en) * 2000-03-22 2003-09-24 ザ ボード オブ トラスティーズ オブ ザ ユニバーシティ オブ イリノイ Dynamically regulated charge pump power converter with ultracapacitor
JP2006067783A (en) * 2004-07-29 2006-03-09 Sanyo Electric Co Ltd Dc-dc converter
JP2006204049A (en) * 2005-01-24 2006-08-03 Nec Electronics Corp Charge pump circuit and its boosting method

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5288724A (en) * 1976-01-19 1977-07-25 Matsushita Electric Ind Co Ltd Direct current voltage converting circuit
JPS6460259A (en) * 1987-08-28 1989-03-07 Nippon Denso Co Charge pump type booster circuit
JPH08287687A (en) * 1994-12-28 1996-11-01 Texas Instr Inc <Ti> On-chip voltage multiplier circuit for semiconductor memory
JPH0998566A (en) * 1995-09-29 1997-04-08 Nec Corp Power supply circuit
JP2000262045A (en) * 1999-03-11 2000-09-22 Seiko Epson Corp Boosting circuit, and boosting method, and electronic equipment
JP2003528558A (en) * 2000-03-22 2003-09-24 ザ ボード オブ トラスティーズ オブ ザ ユニバーシティ オブ イリノイ Dynamically regulated charge pump power converter with ultracapacitor
JP2002176765A (en) * 2000-12-08 2002-06-21 Toshiba Corp Booster circuit
JP2002325431A (en) * 2001-04-24 2002-11-08 Oki Electric Ind Co Ltd Power supply unit
JP2006067783A (en) * 2004-07-29 2006-03-09 Sanyo Electric Co Ltd Dc-dc converter
JP2006204049A (en) * 2005-01-24 2006-08-03 Nec Electronics Corp Charge pump circuit and its boosting method

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102013206952A1 (en) * 2013-04-17 2014-11-06 Robert Bosch Gmbh Hand tool
CN103441669A (en) * 2013-07-21 2013-12-11 马东林 Accumulated charge pump

Similar Documents

Publication Publication Date Title
CN105683854B (en) The boost converter of switching loss with reduction
US10756623B1 (en) Low loss power converter
US11005371B2 (en) Hybrid DC-DC power converter with small voltage conversion ratio
US7786712B2 (en) High-efficiency DC/DC voltage converter including up inductive switching pre-regulator and capacitive switching post-converter
CN102594123B (en) The control circuit of Switching Power Supply, control method and Switching Power Supply, electronic equipment
US8358520B2 (en) High efficiency charge-and-add adjustable DC-DC converter
JP5967871B2 (en) Power supply
US20060087295A1 (en) Non-isolated power conversion system having multiple switching power converters
JP2003111385A (en) Dc-dc converter
TW200924360A (en) Time-multiplexed-capacitor DC/DC converter with multiple outputs
TW200908525A (en) Multi-output power supply device
US20170047839A1 (en) Switched Capacitors with Inverted Break-Before-Make without External Filtering Load Capacitor
JP2003111386A (en) Method of controlling dc-dc converter
JP6526507B2 (en) Step-down circuit and step-down charging circuit using the same
JP2008125269A (en) Voltage step-up circuit and voltage step-down circuit
JP2008125145A (en) Voltage step-up circuit and voltage step-down circuit
JP2011072094A (en) Switched capacitor power supply
JP2017022843A (en) Multiphase dc/dc converter
JP5446637B2 (en) Booster circuit
CN113014093B (en) Two-phase DCDC converter
JP6721754B2 (en) Step-down circuit and step-down charging circuit using the same
JP2010098915A (en) Charge pump circuit
Vanselow et al. A new switching scheme for high-voltage switched capacitor DC-DC converter
JPS60239117A (en) Timing generating circuit
Dam Design and Implementation of Integrated Hybrid Dc-Dc Converterswith Improved Ripple and Power Density

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091026

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100217

A977 Report on retrieval

Effective date: 20111130

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A131 Notification of reasons for refusal

Effective date: 20111220

Free format text: JAPANESE INTERMEDIATE CODE: A131

A02 Decision of refusal

Effective date: 20120412

Free format text: JAPANESE INTERMEDIATE CODE: A02