KR20010008822A - 반도체 패키지 - Google Patents

Abstract

반도체 패키지를 개시한다. 본 발명에 따르면, 반도체 칩, 상기 반도체 칩의 일측에 부착되며 절연성 베이스 층과 상기 베이스 층에 형성된 도전성 패턴을 구비한 내부 리드, 상기 내부 리드의 일측에 부착되는 도전성 외부 리드를 포함하는 반도체 패키지가 제공된다. 본 발명에 따른 반도체 패키지는 별도로 제작된 내부 리드와 외부 리드를 상호 접합에 의해 연결하므로, 리드의 피치등과 같은 설계 사양의 선택이 용이하며, 제작이 용이해지는 장점이 있다. 또한 리드의 수가 증가하는 경우에도 적응할 수 있다는 장점을 가진다.

Description

반도체 패키지{Semiconductor package}

본 발명은 반도체 패키지에 관한 것으로서, 구체적으로는 별개의 내부 리드와 외부 리드를 접착하는 구조를 채용하여 많은 리드를 설치할 수 있도록 개선한 반도체 패키지에 관한 것이다.

일반적으로, 반도체 패키지는 반도체 칩과 리드 프레임으로 구성되며, 상기 리드 프레임은 상기 반도체 칩을 지지하는 패드와, 상기 반도체 칩의 전극에 골드 와이어로 와이어 본딩되는 내부 리드와, 상기 반도체 칩을 외부 회로에 전기적으로 연결시키는 외부 리드를 포함한다. 한편, 최근에 널리 사용되고 있는 엘오씨 타입(L.O.C. type:lead on chip type) 또는 씨오엘 타입(C.O.L. type:chip on lead type)의 반도체 패키지에서는 상기 패드 부분을 제거하고 반도체 칩을 내부 리드의 일측에 절연성 양면 테이프로 접착하는 방식을 사용하고 있다.

도 1은 종래 기술에 따른 엘오씨(LOC) 타입의 반도체 패키지를 설명하기 위해 나타낸 개략적인 단면도이다.

도면을 참조하면, 반도체 칩(10)의 상부에 내부 리드(11)의 일측 단부가 절연성 양면 테이프(13)로 접착되어 있다. 그리고 상기 반도체 칩(10)의 전극과 상기 내부 리드(11)는 골드 와이어(14)로 와이어 본딩되어 있으며, 상기 골드 와이어(14)는 상기 반도체 칩(10)의 전극과 상기 리드(11)를 전기적으로 상호 연결한다. 상기 반도체 칩(10)과 상기 리드(11)의 조립체는 외부의 충격으로부터 상기 조립체를 보호하기 위하여 몰딩되어 있으며, 몰딩 재료는 예를 들면 에폭시 수지 등이다.

도 2는 종래 기술에 따른 씨오엘(COL) 타입의 반도체 패키지에 대한 개략적인 단면도이다.

도면을 참조하면, 반도체 칩(20)은 내부 리드(21)에 의해 지지되며, 상기 반도체 칩(20)과 내부 리드(21)는 절연성 양면 테이프(23)에 의해 접착되어 있다. 반도체 칩(20)의 전극과 내부 리드(21)의 소정 부위는 골드 와이어(24)에 의해 와이어 본딩됨으로써 전기적으로 상호 연결된다. 외부의 충격으로부터 반도체 칩(20)등을 보호하기 위하여 에폭시등의 몰딩 재료(25)로 몰딩되는 것은 도 1 의 경우와 동일하다.

최근의 반도체 패키지 개발 추세에 따르면, 반도체 칩의 고집적화 및 다기능화에 따라 필요로 하는 리드 수가 많아지는 경향이 있다. 따라서 내부 리드의 피치는 점점 작게 설계되는 반면에, 외부 리드의 피치는 그에 대응하여 작아질 수 없다는 문제점이 초래된다. 즉, 반도체 패키지 내부에서 지지되는 내부 리드는 상당한 한계에 이르기까지 피치를 가능한 한 작게 설계해도 문제될 것이 없지만, 반도체 패키지의 외부로 돌출되는 외부 리드는 소정의 강성을 유지하여야 하므로 내부 리드에 적용되는 한계와 동일한 피치로 설계될 수 없다. 만일 외부 리드의 피치를 내부 리드에 대응하여 작게 형성한다면 외부 리드의 길이는 상대적으로 길어지게 된다는 문제점이 있다.

본 발명은 전술한 바와 같은 문제점을 해결하기 위하여 창안된 것으로서, 본 발명의 목적은 외부 리드의 피치 설계가 용이한 반도체 패키지를 제공하는 것이다.

본 발명의 다른 목적은 내부 리드와 외부 리드가 별도로 제작되어 상호 부착됨으로써 형성된 반도체 패키지를 제공하는 것이다.

도 1은 종래 기술에 따른 엘오씨(LOC) 타입의 반도체 패키지를 설명하기 위해 나타낸 개략적인 단면도.

도 2는 종래 기술에 따른 씨오엘(COL) 타입의 반도체 패키지를 설명하기 위해 나타낸 개략적인 단면도.

도 3은 본 고안의 제 1 실시예에 따른 반도체 패키지를 설명하기 위해 나타낸 개략적인 단면도.

도 4는 본 고안의 제 2 실시예에 따른 반도체 패키지를 설명하기 위해 나타낸 개략적인 단면도.

도 5는 본 고안의 제 3 실시예에 따른 반도체 패키지를 설명하기 위해 나타낸 개략적인 단면도.

도 6은 본 고안의 제 4 실시예에 따른 반도체 패키지를 설명하기 위해 나타낸 개략적인 단면도.

도 7a 및 도 7b는 도 3 및 도 6의 일부를 확대하여 나타낸 확대 단면도.

〈도면의 주요부분에 대한 부호의 설명〉

30,40,50,60...반도체 칩 31,41,51,61...내부 리드

32,42,52,62...외부 리드 33,43,53,63...절연성 양면 테이프

34,44,54,64...골드 와이어 35,45,55,65...몰딩재

상기와 같은 목적을 달성하기 위하여, 본 발명에 따르면, 반도체 칩, 상기 반도체 칩의 일측에 부착되며 절연성 베이스 층과 상기 베이스 층에 형성된 도전성 패턴을 구비한 내부 리드, 상기 내부 리드의 일측에 부착되는 도전성 외부 리드를 포함하는 반도체 패키지가 제공된다.

본 발명의 일 특징에 따르면, 상기 내부 리드와 상기 외부 리드는 접합 부위에 도금층을 형성하고 접합 부위를 일치시킨 상태에서 가열 및 가압함으로써 상호 접합된다.

본 발명의 다른 특징에 따르면, 상기 외부 리드는 상기 내부 리드의 저면 일측에 접합되며, 상기 내부 리드의 베이스 층에 형성된 홀에 도전체를 충전하고, 상기 도전체를 상기 내부 리드의 패턴과 상기 외부 리드에 각각 접촉시킴으로써 전기적인 연결이 이루어진다.

본 발명의 다른 특징에 따르면, 상기 외부 리드는 상기 내부 리드의 상면 일측에 접합되며, 상기 외부 리드 부재를 상기 내부 리드 부재의 도전성 패턴에 정렬된 상태로 접합시킴으로써 전기적인 연결이 이루어진다.

본 발명의 다른 특징에 따르면, 상기 외부 리드는 상기 내부 리드의 저면 일측에 접합되며, 상기 내부 리드의 단부에 상기 내부 리드의 도전 패턴과 상기 외부 리드를 상호 연결하는 도전체를 부가함으로써 전기적인 연결이 이루어진다.

본 발명의 다른 특징에 따르면, 상기 반도체 칩은 상기 내부 리드의 저면에 부착된다.

본 발명의 다른 특징에 따르면, 상기 반도체 칩은 상기 외부 리드의 상면에 부착된다.

이하 첨부된 도면을 참조하여, 본 발명에 따른 반도체 패키지의 실시예를 보다 상세히 설명한다.

도 3은 본 발명의 일 실시예에 따른 반도체 패키지를 설명하기 위해 나타낸 개략적인 단면도이다.

도면을 참조하면, 반도체 패키지는 반도체 칩(30)과, 각각 별도로 만들어진 내부 리드(31) 및, 외부 리드(32)를 포함한다. 내부 리드(31)는 절연성 기판위에 소정의 도전 패턴을 형성한 것이다. 예를 들면, 합성 수지 필름과 같은 절연성 박막 재료에 금속성 재료로 패턴을 형성함으로써 제작된다. 즉, 도면에 표시된 바와 같이, 내부 리드(31)는 절연성의 베이스 층(31b)과, 상기 베이스 층 표면에 형성된 도전성 패턴(31a)을 구비한다. 한편, 외부 리드(32)는 종래 기술에서와 같이 금속성 소재를 에칭이나 스탬핑 가공에 의해 제작되는 것이 바람직하다.

반도체 칩(30)은 상기 내부 리드(31)에 대하여 절연성 양면 테이프(33)에 의하여 접착된다. 그리고 반도체 칩(30)의 전극과 상기 내부 리드(31)의 도전 패턴(31a)은 골드 와이어(34)에 의하여 상호 와이어 본딩된다.

외부 리드(32)는 내부 리드(31)의 단부에서 저면에 접합된다. 외부 리드(32)와 내부 리드(31)의 상호 접합은 소위 공정 접합(eutectic welding)에 의해 수행된다. 예를 들면, 내부 리드(31)의 베이스 층(31b)에는 접합 부위에 니켈 또는 금으로 도금층을 형성하고, 외부 리드(32)의 접합 부위에는 주석(Sn)-납(Pb)의 합금 등과 같은 재료로 도금층을 형성한다. 다음에 해당 접합 부위를 상호 일치하도록 정렬시키고, 도금층을 적절한 수단으로 예열한다. 동시에, 접합 부위에 소정의 압력을 가하면 도금층은 용융됨으로써 상호 접합될 것이다.

내부 리드(31)의 도전성 패턴(31a)은 외부 리드(32)에 대하여 베이스 층(31b)의 홀에 충전된 도전체를 통하거나, 또는 내부 리드(31)의 단부에 부가된 도전체를 통하여 전기적으로 연결될 수 있으며, 이것은 도 7a 및 도 7b에 도시된 바와 같다.

도 7a를 참조하면, 베이스 층(31b)을 천공함으로써 홀(71)을 형성하고, 상기 홀(71)에 도전체(72)를 충전하는 것이다. 홀(71)에 충전된 도전체(72)는 베이스 층(31b)의 상부에 형성된 패턴(31a)과 금속재의 외부 리드(32)에 각각 접촉함으로써 전기적인 연결이 가능하다. 한편 도7b를 참조하면, 내부 리드(31)의 단부에 도전체(73)를 부가함으로써, 패턴(31a)이 외부 리드(32)에 전기적으로 연결될 수 있다.

다시 도 3을 참조하면, 반도체 칩(30), 내부 리드(31), 상기 골드 와이어(34)와 상기 외부 리드(32)의 구성체는 외부의 충격으로부터 보호받을 수 있도록 에폭시 수지 등의 몰딩재(35)에 의하여 몰딩되어 있다.

도 4는 본 발명의 제 2 실시예에 따른 반도체 패키지를 설명하기 위해 나타낸 개략적인 단면도이다.

도면을 참조하면, 반도체 패키지는 반도체 칩(40)과, 각각 별도로 형성되어 상호 접합된 내부 리드(41) 및, 외부 리드(42)를 포함한다. 여기서 상기 반도체 칩(40)과 상기 내부 리드(41)는 절연성 양면 접착 테이프(43)에 의하여 접착된다. 내부 리드(41)는 도 3의 실시예에서와 마찬가지로 절연성 기판 재료로 제작된 베이스 층(41b)과 그 위에 형성된 도전성 패턴(41a)을 가진다. 반도체 칩(40)의 전극과 상기 내부 리드(41)의 도전성 패턴(41a)은 골드 와이어(44)로 와이어 본딩된다.

내부 리드(41)에 대한 외부 리드(42)의 접합은 위에서 설명한 공정 접합에 의해 이루어질 수 있다. 즉, 내부 리드(41)와 외부 리드(42)의 접합 부위에 도금층을 형성하고, 해당 접합 부위를 가열 압착함으로써 접합이 이루어진다. 한편, 이러한 압착은 내부 리드(41)의 패턴(41a)에 외부 리드(42)를 정렬시킨 상태에서 이루어져야 하며, 따라서 기계적인 접합과 동시에 전기적인 연결이 이루어질 수 있다.

도 5는 본 발명의 제 3 실시예에 따른 반도체 패키지를 설명하기 위해 나타낸 개략적인 단면도이다.

도면을 참조하면, 반도체 패키지는 반도체 칩(50)과 각각 별도로 만들어진 내부 리드(51) 및, 외부 리드(52)를 포함하며, 반도체 칩(50)은 내부 리드(51)의 일 단부 저면에 절연성 양면 접착 테이프(53)로 접착된다. 내부 리드(51)는 다른 실시예와 마찬가지로 절연성 베이스 층(51b)과 도전성 패턴(51a)을 가진다. 반도체 칩(50)의 전극과 내부 리드(51)의 도전성 패턴(51a)은 골드 와이어(54)에 의하여 상호 와이어 본딩된다. 내부 리드(51)와 외부 리드(52)는 위에서 설명한 공정 접합에 의해 상호 접합될 수 있으며, 외부 리드(52)를 내부 리드(51)의 도전 패턴(51a)에 정렬시킨 상태에서 공정 접합을 수행함으로써 전기적인 연결이 가능하다. 상기 반도체 칩(50)등은 몰딩 재료(55)에 의하여 몰딩되어 있다.

도 6은 본 발명의 제 4 실시예에 따른 반도체 패키지를 설명하기 위해 나타낸 개략적인 단면도이다.

도면을 참조하면, 반도체 패키지는 반도체 칩(60)과 각각 별도로 만들어진 내부 리드(61) 및, 외부 리드(62)를 포함한다. 여기서 상기 반도체 칩(60)과 상기 내부 리드(61)는 절연성 양면 접착 테이프(63)에 의하여 접착된다. 내부 리드(61)는 절연성 베이스 층(61b)과 그 위에 형성된 도전성 패턴(61a)을 포함한다. 골드 와이어(64)에 의해 상기 도전성 패턴(61a)과 반도체 칩(60)의 전극이 상호 연결되며, 공정 접합에 의해 상기 내부 리드(61)와 외부 리드(62)가 상호 접합된다. 상기 내부 리드(61)를 상기 외부 리드(62)에 전기적으로 연결하는 방법은 위에서 도 7a 와 도 7b를 참조하여 설명된 바와 같다. 반도체 칩(60)등을 외부의 충격으로부터 보호하기 위하여 에폭시 수지 등의 몰딩 재료(65)로 몰딩한다.

이상에서 설명된 바와 같이, 본 발명에 따른 반도체 패키지는 별도로 제작된 내부 리드와 외부 리드를 상호 접합에 의해 연결하므로, 리드의 피치등과 같은 설계 사양의 선택이 용이하며, 제작이 용이해지는 장점이 있다. 또한 리드의 수가 증가하는 경우에도 적응할 수 있다는 장점을 가진다.

본 발명은 첨부된 도면에 도시된 일 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 수 있을 것이다. 따라서 본 발명의 진정한 보호 범위는 첨부된 청구 범위에 의해서만 정해져야 할 것이다.

Claims (3)

1. 반도체 칩,

   상기 반도체 칩의 일측에 부착되며 절연성 베이스 층과 상기 절연성 베이스 층에 형성된 도전성 패턴을 구비한 내부 리드,

   상기 내부 리드의 일측에 부착되는 도전성 외부 리드를 포함하는 반도체 패키지.
2. 제1항에 있어서, 상기 내부 리드와 상기 외부 리드는 접합 부위에 도금층을 형성하고 접합 부위를 일치시킨 상태에서 가열 및 가압함으로써 상호 접합되는 것을 특징으로 하는 반도체 패키지.
3. 제1항 또는 제2항에 있어서, 상기 외부 리드는 상기 내부 리드의 상면 일측에 접합되며, 상기 외부 리드를 상기 내부 리드의 도전성 패턴에 정렬된 상태로 접합시킴으로써 전기적인 연결이 이루어지는 것을 특징으로 하는 반도체 패키지.