KR20010008595A - 정션 누설로 절연파괴되는 퓨즈를 갖는 반도체소자 및 그제조방법 - Google Patents
정션 누설로 절연파괴되는 퓨즈를 갖는 반도체소자 및 그제조방법 Download PDFInfo
- Publication number
- KR20010008595A KR20010008595A KR1019990026512A KR19990026512A KR20010008595A KR 20010008595 A KR20010008595 A KR 20010008595A KR 1019990026512 A KR1019990026512 A KR 1019990026512A KR 19990026512 A KR19990026512 A KR 19990026512A KR 20010008595 A KR20010008595 A KR 20010008595A
- Authority
- KR
- South Korea
- Prior art keywords
- impurity region
- film
- fuse
- conductive
- substrate
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G08—SIGNALLING
- G08B—SIGNALLING OR CALLING SYSTEMS; ORDER TELEGRAPHS; ALARM SYSTEMS
- G08B21/00—Alarms responsive to a single specified undesired or abnormal condition and not otherwise provided for
- G08B21/18—Status alarms
- G08B21/187—Machine fault alarms
-
- G—PHYSICS
- G08—SIGNALLING
- G08B—SIGNALLING OR CALLING SYSTEMS; ORDER TELEGRAPHS; ALARM SYSTEMS
- G08B25/00—Alarm systems in which the location of the alarm condition is signalled to a central station, e.g. fire or police telegraphic systems
- G08B25/01—Alarm systems in which the location of the alarm condition is signalled to a central station, e.g. fire or police telegraphic systems characterised by the transmission medium
- G08B25/08—Alarm systems in which the location of the alarm condition is signalled to a central station, e.g. fire or police telegraphic systems characterised by the transmission medium using communication transmission lines
-
- G—PHYSICS
- G08—SIGNALLING
- G08B—SIGNALLING OR CALLING SYSTEMS; ORDER TELEGRAPHS; ALARM SYSTEMS
- G08B27/00—Alarm systems in which the alarm condition is signalled from a central station to a plurality of substations
- G08B27/006—Alarm systems in which the alarm condition is signalled from a central station to a plurality of substations with transmission via telephone network
Landscapes
- Business, Economics & Management (AREA)
- Emergency Management (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Memories (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
정션 누설로 절연파괴되는 퓨즈를 갖는 반도체소자 및 그 제조방법에 대해 개시되어 있다. 본 발명의 반도체 소자는 제 1도전형 웰을 갖는 실리콘기판 상부에 게이트 전극과, 게이트 전극 사이에 드러난 기판의 제 1영역에 제 2도전형 불순물이 저농도로 주입된 제 1불순물 영역과, 기판의 다른 제 2영역에 제 2도전형 불순물이 고농도로 주입된 제 2불순물 영역을 갖는 트랜지스터와, 트랜지스터를 갖는 기판 전면에 형성된 층간 절연막의 콘택홀을 통해서 제 1불순물 영역에 콘택되며, 층간 절연막 및 불순물 영역의 정션 부분에 실리콘과 반응하여 누설전류를 크게 일으키는 장벽 금속막을 포함하는 금속 전극과, 층간절연막의 다른 콘택홀의 내측벽에 절연막으로 이루어진 스페이서 월을 통해서 제 2불순물 영역에 콘택되도록 순차적으로 적층된 절연체박막 및 도전막을 포함하는 퓨즈를 구비한다. 이에, 본 발명의 반도체 소자는 퓨즈의 전극으로 사용되는 도전막과 또 다른 전극으로 사용되는 불순물 영역 사이에 있는 절연체박막이 트랜지스터에 가해지는 낮은 전위에 의해서도 트랜지스터의 채널을 통하여 흐르는 다른 콘택 전극에서 발생하는 누설 전류에 의해 절연파괴되어 프로그래밍된다.
Description
본 발명은 퓨즈를 포함하는 반도체소자 및 그 제조 방법에 관한 것으로서, 특히, 내부 소자에서 발생한 정션 누설로 절연파괴되는 퓨즈(fuse)를 갖는 반도체소자 및 그 제조방법에 관한 것이다.
반도체 메모리 장치는 메모리의 리던던시 셀(redundancy cell)을 서브 어레이 블록별로 설치해두는데, 예를 들면 256K 셀 어레이마다 여분의 행과 열을 미리 설치해 두어 결함이 발생하여 불량이 된 메모리 셀을 행/열 단위로 여분의 메모리 리던던시 셀로 치환시킨다. 이 리페어 회로는 웨이퍼 제조 공정이 종료되면 테스트를 통해서 불량 메모리 셀을 골라내어 그에 해당하는 리던던시 셀의 어드레스 신호로 바꾸어 주는 프로그래밍을 내부 회로에 행하며 이에 따라 실제 사용할 때에 불량 라인에 해당하는 어드레스가 입력되면 리던던시 셀의 라인으로 선택이 바뀌게 된다.
이러한 프로그래밍 방식에는 과전류로 퓨즈를 녹여 절단하는 전기 퓨즈 방식, 레이저 빔으로 퓨즈를 태워버리는 방식 등이 있으며, 이 방법들 중에서 레이저를 이용하여 퓨즈를 절단하는 방식이 단순하면서도 확실하고 레이아웃도 용이하여 자주 사용되고 있다.
그러나, 레이저 방식의 프로그래밍 방법은 별도의 불량 셀을 러던던시 셀로 교체하기 위해 고가의 레이저 장비를 이용한 리페어 공정이 필요하며, 제조 공정 중에 부가적인 퓨즈 윈도우(window) 공정을 실시하여 퓨즈를 절단하고자 하는 부분에 레이저를 조사하여 프로그래밍을 실시한 후에 패시베이션 공정을 실시하기 때문에 리페어 공정이 복잡하며 번거러운 문제점이 있었다.
본 발명의 목적은 상기와 같은 종래기술의 문제점을 해결하기 위하여, 트랜지스터의 턴온시 금속 전극과 불순물 영역 사이의 장벽 금속막으로 인해 발생되는 누설 전류를 이용하여 다른 불순물 영역과 접하는 절연체박막을 절연파괴함으로써 절연체박막 위의 도전막과 기판이 도통되어 퓨즈의 역할을 하여 웨이퍼 및 패키지 레벨에서도 반도체소자의 리페어 내지 프로그래밍 방법이 간단한 정션 누설로 절연파괴되는 퓨즈를 갖는 반도체소자 및 그 제조방법을 제공하는데 있다.
도 1은 본 발명에 따른 정션 누설로 절연파괴되는 퓨즈를 갖는 반도체소자의 구조를 나타낸 수직 단면도.
도 2a 및 도 2b는 각각 본 발명에 따른 정션 누설로 절연파괴되는 퓨즈를 갖는 반도체소자의 제조방법 중에서 트랜지스터의 제조 공정을 설명하기 위한 수직 단면도 및 평면도.
도 3a 및 도 3b는 각각 본 발명에 따른 반도체소자의 제조방법 중에서 퓨즈를 형성하기 위해 트랜지스터의 고농도 불순물 영역과 접하는 절연체박막과 도전막을 형성하는 제조 공정을 설명하기 위한 수직 단면도 및 평면도.
도 4a 및 도 4b는 각각 본 발명에 따른 반도체소자의 제조방법 중에서 사진 공정에 의해 상기 절연체박막과 도전막이 패터닝된 것을 나타낸 수직 단면도 및 평면도.
도 5a 및 도 5b는 각각 본 발명에 따른 반도체소자의 제조 방법 중에서 트랜지스터의 다른 저농도 불순물 영역과 접하는 금속 전극의 제조 공정을 설명하기 위한 수직 단면도 및 평면도.
*도면의 주요 부분에 대한 부호의 설명*
10 : 실리콘 기판 12 : 게이트 산화막
14 : 게이트전극 16, 24 : 스페이서 월
18, 19 : 저농도 불순물 영역 20 : 고농도 불순물 영역
22 : 제 1층간절연막 26 : 절연체박막
28 : 도전막 30 : 포토레지스트 패턴
32 : 퓨즈의 상부 패턴 34 : 제 2층간절연막
36 : 장벽 금속막 38 : 금속
40, 44 : 콘택전극
상기 목적을 달성하기 위하여 본 발명은 전기적으로 절연파괴되는 퓨즈를 포함하는 반도체소자의 구성에 있어서, 제 1도전형 웰을 갖는 실리콘기판 상부에 도전형 폴리실리콘으로 이루어진 게이트 전극과, 게이트 전극 사이에 드러난 기판의 제 1영역에 제 2도전형 불순물이 저농도로 주입된 제 1불순물 영역과, 기판의 다른 제 2영역에 제 2도전형 불순물이 고농도로 주입된 제 2불순물 영역을 갖는 트랜지스터와, 상기 트랜지스터를 갖는 기판 전면에 형성된 층간 절연막의 콘택홀을 통해서 제 1불순물 영역에 콘택되며, 층간 절연막 및 불순물 영역의 정션 부분에 실리콘과 반응하여 누설전류를 크게 일으키는 장벽 금속막을 포함하는 금속 전극과, 층간절연막의 다른 콘택홀의 내측벽에 절연막으로 이루어진 스페이서 월을 통해서 제 2불순물 영역에 콘택되도록 순차적으로 적층된 절연체박막 및 도전막을 포함하여, 트랜지스터의 턴온시 금속 전극과 제 1불순물 영역간에서 발생되는 누설 전류에 의해 절연체박막이 절연파괴되어 상부의 도전막과 제 2불순물 영역이 도통되는 퓨즈를 구비하는 것을 특징으로 한다.
본 발명은 금속 전극과 제 1불순물 영역간의 정션 면적이 퓨즈의 절연체박막과 제 2불순물 영역간보다 더 큰 것이 바람직하다. 또한, 장벽 금속막은 Ti, TiN 중에서 선택된 어느 한 물질 내지 순차적으로 두 물질을 모두 사용하고, 퓨즈를 구성하는 도전막은 폴리실리콘을 사용하고, 절연체박막은 산화막, 질화막, 자연산화막, 열산화막 중에서 선택된 어느 하나를 사용하는 것이 바람직하다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 일실시예에 대해 상세하게 설명하고자 한다.
도 1은 본 발명에 따른 정션 누설로 절연파괴되는 퓨즈를 갖는 반도체소자의 구조를 나타낸 수직 단면도이다.
본 발명의 퓨즈를 갖는 반도체소자는 프로그래밍에 따라 턴온되는 트랜지스터(10)와, 트랜지스터(10)의 어느 한 접합 영역에 연결되어 상기 트랜지스터(10)의 턴온시 누설 전류를 발생하는 금속 전극(42)과, 트랜지스터(10)의 다른 접합 영역에 연결되도록 절연체박막(26') 및 도전막(28')으로 이루어지며 상기 금속 전극(42)과 기판 사이에서 유발된 누설 전류에 의해 절연체박막(26')이 절연파괴되어 도전막(28')과 기판, 그 아래의 불순물 영역(20)이 도통되는 퓨즈(32)를 포함한다.
도 1을 참조하면, 상기 트랜지스터는 제 1도전형, p-형 웰을 갖는 실리콘기판(2) 상부에 도전형 폴리실리콘으로 이루어진 게이트 전극(14)과, 게이트 전극(14) 사이에 드러난 기판의 어느 한 영역에 제 2도전형, n형 불순물이 저농도로 주입된 제 1불순물 영역(18)과, 다른 영역에 제 2도전형, n형 불순물이 고농도로 주입된 제 2불순물 영역(20)을 갖는다. 이때, 상기 게이트 전극(14) 하부에는 게이트 산화막(12), 그 측벽에는 스페이서 월(16)이 형성되어 있다. 그리고, 제 2불순물 영역(20)은 게이트 전극(14)의 에지 근방의 기판에 n형 불순물이 저농도로 주입된 LDD 구조(19)를 가질 수도 있다.
그러므로, 본 발명에 따른 정션 누설로 절연파괴되는 퓨즈(32)를 갖는 반도체 소자는 트랜지스터의(10)가 턴온될 때 B 영역의 얇은 절연체막(26')이 낮은 전위에서도 쉽게 절연파괴된다. 이로 인해 도전막(28')과 n+ 불순물 영역(20)이 연결되어 도전막(28')에 인가되는 전위가 기판(2)으로 통하게 된다.
본 발명의 퓨즈의 프로그래밍은 트랜지스터(10)가 턴온될 때 발생하는 금속 전극(42)의 정션 누설 전류(Iℓ)를 이용한 것이다. 즉, 금속 전극(42)의 콘택면에서 발생하는 누설 전류(Iℓ)는 금속 전극(42)의 콘택 면적이 매우 큰 경우에 금속(38)과 기판(2) 사이에 있는 장벽 금속막(36)인 Ti가 작은 크기의 금속 콘택보다 실리콘 반응이 크게 일어나서 그 계면에 TiSi2를 형성하여 실리콘 손실이 커지고 정션 깊이가 얕아져 누설 전류가 많아진다. 더욱이, 장벽 금속막(36)의 두께가 두꺼울수록 금속 콘택의 정션 누설의 효과 또한 커진다.
그러므로, 본 발명은 트랜지스터(10)의 턴온시 금속 전극(42)과 제 1불순물 영역(18)간에서 발생되는 누설 전류(Iℓ)에 의해 퓨즈의 절연체박막(26')이 절연파괴되어 상부의 도전막(28')과 제 2불순물 영역(20)이 도통된다.
한편, 본 발명에 따른 반도체 소자의 제조 공정은 아래 도면들을 참조하여 설명하면 다음과 같다.
도 2a 및 도 2b는 각각 본 발명에 따른 정션 누설로 절연파괴되는 퓨즈를 갖는 반도체소자의 제조방법 중에서 트랜지스터의 제조 공정을 설명하기 위한 수직 단면도 및 평면도이다.
이를 참조하면, 본 발명은 우선, 제 1도전형, p-형 웰을 갖는 실리콘기판(2) 상부에 게이트 산화막(2)을 얇게 형성하고, 그 위에 도전형 폴리실리콘을 증착한 후에 이들을 패터닝하여 게이트 전극(14)을 형성한다. 그리고, 게이트 전극(14) 사이에 드러난 기판의 제 1영역(A)에 제 2도전형, n형 불순물이 저농도로 주입된 제 1불순물 영역(18)을 형성하면서 제 2영역(B)에도 LDD 영역(19)을 형성한다. 그 다음, 제 2영역(B)에만 선택적으로 n형 불순물을 고농도로 주입하여 제 2불순물 영역(20)을 형성하여 트랜지스터(10)를 완성한다.
도 3a 및 도 3b는 각각 본 발명에 따른 반도체소자의 제조방법 중에서 퓨즈를 형성하기 위해 트랜지스터의 고농도 불순물 영역과 접하는 절연체박막과 도전막을 형성하는 제조 공정을 설명하기 위한 수직 단면도 및 평면도이다.
이를 참조하면, 본 발명의 다른 제조 공정은 트랜지스터(10)가 형성된 기판(2) 전면에 제 1층간 절연막(22)을 형성하고, 그 층간 절연막(22) 내에 제 2불순물 영역(B)이 개방되는 콘택홀(도시하지 않음)을 형성한다. 그리고, 층간 절연막(22)에 실리콘질화막을 증착한 후에 에치백 내지 건식 식각 공정으로 상기 실리콘질화막을 식각하여 콘택홀 내측벽에 스페이서 월(24)을 형성한다. 그 다음, 스페이서 월(24)이 형성된 기판(2) 전면에 절연체박막(26)으로서, 실리콘산화막과 도전막(28)으로서 폴리실리콘을 순차적으로 증착하여 콘택홀을 매립한다. 그리고, 사진 공정을 진행하여 상기 도전막(28) 위에 퓨즈의 상부 패턴을 정의하기 위한 포토레지스트 패턴(30)을 형성한다.
또한, 상기 절연체박막(26)은 실리콘산화막 대신에 실리콘질화막, 자연산화막, 열산화막 중에서 어느 하나를 사용해도 된다.
한편, 도 3b의 도면부호 40은 이후 형성될 퓨즈의 콘택 전극을 나타낸다.
도 4a 및 도 4b는 각각 본 발명에 따른 반도체소자의 제조방법 중에서 사진 공정에 의해 상기 절연체박막과 도전막이 패터닝된 것을 나타낸 수직 단면도 및 평면도이다.
이를 참조하면, 본 발명의 다음 공정은 식각 공정을 실시하여 상기 포토레지스트 패턴(30)에 정렬되도록 상기 도전막(28) 및 절연체박막(26)을 패터닝하여 퓨즈의 상부 패턴(32)을 형성한다. 그리고, 포토레지스트 패턴(30)을 제거한다.
도 5a 및 도 5b는 각각 본 발명에 따른 반도체소자의 제조 방법 중에서 트랜지스터의 다른 저농도 불순물 영역과 접하는 금속 전극의 제조 공정을 설명하기 위한 수직 단면도 및 평면도이다.
이를 참조하면, 본 발명의 그 다음 공정은 도 4a 구조를 갖는 결과물 상부에 제 2층간 절연막(34)을 형성하고, 제 1 및 제 2층간 절연막(22,34)내에 제 1불순물 영역(18)이 개방되는 콘택홀을 형성한다. 그리고, 상기 콘택홀을 갖는 제 2층간 절연막(34) 상부에 장벽 금속막(36)을 증착한다. 이때, 장벽 금속막(36)은 Ti, TiN 중에서 선택된 어느 한 물질 내지 순차적으로 두 물질을 모두 사용한다.
그 다음, 상기 장벽 금속막(36)이 형성된 층간 절연막(34)의 콘택홀에 금속(38)으로서 W를 매립하고, 사진 및 식각 공정을 진행하여 금속(38)과 장벽 금속막(36)을 정렬되게 식각하여 금속 전극(42)을 형성한다.
한편, 도 5b의 도면 부호 44는 금속 전극의 콘택 전극을 나타낸다.
본 발명에 따른 반도체 소자의 제조 공정시 금속 전극(42)과 제 1불순물 영역(18)간의 정션 면적이 퓨즈(32)의 절연체박막(26')과 제 2불순물 영역(20)간보다 더 크게 형성할 경우 A영역(금속 콘택의 정션)에서 발생하는 누설 전류량이 커진다.
상기한 바와 같이, 본 발명에 따른 반도체 소자는 퓨즈의 전극으로 사용되는 폴리실리콘과 또 다른 전극으로 사용되는 불순물 영역 사이에 있는 절연체박막이 트랜지스터에 가해지는 외부 전위에 의해서 트랜지스터의 채널을 통하여 흐르는 다른 콘택 전극에서 발생하는 누설 전류에 의해 끊어지게 된다.
이에 따라, 본 발명은 고가의 레이저 장비를 사용하지 않고서도 낮은 전압으로도 퓨즈를 프로그래밍할 수 있을 뿐만 아니라, 웨이퍼 및 패키지 레벨에서 손쉽게 전기적 리페어 내지 프로그래밍이 가능하다.
Claims (6)
- 전기적으로 절연파괴되는 퓨즈를 포함하는 반도체소자의 구성에 있어서,제 1도전형 웰을 갖는 실리콘기판 상부에 도전형 폴리실리콘으로 이루어진 게이트 전극과, 상기 게이트 전극 사이에 드러난 기판의 제 1영역에 제 2도전형 불순물이 저농도로 주입된 제 1불순물 영역과, 기판의 다른 제 2영역에 제 2도전형 불순물이 고농도로 주입된 제 2불순물 영역을 갖는 트랜지스터;상기 트랜지스터를 갖는 기판 전면에 형성된 층간 절연막의 콘택홀을 통해서 상기 제 1불순물 영역에 콘택되며, 상기 층간 절연막 및 불순물 영역의 정션 부분에 실리콘과 반응하여 누설전류를 크게 일으키는 장벽 금속막을 포함하는 금속 전극; 및상기 층간절연막의 다른 콘택홀의 내측벽에 절연막으로 이루어진 스페이서 월을 통해서 제 2불순물 영역에 콘택되도록 순차적으로 적층된 절연체박막 및 도전막을 포함하여상기 트랜지스터의 턴온시 금속 전극과 제 1불순물 영역간에서 발생되는 누설 전류에 의해 상기 절연체박막이 절연파괴되어 상부의 도전막과 제 2불순물 영역이 도통되는 퓨즈를 구비하는 것을 특징으로 하는 정션 누설로 절연파괴되는 퓨즈를 갖는 반도체소자.
- 제 1항에 있어서, 상기 금속 전극과 제 1불순물 영역간의 정션 면적이 상기 퓨즈의 절연체박막과 제 2불순물 영역간보다 더 큰 것을 특징으로 하는 정션 누설로 절연파괴되는 퓨즈를 갖는 반도체소자.
- 제 1항에 있어서, 상기 장벽 금속막은 Ti, TiN 중에서 선택된 어느 한 물질 내지 순차적으로 두 물질을 모두 사용하는 것을 특징으로 하는 정션 누설로 절연파괴되는 퓨즈를 갖는 반도체소자.
- 제 1항에 있어서, 상기 퓨즈를 구성하는 도전막은 폴리실리콘이며, 절연체박막은 산화막, 질화막, 자연산화막, 열산화막 중에서 선택된 어느 하나인 것을 특징으로 하는 정션 누설로 절연파괴되는 퓨즈를 갖는 반도체소자.
- 전기적으로 절연파괴되는 퓨즈를 포함하는 반도체소자의 제조방법에 있어서,제 1도전형 웰을 갖는 실리콘기판 상부에 도전형 폴리실리콘으로 이루어진 게이트 전극과, 상기 게이트 전극 사이에 드러난 기판의 제 1영역에 제 2도전형 불순물이 저농도로 주입된 제 1불순물 영역과, 기판의 다른 제 2영역에 제 2도전형 불순물이 고농도로 주입된 제 2불순물 영역을 갖는 트랜지스터를 형성하는 단계;상기 트랜지스터를 갖는 기판 전면에 제 1층간 절연막을 형성하고, 그 층간 절연막 내에 제 2불순물 영역이 개방되는 콘택홀을 형성하는 단계;상기 콘택홀의 내측벽에 스페이서 월을 형성하는 단계;상기 스페이서 월이 형성된 기판 전면에 순차적으로 절연체박막 및 도전막을 증착하여 상기 콘택홀을 매립한 후에 상기 도전막 및 절연체박막을 정렬되게 식각하여 퓨즈의 상부 패턴을 형성하는 단계;상기 결과물 상부에 제 2층간 절연막을 형성하고, 제 1 및 제 2층간 절연막내에 제 1불순물 영역이 개방되는 콘택홀을 형성하는 단계; 및상기 제 1불순물 영역이 개방되는 콘택홀에 장벽 금속막을 증착하고 콘택홀 내부를 금속을 매립한 후에 상기 금속과 장벽 금속막을 정렬되게 식각하여 금속 전극을 형성하는 단계를 포함하여 이루어진 것을 특징으로 하는 정션 누설로 절연파괴되는 퓨즈를 갖는 반도체소자의 제조방법.
- 제 5항에 있어서, 상기 트랜지스터를 형성하는 단계에서, 제 1불순물 영역 형성시 게이트 전극 사이의 노출된 기판에 모두 저농도로 불순물을 주입하여 상기 제 2불순물 영역 형성시 게이트 전극의 에지 근방의 기판에 저농도로 불순물이 주입되어 있는 것을 특징으로 하는 정션 누설로 절연파괴되는 퓨즈를 갖는 반도체소자의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990026512A KR100611385B1 (ko) | 1999-07-02 | 1999-07-02 | 정션 누설로 절연파괴되는 퓨즈를 갖는 반도체소자 및 그제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990026512A KR100611385B1 (ko) | 1999-07-02 | 1999-07-02 | 정션 누설로 절연파괴되는 퓨즈를 갖는 반도체소자 및 그제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20010008595A true KR20010008595A (ko) | 2001-02-05 |
| KR100611385B1 KR100611385B1 (ko) | 2006-08-11 |
Family
ID=19598848
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019990026512A KR100611385B1 (ko) | 1999-07-02 | 1999-07-02 | 정션 누설로 절연파괴되는 퓨즈를 갖는 반도체소자 및 그제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100611385B1 (ko) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100491232B1 (ko) * | 2001-08-08 | 2005-05-25 | 료덴 세미컨덕터 시스템 엔지니어링 (주) | 반도체 장치 |
| KR100866960B1 (ko) * | 2007-02-16 | 2008-11-05 | 삼성전자주식회사 | 반도체 집적 회로 |
| KR101145800B1 (ko) * | 2010-10-29 | 2012-05-16 | 에스케이하이닉스 주식회사 | 퓨즈를 구비한 반도체 장치 및 그 제조방법 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR970051366A (ko) * | 1995-12-26 | 1997-07-29 | 김광호 | 반도체 메모리 장치의 퓨즈(fuze) 회로 |
-
1999
- 1999-07-02 KR KR1019990026512A patent/KR100611385B1/ko not_active IP Right Cessation
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100491232B1 (ko) * | 2001-08-08 | 2005-05-25 | 료덴 세미컨덕터 시스템 엔지니어링 (주) | 반도체 장치 |
| KR100866960B1 (ko) * | 2007-02-16 | 2008-11-05 | 삼성전자주식회사 | 반도체 집적 회로 |
| KR101145800B1 (ko) * | 2010-10-29 | 2012-05-16 | 에스케이하이닉스 주식회사 | 퓨즈를 구비한 반도체 장치 및 그 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100611385B1 (ko) | 2006-08-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7834417B2 (en) | Antifuse elements | |
| US7256446B2 (en) | One time programmable memory cell | |
| US7795094B2 (en) | Recessed gate dielectric antifuse | |
| KR100255016B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| US6245636B1 (en) | Method of formation of pseudo-SOI structures with direct contact of transistor body to the substrate | |
| KR100514673B1 (ko) | 낸드 플래시 메모리 소자의 제조 방법 | |
| KR100339024B1 (ko) | 플래쉬메모리장치의센스앰프회로 | |
| KR20080076618A (ko) | 반도체 집적 회로 | |
| KR100488186B1 (ko) | 퓨즈 및 안티퓨즈와, 이들의 형성 방법 | |
| KR950008791B1 (ko) | 트랜치 캐패시터 제조 방법 및 이를 포함한 집적 회로 메모리 | |
| KR0140044B1 (ko) | 메모리 셀중에 절연 구조를 가지는 반도체 메모리 소자 | |
| CN100517656C (zh) | 制造非易失性存储器件的方法 | |
| KR100611385B1 (ko) | 정션 누설로 절연파괴되는 퓨즈를 갖는 반도체소자 및 그제조방법 | |
| KR20020095112A (ko) | 단일-트랜지스터-메모리 셀 장치 및 그 제조 방법 | |
| JP3424091B2 (ja) | 半導体素子の製造方法 | |
| KR100353470B1 (ko) | 반도체소자의 제조방법 | |
| US20230180470A1 (en) | Memory device having merged active area | |
| US20230180469A1 (en) | Method for manufacturing memory device having merged active area | |
| TWI803204B (zh) | 具有合併主動區的記憶體元件及其製備方法 | |
| KR100713904B1 (ko) | 반도체소자의 제조방법 | |
| KR100257855B1 (ko) | 반도체 소자의 제조 방법 | |
| KR910007019B1 (ko) | 반도체 기억소자의 제조방법 | |
| KR20020032115A (ko) | 반도체장치의 게이트산화막 손상방지방법 | |
| KR100335801B1 (ko) | 반도체소자의제조방법 | |
| CN116471841A (zh) | 半导体结构及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20100726 Year of fee payment: 5 |
|
| LAPS | Lapse due to unpaid annual fee |