KR100335801B1 - 반도체소자의제조방법 - Google Patents

반도체소자의제조방법 Download PDF

Info

Publication number
KR100335801B1
KR100335801B1 KR1019940039051A KR19940039051A KR100335801B1 KR 100335801 B1 KR100335801 B1 KR 100335801B1 KR 1019940039051 A KR1019940039051 A KR 1019940039051A KR 19940039051 A KR19940039051 A KR 19940039051A KR 100335801 B1 KR100335801 B1 KR 100335801B1
Authority
KR
South Korea
Prior art keywords
semiconductor substrate
contact hole
cell
charge storage
storage electrode
Prior art date
Application number
KR1019940039051A
Other languages
English (en)
Other versions
KR960026587A (ko
Inventor
김종식
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1019940039051A priority Critical patent/KR100335801B1/ko
Publication of KR960026587A publication Critical patent/KR960026587A/ko
Application granted granted Critical
Publication of KR100335801B1 publication Critical patent/KR100335801B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 반도체소자의 제조방법에 관한것으로서, 일련의 소자분리 절연막, 게이트산화막, 게이트전극, 비트라인 및 전하보존 전극 콘택홀을 형성한 후에 셀 문턱전압(Vt) 조절을 위한 불순물 이온주입을 실시하여 이온주입을 위한 별도의 마스크 공정없이 반도체기판의 셀 영역에 셀 문턱전압을 조절할 수 있게 함으로써 공정을 간단히 하고 셀 문턱전압 조절용 이온 주입에 따른 소자의 손상과 이온 주입의 어려움을 해결하여 공정수율 및 소자동작의 신뢰성을 향상시킬 수 있다.

Description

반도체소자의 제조방법
본 발명은 반도체소자의 제조방법에 관한 것으로서, 특히 게이트전극 등을 형성한 후, 셀부의 상부에 전하보존전극 콘택홀을 형성하고, 셀 문턱전압 조절을위한 이온주입을 실시하여 이온주입을 위한 별도의 마스크 공정없이 반도체기판의 셀영역에 셀 문턱전압을 조절할 수 있게 함으로써 공정을 간단히 하고 공정수율을 향상시킬 수 있는 반도체소자의 제조방법에 관한 것이다.
일반적으로 디램(DRAM)에서 셀의 정보를 오랫동안 유지하기 위해 디램의 리프레쉬(Refresh) 시간을 증가 시켜서 칩의 동작전류를 감소시키는 등의 칩특성을 향상시킨다.
상기 리프레쉬 시간을 증가시키기 위한 방법의 하나로 셀부 트랜지스터의 셀 문턱전압(thorsholde vortage; 이하 Vt라 칭함)을 주변 Vt 보다 높게 형성해 주는 방법을 사용하고 있다.
제 1A 도 내지 제 1C 도는 종래 기술에 따른 반도체소자의 제조 방법을 도시한 단면도이다.
먼저, 반도체기판(1) 상에 소자분리를 위한 필드산화막(2)을 형성하고, (제 1A 도 참조), 상기 필드산화막(2) 일측의 반도체기판(1)에서 활성영역으로 예정되어 있는 부분상에 감광막패턴(3)을 형성한다. 그후, 상기 감광막패턴(3)에 의해 노출되어 있는 반도체기판(1)에 불순물 이온 주입 공정으로 셀 Vt 조절용 불순물 영역(4)을 형성하여 셀 Vt를 주변 Vt 보다 높게한다. (제 1B 도 참조).
그다음 상기 활성영역과 주변회로 영역상에 게이트산화막(5)과 일련의 게이트전극(6)들을 형성하고, 상기 구조의 전면에 제 1 층간절연막(7)을 형성하며, 상기 반도체기판(1)에서 비트라인 콘택으로 예정되어 있는 부분의 제 1 층간절연막(7)을 제거하여 비트라인 콘택홀(8)을 형성한다.
그후, 상기 비트라인 콘택홀(8)을 통하여 반도체기판(1)과 접촉되는 비트라인(9)을 형성한 후, 상기 구조의 전면에 제 2 층간절연막(10)을 형성하고, 상기 반도체기판(1)에서 전하보존전극 콘택으로 예정되어 있는 부분의 제 2 및 제 1 층간절연막(10),(7)을 순차적으로 제거하여 전하보존전극 콘택홀(11)을 형성한다.
그다음 상기 전하보존전극 콘택홀(11)을 통하여 반도체기판(1)과 접촉되는 전하보존전극(12)을 형성한다. (제 1C 도 참조).
상기와 같은 종래 기술에 따른 반도체소자의 제조방법은 셀 Vt를 주변회로 영역의 Vt 보다 높게 하기위하여 게이트전극이 형성되기 전에 셀 영역을 오픈시키는 별도의 마스크를 형성하여 이온주입한다.
따라서 공정이 복잡하고, 다음 공정에서의 이온주입에도 영향을 미쳐 공정수율 및 소자동작의 신뢰성이 떨어지는 문제점이 있다.
본발명은 상기와 같은 문제점을 해결하기 위한 것으로서, 본발명의 목적은 소자분리 절연막, 게이트전극 및 비트라인 등을 형성하고 전하보존전극 콘택홀을 형성한 후에 별도의 마스크 없이 이온주입을 실시하여 반도체기판에의 셀 영역에 셀 Vt를 조절함으로써 공정을 간단하고 소자동작의 신뢰성과 공정수율을 향상시킬 수 있는 반도체소자의 제조방법을 제공함에 있다.
상기와 같은 목적을 달성하기 위한 본발명에 따른 반도체소자의 제조방법의 특징은, 반도체기판 상에 층간절연막을 형성하는 공정과, 전하보존전극 콘택용 마스크를 사용한 식각 공정으로 상기 층간절연막을 식각하여 콘택홀을 형성하는 공정과, 상기 콘택홀 저부의 반도체기판에 셀 Vt 조절용 불순물을 이온 주입하여 셀 Vt조절용 불순물 영역을 형성하는 공정 및 상기 콘택홀을 통하여 상기 반도체기판에 접속되는 전하보존전극을 형성하는 공정을 구비함에 있다.
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명한다.
제 2A 도 내지 제 2C 도는 본 발명의 실시 예에 따른 반도체소자의 제조 방법을 도시한 단면도이다.
먼저, 반도체기판(1)에서 비트라인 콘택홀과 주변회로 영역을 제외한 소자분리영역에 필드산화막(2)을 형성하고, 상기 활성영역과 주변회로 영역 상에 게이트산화막(5)과 일련의 게이트전극(6)들을 형성한다.
그다음 상기 구조의 전면에 제 1 층간절연막(7)을 형성한다.
그리고, 비트라인 콘택 마스크를 사용한 사진 식각 공정으로 상기 제 1 층간절연막(7)을 식각하여 상기 반도체기판(1)을 노출시키는 비트라인 콘택홀(8)을 형성한다.
이어, 상기 비트라인 콘택홀(8)을 통하여 반도체기판(1)에 접속되는 비트라인(9)을 형성한다. (제 2A 도 참조).
그후, 상기 구조의 전면에 제 2 층간절연막(10)을 형성하고, 상기 반도체기판(1)에서 전하보존전극 콘택으로 예정되어 있는 부분의 제 2 및 제 1 층간절연막(10),(7)을 순차적으로 식각 하여 전하보존전극 콘택홀(11)을 형성한다.
이때, 상기 제 2 및 제 1 층간절연막(10),(7)의 식각 공정은 전하보존전극 콘택 마스크를 사용한 사진 식각 공정으로 실시한 것이다.
그다음 상기 구조의 전면에 불순물 이온, 예를들어 B, P 또는 As등의 불순물을 이온주입하고 고온 열처리로 확산시켜 전하보존전극 콘택홀(11)에 의해 노출되어 있는 반도체기판(1)에 셀 Vt 조절용 불순물 영역(4)을 넓게 형성하여 셀 Vt를 주변 Vt 보다 높게한다. (제 2B 도 참조).
이때, 상기 셀 Vt 조절용 불순물 영역(4)은 고에너지 이온주입공정을 이용하여 실시하는 방법, 저에너지 이온주입공정을 이용하여 이온주입하고 후속, 열공정을 실시하는 방법, 경사각도를 조절하여 실시하는 틸트(Tilt) 이온주입공정으로 상기 셀 Vt 조절용 불순물 영역(4)을 낮은 깊이에서 넓게 형성하는 방법으로 형성할 수 있다.
그리고 상기 불순물의 이온 주입 공정 시, 이온주입 에너지를 조절하여 셀 영역에서 상기 셀 Vt 조절용 불순물 영역(4)의 면적이 증가하고, 셀 Vt 및 모스펫의 펀치스루(Punch through)를 조절할 수 있다.
그다음 상기 전하보존전극 콘택홀(11)을 통하여 반도체기판(1)과 접촉되는 전하보존전극(12)을 형성한다.
여기서, 상기 전하보존전극 콘택홀(11)은 셀부에만 존재하고 셀 주변부에는 존재하지 않기 때문에 셀 주변부의 Vt는 변동이 없다. (제 2C 도 참조).
도시되지 않았으나, 본 발명의 다른 실시 예를 설명하면 다음과 같다.
먼저, 반도체 기판에 접속되는 전하보존전극을 형성하고 상기 전하보존전극에 고 에너지를 이용한 Vt 조절용 불순물을 이온주입 하여 도핑(Doping)한다.
후속 열처리 공정으로 상기 반도체 기판에 셀 Vt 조절용 불순물 영역을 형성한다.
본 발명의 또 다른 실시 예는 Vt 조절용 불순물이 도핑된 콘덕터(Conductor)로 전하보존전극을 형성하고 후속 열처리 공정으로 셀 Vt 조절용 불순물 영역을 형성할 수 있다.
이상에서 설명한 바와 같이, 본발명에 따른 반도체소자의 제조방법은 소자분리 절연막, 게이트산화막, 게이트전극, 비트라인 및 전하보존전극 콘택홀을 형성한 후에 별도의 마스크 없이 셀 Vt 조절을 위한 불순물 이온주입 공정으로 반도체기판의 셀 Vt를 조절하여 공정의 단순화를 기할 수 있고, 셀 Vt용 이온 주입에 따른 소자의 손상과 이온 주입의 어려움을 해결하여 공정 수율 및 소자 동작의 신뢰성을 향상시키는 이점이 있다.
제 1A 도 내지 제 1C 도는 종래 기술에 따른 반도체소자의 제조 방법을 도시한 단면도.
제 2A 도 내지 제 2C 도는 본 발명의 실시 예에 따른 반도체소자의 제조 방법을 도시한 단면도.
〈 도면의 주요부분에 대한 부호의 설명 〉
1 : 반도체기판 2 : 필드산화막
3 : 감광막패턴 4 : 셀 Vt 조절용 불순물 영역
5 : 게이트산화막 6 : 게이트전극
7 : 제 1 층간절연막 8 : 비트라인 콘택홀
9 : 비트라인 10 : 제 2 층간절연막
11 : 전하보존전극 콘택홀 12 : 전하보존전극

Claims (6)

  1. 반도체기판 상에 층간절연막을 형성하는 공정과,
    전하보존전극 콘택용 마스크를 사용한 식각 공정으로 상기 층간절연막을 식각하여 콘택홀을 형성하는 공정과,
    상기 콘택홀 저부의 반도체기판에 셀 Vt 조절용 불순물을 이온 주입하여 셀 Vt 조절용 불순물 영역을 형성하는 공정과,
    상기 콘택홀을 통하여 상기 반도체기판에 접속되는 전하보존전극을 형성하는 공정을 구비하는 반도체소자의 제조방법.
  2. 제 1 항에 있어서,
    상기 불순물은 B, P 및 As 중 선택된 하나의 이온임을 특징으로 하는 반도체소자의 제조방법.
  3. 제 1 항에 있어서,
    상기 셀 Vt 조절용 불순물 영역은 고 에너지 이온주입 공정을 실시하여 형성하거나 저 에너지 이온주입 공정을 실시한 후 열처리하여 형성하는 것을 특징으로 하는 반도체소자의 제조방법.
  4. 제 1 항에 있어서,
    상기 셀 Vt 조절용 불순물 영역은 틸트 이온주입 공정을 실시하여 형성하는 것을 특징으로 하는 반도체소자의 제조방법.
  5. 반도체기판 상에 층간절연막을 형성하는 공정과,
    전하보존전극 콘택용 마스크를 사용한 식각 공정으로 상기 층간절연막을 식각하여 콘택홀을 형성하는 공정과,
    상기 콘택홀을 통하여 상기 반도체기판에 접속되는 전하보존전극을 형성하는 공정과,
    전체 표면의 고 에너지 이온주입공정을 실시하여 상기 전하보존전극을 도핑하는 동시에 상기 전하보존전극 저부의 반도체기판에 셀 Vt 조절용 불순물 영역을 형성하는 공정을 구비하는 반도체소자의 제조방법.
  6. 반도체기판 상에 층간절연막을 형성하는 공정과,
    전하보존전극 콘택용 마스크를 사용한 식각 공정으로 상기 층간절연막을 식각하여 콘택홀을 형성하는 공정과,
    상기 콘택홀을 통하여 상기 반도체기판에 접속되며 P형 불순물이 도핑된 전하보존전극을 형성하는 공정과,
    전체 표면의 열처리 공정을 실시하여 상기 전하보존전극에 도핑된 P형 불순물을 상기 반도체기판으로 아웃 디퓨전(Out diffusion)시켜 셀 Vt 조절용 불순물 영역을 형성하는 공정을 구비하는 반도체소자의 제조방법.
KR1019940039051A 1994-12-29 1994-12-29 반도체소자의제조방법 KR100335801B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019940039051A KR100335801B1 (ko) 1994-12-29 1994-12-29 반도체소자의제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940039051A KR100335801B1 (ko) 1994-12-29 1994-12-29 반도체소자의제조방법

Publications (2)

Publication Number Publication Date
KR960026587A KR960026587A (ko) 1996-07-22
KR100335801B1 true KR100335801B1 (ko) 2002-10-18

Family

ID=37479818

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940039051A KR100335801B1 (ko) 1994-12-29 1994-12-29 반도체소자의제조방법

Country Status (1)

Country Link
KR (1) KR100335801B1 (ko)

Also Published As

Publication number Publication date
KR960026587A (ko) 1996-07-22

Similar Documents

Publication Publication Date Title
US5276344A (en) Field effect transistor having impurity regions of different depths and manufacturing method thereof
US6767787B2 (en) Methods of forming integrated circuits using masks to provide ion implantation shielding to portions of a substrate adjacent to an isolation region therein
KR100195233B1 (ko) 반도체 장치의 제조방법
US6297105B1 (en) Method of forming asymmetric source/drain for a DRAM cell
KR100260043B1 (ko) 반도체 소자 제조방법
KR100335801B1 (ko) 반도체소자의제조방법
US6087215A (en) Method of fabricating a DRAM device
KR100262456B1 (ko) 반도체 소자 제조방법
KR100275114B1 (ko) 낮은비트라인커패시턴스를갖는반도체소자및그제조방법
KR100257855B1 (ko) 반도체 소자의 제조 방법
KR100608352B1 (ko) 반도체소자의 제조방법
KR100265370B1 (ko) 디램제조방법
KR100225952B1 (ko) 반도체소자의 트랜지스터 제조방법
KR100252855B1 (ko) 디램 및 그의 제조 방법
KR0151070B1 (ko) 실리콘-온-인슐레이터 구조를 이용한 캐패시터 및 그 제조방법
KR20030002701A (ko) 반도체 소자의 트랜지스터 제조 방법
KR910007019B1 (ko) 반도체 기억소자의 제조방법
KR100869842B1 (ko) 디램 메모리 셀의 제조방법
KR20030089629A (ko) 반도체소자의 제조방법
KR19990002976A (ko) 버티드 콘택 형성방법
KR20010064326A (ko) 반도체장치의 모스트랜지스터 제조방법
KR20010060037A (ko) 디램(ｄｒａｍ) 셀 캐패시터의 제조방법
KR19990053198A (ko) 에스램셀의 고부하 저항 형성방법
KR19990026217A (ko) 모스 트랜지스터의 제조 방법
KR960005786A (ko) 반도체 소자의 콘택홀 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee