KR20010004009A - 반도체 패키지의 외부 접속 단자 배열 방법 - Google Patents

반도체 패키지의 외부 접속 단자 배열 방법 Download PDF

Info

Publication number
KR20010004009A
KR20010004009A KR1019990024594A KR19990024594A KR20010004009A KR 20010004009 A KR20010004009 A KR 20010004009A KR 1019990024594 A KR1019990024594 A KR 1019990024594A KR 19990024594 A KR19990024594 A KR 19990024594A KR 20010004009 A KR20010004009 A KR 20010004009A
Authority
KR
South Korea
Prior art keywords
package
pcb
same
external connection
sides
Prior art date
Application number
KR1019990024594A
Other languages
English (en)
Inventor
김영노
Original Assignee
김영환
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업 주식회사 filed Critical 김영환
Priority to KR1019990024594A priority Critical patent/KR20010004009A/ko
Publication of KR20010004009A publication Critical patent/KR20010004009A/ko

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007Surface contacts, e.g. bumps

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

본 발명은 반도체 패키지의 외부 접속 단자 배열 방법을 개시한다. 개시된 본 발명은, PCB의 양측면에 배치되는 한 쌍의 반도체 칩에 구비되어 PCB에 실장되는 복수개의 외부 접속 단자는 각각이 고유 기능을 갖는다. 어느 한 반도체 패키지의 외부 접속 단자들에 대해 다른 반도체 패키지의 외부 접속 단자를 면대칭을 이루도록 배열한다. 따라서, 각 반도체 패키지를 PCB의 양측에 배치하면, 동일 기능을 갖는 외부 접속 단자가 면대칭을 이루면서 동일 수평선상에 위치하게 되므로, 동일 외부 접속 단자로부터 PCB의 접속 패드까지의 거리가 동일해진다.

Description

반도체 패키지의 외부 접속 단자 배열 방법{method of arranging electrically outer connecting terminals in semiconductor package}
본 발명은 반도체 패키지의 외부 접속 단자 배열 방법에 관한 것으로서, 보다 구체적으로는 인쇄회로기판(이하 PCB라 영문표기함)의 양면에 실장되는 반도체 패키지의 외부 접속 단자를 미러(mirror)식으로 대칭되게 배열하는 방법에 관한 것이다.
반도체 패키지 제조가 완료되면, 반도체 패키지를 PCB에 실장하기 위한 외부 접속 단자가 패키지 몸체에 구비된다. 외부 접속 단자는 반도체 패키지의 종류에 따라 패키지 몸체에서 노출된 아우터 리드 또는 패키지 몸체에 마운트된 솔더 볼이 될 수 있다.
도 1은 외부 접속 단자로서 아우터 리드를 갖는 일반적인 패키지를 나타낸 평면도로서, 도시된 바와 같이 우측 상단으로부터 1번에서 9번까지, 좌측 하단으로부터 10번에서 18번까지의 아우터 리드(2)가 패키지 몸체(1)의 양측에 배열되어 있다. 1번부터 18번까지의 아우터 리드(2)는 PCB의 A번부터 R번까지의 접속 패드에 개별적인 금속 라인에 의해 연결되어진다.
따라서, PCB에는 대응하는 아우터 리드와 접속 패드를 전기적을 연결하는 금속 라인이 PCB에 형성되는데, 도 2에는 3번 아우터 리드(2)와 C번 접속 패드(4)가 PCB(3)에 형성된 금속 라인(5)에 의해 연결된 상태가 도시되어 있다.
한편, 도 3에는 외부 접속 단자로서 솔더 볼을 갖는 볼 그리드 어레이 타입의 패키지가 도시되어 있다. 도시된 바와 같이, 패키지 몸체(10)의 밑면에 1번부터 25번까지의 솔더 볼(11)이 종횡 일정 간격으로 마운트되어 있다. 좌측 상단에 배치된 솔더 볼(11)이 1번이 되고 우측 상단에 배치된 솔더 볼(11)이 5번이 되며, 5번 솔더 볼(11)의 하부에 6번 솔더 볼(11)이 배치되어 있다.
PCB(13)에는 도 4에 도시된 것처럼, 금속 라인(15)이 형성되어서, 한 예로 6번 솔더 볼(11)과 이에 해당하는 F번 접속 패드(14)가 금속 라인(15)에 의해 전기적으로 연결되어 있다.
그런데, PCB(3,13)의 각 접속 패드(4,14)들은 일정한 위치에 알파벳 순서대로 배열되어 있다. 따라서, 도 2 및 도 4에 도시된 바와 같이, 2개의 반도체 패키지를 PCB(3,13)의 양측면에 실장할 때, 양 패키지의 동일 번호가 부여된 외부 접속 단자가 동일 방향을 향하도록 배치되어야, 해당 접속 패드(4,14)에 외부 접속 단자를 금속 라인(5,15)으로 연결시킬 수가 있다.
그러므로, 한 쌍의 패키지를 PCB(3,13)의 양측면에 실장하게 되면, 도 2 및 도 4에 도시된 바와 같이, 일측 패키지의 1번 아우터 리드(2) 또는 1번 솔더 볼(11)이 접속 패드(4,14)를 향하는 반면에 타측 패키지의 1번 아우터 리드(2) 또는 1번 솔더 볼(11)은 접속 패드(4,14)의 반대 방향을 향하게 된다.
이로 인하여, 접속 패드로부터 외부 접속 단자간의 거리가 양측 반도체 패키지에서 차이가 있게 되므로, 당연히 도 2 및 도 4와 같이 금속 라인(5,15)의 배선 구조가 달라지게 된다. 그런데, 동일한 번호가 부여되어 동일 기능을 갖는 외부 접속 단자에는 접속 패드로부터의 신호가 동일 시간내에 도달되어야 하므로, 각각의 금속 라인의 길이가 양측 패키지 모두에서 동일해야만 한다.
그러므로, 도 2 및 도 4와 같이, 반대편 반도체 패키지보다 접속 패드(4,14)에 인접하게 배치된 외부 접속 단자와 접속 패드(4,14)를 연결하는 금속 라인(5,15)이, 접속 패드(4,14)에 멀리 떨어져 배치된 외부 접속 단자와 접속 패드(4,14)를 연결하는 금속 라인(5,15)과의 길이가 동일해지도록 심한 굴곡을 이루면서 형성될 수밖에 없다.
이것이 의미하는 바는 PCB의 양측면에 금속 라인을 다른 형태로 형성해야 한다는 것이므로, PCB를 제조하는 공정이 복잡해지고 단가가 상승되는 문제점을 유발시키게 된다. 또한, PCB의 양측면에 형성된 금속 라인은 비록 길이는 동일하지만 그의 형상이 서로 다르므로, 양측 반도체 패키지에 인가되는 전기 신호의 특성이 동일하지 않게 되는 문제점도 유발된다.
따라서, 본 발명은 종래의 반도체 패키지에서 외부 접속 단자의 배열 구조로 인해 발생되는 제반 문제점들을 해소하기 위해 안출된 것으로서, PCB의 양측면에 실장되는 한 쌍의 반도체 패키지에서 동일 번호를 부여받아 동일 기능을 갖는 외부 접속 단자가 동일 위치에 배열되도록 하여, 금속 라인이 동일 형태로 형성될 수 있는 반도체 패키지의 외부 접속 단자 배열 방법을 제공하는데 목적이 있다.
도 1은 종래의 배열 방법이 적용된 TSOP 패키지를 나타낸 평면도.
도 2는 도 1에 도시된 패키지가 PCB의 양측에 배치된 상태를 전개해서 나타낸 도면.
도 3은 종래의 배열 방법이 적용된 볼 그리드 어레이 패키지를 나타낸 평면도.
도 4는 도 3에 도시된 패키지가 PCB의 양측에 배치된 상태를 전개해서 나타낸 도면.
도 5는 본 발명의 배열 방법이 적용된 실시예 1에 따른 TSOP 패키지를 나타낸 평면도.
도 6은 도 5의 패키지와 도 1의 패키지가 PCB의 양측에 배치된 상태를 전개해서 나타낸 도면.
도 7은 본 발명의 배열 방법이 적용된 실시예 2에 따른 볼 그리드 어레이 패키지를 나타낸 평면도.
도 8은 도 7의 패키지와 도 3의 패키지가 PCB의 양측에 배치된 상태를 전개해서 나타낸 도면.
- 도면의 주요 부분에 대한 부호의 설명 -
2,21 ; 아우터 리드 3,13 ; PCB
4,14 ; 접속 패드 13,31 ; 솔더 볼
51,52 ; 금속 라인
상기와 같은 목적을 달성하기 위해, 본 발명에 따른 외부 접속 단자 배열 방법은 다음과 같다.
PCB의 양측면에 배치되는 한 쌍의 반도체 칩에 구비되어 PCB에 실장되는 복수개의 외부 접속 단자는 각각이 고유 기능을 갖는다. 어느 한 반도체 패키지의 외부 접속 단자들에 대해 다른 반도체 패키지의 외부 접속 단자를 면대칭을 이루도록 배열한다. 따라서, 각 반도체 패키지를 PCB의 양측에 배치하면, 동일 기능을 갖는 외부 접속 단자가 면대칭을 이루면서 동일 수평선상에 위치하게 되므로, 동일 외부 접속 단자로부터 PCB의 접속 패드까지의 거리가 동일해진다.
상기된 본 발명의 구성에 의하면, PCB의 양측에 배치되는 한 쌍의 반도체 패키지들의 동일 외부 접속 단자가 미러식으로 면대칭되므로, 동일 외부 접속 단자로부터 PCB의 패드까지의 거리가 동일하게 된다. 따라서, 양측 외부 접속 단자와 접속 패드를 연결하는 금속 라인의 형태도 동일해지게 된다.
이하, 첨부된 도면에 의거하여 본 발명의 바람직한 실시예를 보다 상세하게 설명하도록 한다.
[실시예 1]
도 5는 본 발명의 실시예 1에 따른 배열 방법이 적용된 TSOP 타입의 패키지를 나타낸 평면도이고, 도 6은 TSOP 타입인 한 쌍의 패키지가 PCB의 양측면에 실장된 상태를 전개해서 나타낸 평면도이다.
먼저, 본 실시예 1에서 본 발명의 배열 방법이 적용되는 패키지는 아우터 리드를 갖는 TSOP 타입의 패키지이다. 이러한 패키지는 도 5에 도시된 바와 같이, 패키지 몸체(20)에서 양측으로 복수개의 아우터 리드(21), 즉 PCB에 실장되는 외부 접속 단자를 갖는다.
한 쌍의 패키지가 PCB의 양측면에 실장되는데, 도 5에 도시된 배열 구조를 갖는 2개의 패키지가 PCB의 양측면에 실장되는 것이 아니다. 즉, PCB의 일측면에는 종래 기술에서 설명된 도 1의 패키지가 실장되고, 도 5에 도시된 패키지가 PCB의 타측면에 실장된다.
여기서, 도 1의 패키지는 종래 기술에서 전술된 바와 같이, 우측 상단으로부터 1번에서 9번까지의 아우터 리드(2)가 배열된 반면에, 도 5의 패키지는 좌측 상단으로부터 1번에서 9번까지의 아우터 리드(21)가 배열된다. 즉, 도 1과 도 5에 도시된 패키지에서, 아우터 리드가 배열된 차이점은 좌측과 우측이 서로 바뀌어 있다는 점이다. 따라서, 1번 아우터 리드(2,21)가 모두 위로 향하도록 2개의 패키지를 대향 배치하게 되면, 동일 번호를 부여받은 아우터 리드(2,21)가 면대칭을 이루게 되어 동일 수평선상에 위치하게 된다.
도 6은 도 1의 패키지와 도 5의 패키지가 PCB(3)의 양측면에 실장된 상태를 전개해서 나타낸 도면이다. 도시된 바와 같이, 1번 아우터 리드(2,21)들이 위를 향하도록 각 반도체 패키지를 PCB(3)의 양측면에 배치하게 되면, 동일 부호인 아우터 리드(2,21)가 종래에는 반대 방향을 향하였지만 본 발명에서는 동일 방향, 도 6에서는 우측 방향을 향하게 된다.
따라서, 한 예로 각 패키지의 3번 아우터 리드(2,21)가 C번 접속 패드(4)로부터 동일한 거리에 위치하게 된다. 그러므로, 각 아우터 리드(2,21)와 접속 패드(4)를 연결하는 금속 라인(51)은 동일 길이를 가짐과 아울러 동일 형태로 형성된다.
[실시예 2]
도 7은 본 발명의 실시예 2에 따른 배열 방법이 적용된 볼 그리드 어레이 패키지를 나타낸 저면도이고, 도 8은 볼 그리드 어레이 패키지가 PCB의 양측면에 실장된 상태를 전개해서 나타낸 평면도이다.
본 실시예 2에서는 본 발명에 따른 배열 방법이 볼 그리드 어레이 패키지에 적용된다. 따라서, PCB의 양측에 배치되는 각 패키지의 외부 접속 단자인 솔더 볼중 동일 번호를 부여받은 솔더 볼들은 PCB를 중심으로 면대칭을 이루게 된다.
도 8에 도시된 바와 같이, PCB(13)의 일측면에는 도 3에 도시된 패키지가 배치되고, 타측면에는 도 7에 도시된 패키지가 배치된다. 도 3의 패키지에서는, 1번 솔더 볼(11)이 좌측 상단에 배치되지만, 도 7의 패키지에서는 1번 솔더 볼(31)이 우측 상단에 배치된다. 따라서, 2개의 패키지를 대향 배치하게 되면, 각 솔더 볼(11,31)은 면대칭을 이루면서 동일 수평선상에 위치하게 된다.
도 8에서는 면대칭을 이루는 각 솔더 볼(11,31)중 6번 솔더 볼(11,31)의 위치를 도시하였다. 도시된 바와 같이, 각 패키지의 6번 솔더 볼(11,31)은 접속 패드(14)로부터 동일한 거리에 배치된다. 그러므로, 6번 솔더 볼(11,31)과 접속 패드(14)를 연결하는 금속 라인(52)은 동일 길이를 가짐과 아울러 동일 형태로 형성된다.
이상에서와 같이, 본 발명은 PCB의 양측에 실장되는 양측 반도체 패키지에서, 동일 기능을 갖는 외부 접속 단자를 PCB를 기준으로 면대칭을 이루도록 배열하므로써, 동일 외부 접속 단자가 PCB의 해당 접속 패드로부터 동일한 거리에 배치된다.
그러므로, 접속 패드로부터 각 반도체 패키지의 외부 접속 단자로 이어지는 금속 라인을 동일한 길이를 가지면서 동일 형태로 PCB에 형성할 수가 있게 된다. 따라서, PCB의 양측에 금속 라인을 동일 형상으로 형성할 수가 있으므로, PCB의 제조 단가를 낮출 수가 있고, 동일한 금속 라인을 통해 흐르는 전기 신호의 특성 역시 동일해진다.
한편, 본 발명은 상술한 특정의 바람직한 실시예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변경 실시가 가능할 것이다.

Claims (3)

  1. 복수개의 접속 패드를 갖는 인쇄회로기판의 양측에 배치되는 한 쌍의 패키지에, 각각이 고유 기능을 가지면서 상기 인쇄회로기판에 실장되어 해당 접속 패드에 개별적인 금속 라인에 의해 전기적으로 연결되는 외부 접속 단자를 배열하는 방법으로서,
    상기 각 패키지에서 동일 기능을 갖는 외부 접속 단자가 상기 접속 패드로부터 동일 거리에 위치하도록, 상기 외부 접속 단자를 상기 인쇄회로기판을 중심으로 면대칭 배열하는 것을 특징으로 하는 반도체 패키지의 외부 접속 단자 배열 방법.
  2. 제 1 항에 있어서, 상기 패키지의 외부 접속 단자는 패키지의 양측을 따라 일렬로 배열된 아우터 리드인 것을 특징으로 하는 반도체 패키지의 외부 접속 단자 배열 방법.
  3. 제 1 항에 있어서, 상기 패키지의 외부 접속 단자는 패키지 밑면에 종횡 일정 간격으로 실장된 솔더 볼인 것을 특징으로 하는 반도체 패키지의 외부 접속 단자 배열 방법.
KR1019990024594A 1999-06-28 1999-06-28 반도체 패키지의 외부 접속 단자 배열 방법 KR20010004009A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990024594A KR20010004009A (ko) 1999-06-28 1999-06-28 반도체 패키지의 외부 접속 단자 배열 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990024594A KR20010004009A (ko) 1999-06-28 1999-06-28 반도체 패키지의 외부 접속 단자 배열 방법

Publications (1)

Publication Number Publication Date
KR20010004009A true KR20010004009A (ko) 2001-01-15

Family

ID=19595803

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990024594A KR20010004009A (ko) 1999-06-28 1999-06-28 반도체 패키지의 외부 접속 단자 배열 방법

Country Status (1)

Country Link
KR (1) KR20010004009A (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01303747A (ja) * 1988-06-01 1989-12-07 Fuji Xerox Co Ltd イメージセンサにおける駆動回路基板の配線構造
KR910014671U (ko) * 1990-01-18 1991-08-31 삼성전자 주식회사 메모리확장용 모듈에 적합한 집적회로 패키지
JPH0461152A (ja) * 1990-06-22 1992-02-27 Nec Corp 半導体装置
JPH04167457A (ja) * 1990-10-30 1992-06-15 Mitsubishi Electric Corp 半導体装置
JPH04206765A (ja) * 1990-11-30 1992-07-28 Mitsubishi Electric Corp 半導体モジユール

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01303747A (ja) * 1988-06-01 1989-12-07 Fuji Xerox Co Ltd イメージセンサにおける駆動回路基板の配線構造
KR910014671U (ko) * 1990-01-18 1991-08-31 삼성전자 주식회사 메모리확장용 모듈에 적합한 집적회로 패키지
JPH0461152A (ja) * 1990-06-22 1992-02-27 Nec Corp 半導体装置
JPH04167457A (ja) * 1990-10-30 1992-06-15 Mitsubishi Electric Corp 半導体装置
JPH04206765A (ja) * 1990-11-30 1992-07-28 Mitsubishi Electric Corp 半導体モジユール

Similar Documents

Publication Publication Date Title
US5413970A (en) Process for manufacturing a semiconductor package having two rows of interdigitated leads
US20080023848A1 (en) Semiconductor device and its wiring method
US4793058A (en) Method of making an electrical connector
US5309020A (en) Packaged semiconductor device assembly including two interconnected packaged semiconductor devices mounted on a common substrate
KR0135734B1 (ko) 반도체장치
KR100407751B1 (ko) 반도체장치
JPH04335555A (ja) 半導体装置用パッケージ
US5410182A (en) High density semiconductor device having inclined chip mounting
KR20040100976A (ko) 전기접속 구조체, 커넥터 및 전기접속 시스템
US4588239A (en) Programmed socket
KR20010004009A (ko) 반도체 패키지의 외부 접속 단자 배열 방법
US6565365B2 (en) High density wirebond connector assembly
JPH04237154A (ja) 半導体パッケージ
KR19980070133A (ko) 반도체 장치, 반도체 장치의 실장장치 및, 반도체 장치의 제조방법
JPS6013186Y2 (ja) 電気コネクタ
KR100206975B1 (ko) 반도체 패키지
JP3589941B2 (ja) 半導体装置
KR100239687B1 (ko) 초박형 메모리 모듈
KR200157441Y1 (ko) 점퍼용칩
JPS63291494A (ja) 表面実装用プリント配線板
KR0125869Y1 (ko) 메모리 모듈용 반도체 집적회로 패키지 구조
KR100427541B1 (ko) 패턴 필름 제조 방법 및 이를 이용한 칩 모듈
CN117976638A (zh) 一种芯片封装结构
JP3182943B2 (ja) ハイブリッドic
KR19980030136A (ko) 시간대 배선율을 높일 수 있는 인쇄 회로 기판

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application