KR20010003777A - 모니터링 박스 제조 방법 - Google Patents
모니터링 박스 제조 방법 Download PDFInfo
- Publication number
- KR20010003777A KR20010003777A KR1019990024212A KR19990024212A KR20010003777A KR 20010003777 A KR20010003777 A KR 20010003777A KR 1019990024212 A KR1019990024212 A KR 1019990024212A KR 19990024212 A KR19990024212 A KR 19990024212A KR 20010003777 A KR20010003777 A KR 20010003777A
- Authority
- KR
- South Korea
- Prior art keywords
- conductive layer
- insulating film
- monitoring box
- forming
- width
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
본 발명은 CMP 공정에 의해 제거되는 연마 대상막의 연마 두께를 측정하기 위한 모니터링 박스 제조 방법에 관한 것으로, 반도체 기판 상부에 제 1 절연막을 형성하고, 그 상부에 상기 제 1 절연막의 외측으로부터 소정의 폭을 갖도록 제 1 도전층을 형성한 후 상기 제 1 도전층 사이가 매립되도록 제 2 절연막을 형성하며, 상기 제 1 도전층 상부에 상기 제 1 도전층의 폭보다 작게 제 2 도전층을 형성한 후 상기 제 2 도전층 사이가 매립되도록 제 3 절연막을 형성하는 공정을 셀 영역의 토폴로지와 동일하거나 유사하도록 상기 공정을 반복하여 모니터링 박스를 제조하므로써 셀 영역의 토폴로지와 모니터링 박스의 토폴로지의 차이에 의해 정확한 연마량을 측정할 수 없어 공정상의 오류를 유발할 수 있는 문제점을 해결한다.
Description
본 발명은 반도체 소자의 층간 절연막의 평탄화를 위해 이용되는 화학적 기계적 연마(Chemical Mechanical Polishing : 이하 CMP라 함) 공정의 정확한 두께 제거량을 확인하기 위해 사용되는 모니터링 박스 제조 방법에 관한 것으로, 특히 셀 영역의 토폴로지와 동일하거나 유사하게 모니터링 박스의 토폴로지가 유지되도록 하여 더욱 효과적으로 CMP 공정의 모니터링을 할 수 있도록 한 모니터링 박스 제조 방법에 관한 것이다.
층간 절연막의 평탄화를 위해 사용되는 CMP 공정에 의한 절연막의 제거량을 파악하기 위해 CMP 공정을 실시하기 전,후의 두께를 모니터링 박스를 이용하여 측정한다.
종래의 모니터링 박스의 제조 방법을 평면도 및 단면도를 도시한 도 1(a) 및 도 1(b)를 이용하여 설명한다.
종래의 방법에 따라 제조된 모니터링 박스는 주로 식각 공정에서 사용되는 것으로, 원하는 목적에 따라 크기를 다양하게 할 수 있으며, 박스 위에 적층되는 절연막의 두께도 사진 및 식각 공정에 의해 조절할 수 있다.
모니터링 박스에 적층되는 토폴로지(topology)를 셀 영역의 토폴로지와 비교해 보면, 셀 영역에는 도전층 및 절연막(산화막)등 다수의 층이 교대로 증착되고 원하는 목적에 따라 사진 및 식각 공정으로 패터닝하지만, 모니터링 박스(10)는 도 1(a) 및 도 1(b)에 도시된 바와 같이 반도체 기판(11) 상부에 절연막(12)만을 적층하고 나머지 막은 사진 및 식각 공정으로 제거한다.
상기와 같은 방법으로 제조된 모니터링 박스는 셀 영역과의 사이에 토폴로지 차이가 발생된다. 비록 셀과 모니터링 박스간 토폴로지에 차이가 있더라도 식각 공정의 특성을 고려해 보면 식각 공정에서는 문제없이 사용할 수 있다. 그러나 토폴로지의 영향을 받는 CMP 공정에서는 셀 영역에서 연마되는 연마 대상물의 양과 모니터링 박스에서 제거되는 연마 대상물의 양이 다르기 때문에 종래의 모니터링 박스를 효과적으로 사용할 수 없다.
이와 같이 셀 영역과 모니터링 박스의 양부분에서 절연막의 제거량에 차이가 발생하면 모니터링 박스에서 측정되는 CMP 공정 전,후의 두께로 셀 영역의 절연막 제거를 모니터링할 수 없다. 즉, 종래의 모니터링 박스를 이용하여 CMP 공정을 모니터링할 경우 정확한 절연막의 연마 정도를 측정할 수 없기 때문에 오류 발생과 같은 문제점을 발생시킬 수 있다.
따라서, 본 발명은 모니터링 박스의 토폴로지를 셀 영역의 토폴로지와 유사하거나 동일하도록 하므로써 CMP 공정에서 제거되는 절연막의 양을 유사하게 하여 CMP 공정의 모니터링을 더욱 효과적으로 실시할 수 있도록 하는 모니터링 박스 제조 방법을 제공하는데 그 목적이 있다.
상술한 목적을 달성하기 위한 본 발명은 반도체 기판 상부에 제 1 절연막을 형성하는 제 1 단계와, 상기 제 1 절연막 상부에 제 1 도전층을 형성한 후 상기 제 1 절연막의 외측으로부터 소정의 폭으로 잔류하도록 패터닝하는 제 2 단계와, 상기 패터닝된 제 1 도전층 사이가 매립되도록 제 2 절연막을 형성하는 제 3 단계와, 상기 제 1 도전층 상부에 상기 제 1 도전층의 폭보다 작게 제 2 도전층을 형성하는 제 4 단계와, 상기 제 2 도전층 사이가 매립되도록 제 3 절연막을 형성하는 제 4 단계를 포함하여 이루어지되, 셀 영역의 토폴로지와 동일하거나 유사하도록 상기 제 2 내지 제 4 단계를 반복적으로 실시하는 것을 특징으로 한다.
도 1(a) 및 도 1(b)는 종래의 방법 모니터링 박스 제조 방법을 설명하기 위한 평면도 및 단면도.
도 2(a) 및 도 2(b)는 본 발명의 제 1 실시 예에 따른 모니터링 박스 제조 방법을 설명하기 위한 평면도 및 단면도.
도 3(a) 및 도 3(b)는 본 발명의 제 2 실시 예에 따른 모니터링 박스 제조 방법을 설명하기 위한 평면도 및 단면도.
＜도면의 주요 부분에 대한 부호 설명＞
10, 20 및 30 : 모니터링 박스 11, 21 및 31 : 반도체 기판
12 : 절연막 22 및 32 : 제 1 절연막
23 및 33 : 제 1 도전층 24 및 34 : 제 2 절연막
35 : 제 2 도전층 36 : 제 3 절연막
첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다.
도 2(a) 및 도 2(b)는 본 발명의 제 1 실시 예에 따른 모니터링 박스 제조 방법을 설명하기 위한 평면도 및 단면도이다.
먼저, 모니터링 박스(20)의 크기는 용도에 따라 다양하게 제조할 수 있는데, 가로 20 내지 200㎛, 세로 20 내지 200㎛등으로 다양하게 제조할 수 있다. 이를 위해 상기와 같은 크기를 갖는 반도체 기판(21)을 준비한다. 반도체 기판(21) 상부에 제 1 절연막(22)을 산화 또는 증착 방법으로 형성한다. 제 1 절연막(22) 상부에 도전층(23)을 형성한 후 사진 및 식각 공정을 실시하여 반도체 기판(21)의 외측으로부터 소정의 폭으로 잔류하도록 한다. 이때, 잔류하는 도전층(23)의 폭은 2 내지 50㎛로 용도에 따라 조절한다. 패터닝된 도전층(23) 사이가 매립되도록 제 2 절연막(24)을 형성한다.
도 3(a) 내지 도 3(b)는 본 발명의 제 2 실시 예에 따른 모니터링 박스의 제조 방법을 설명하기 위한 평면도 및 단면도로서, 본 발명의 제 1 실시 예에 다라 제조된 모니터링 박스의 도전층 상부에 제 2 도전층을 형성하여 토폴로지를 더욱 개선한다.
반도체 기판(31) 상부에 제 1 절연막(32)을 증착 또는 산화 방법에 의해 형성한다. 제 1 절연막(32) 상부에 제 1 도전층(33)을 형성한 후 사진 및 식각 공정을 실시하여 반도체 기판(31)의 외측으로부터 소정의 폭으로 잔류하도록 한다. 이때, 잔류하는 제 1 도전층(33)의 폭은 2 내지 50㎛로 용도에 따라 조절한다. 패터닝된 제 1 도전층(33) 사이가 매립되도록 제 2 절연막(34)을 형성한다. 전체 구조 상부에 제 2 도전층(35)을 형성한 후 사진 및 식각 공정을 실시하여 패터닝한다. 이때 제 2 도전층(35)은 적층할 때의 안정성을 고려하여 하부의 제 1 도전층(33)의 폭보다 좁게 형성하는데, 제 1 도전층(33)의 폭보다 0 내지 10㎛ 좁게 형성한다. 그리고난 후 제 2 도전층(25) 사이가 매립되도록 제 3 절연막(36)을 형성한다.
상기와 같이 모니터링 박스의 외부에 적층 형성하는 도전층은 셀 영역과의 토폴로지의 차이를 완화시키고, 도전층 내부에 적층 형성되는 절연막은 두께를 측정할 때 정확성을 얻을 수 있도록 한다.
한편, 상기와 같은 공정은 다층으로 형성할 수 있는데, 이 경우 CMP 공정을 통해 절연막의 평탄화를 이루는 공정을 어느 공정에 적용하느냐에 따라 적층되는 도전층의 수를 결정한다. 또한 모니터링 박스에 적층되는 도전층의 높이는 CMP 공정을 적용하기 위해 증착되는 절연막을 증착하기 이전의 셀 영역의 높이와 동일하거나 약간 낮게 형성한다.
상술한 바와 같이 본 발명에 의하면 도전층 및 절연막을 적층 형성하여 모니터링 박스의 토폴로지를 셀 영역의 토폴로지와 동일하거나 유사하게 형성하므로써 셀 영역의 연마량을 정확하게 모니터링 할 수 있다.
Claims (4)
- 반도체 기판 상부에 제 1 절연막을 형성하는 제 1 단계와,상기 제 1 절연막 상부에 제 1 도전층을 형성한 후 상기 제 1 절연막의 외측으로부터 소정의 폭으로 잔류하도록 패터닝하는 제 2 단계와,상기 패터닝된 제 1 도전층 사이가 매립되도록 제 2 절연막을 형성하는 제 3 단계와,상기 제 1 도전층 상부에 상기 제 1 도전층의 폭보다 작게 제 2 도전층을 형성하는 제 4 단계와,상기 제 2 도전층 사이가 매립되도록 제 3 절연막을 형성하는 제 4 단계를 포함하여 이루어지되, 셀 영역의 토폴로지와 동일하거나 유사하도록 상기 제 2 내지 제 4 단계를 반복적으로 실시하는 것을 특징으로 하는 모니터링 박스 제조 방법.
- 제 1 항에 있어서, 상기 반도체 기판의 크기는 가로 및 세로가 20 내지 200㎛인 것을 특징으로 하는 모니터링 박스 제조 방법.
- 제 1 항에 있어서, 상기 제 1 도전층의 폭은 2 내지 50㎛인 것을 특징으로 하는 모니터링 박스 제조 방법.
- 제 1 항에 있어서, 상기 제 2 도전층은 상기 제 1 도전층의 폭보다 0 내지 10㎛ 작게 형성되는 것을 특징으로 하는 모니터링 박스 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990024212A KR100301247B1 (ko) | 1999-06-25 | 1999-06-25 | 모니터링 박스 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990024212A KR100301247B1 (ko) | 1999-06-25 | 1999-06-25 | 모니터링 박스 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20010003777A true KR20010003777A (ko) | 2001-01-15 |
| KR100301247B1 KR100301247B1 (ko) | 2001-11-01 |
Family
ID=19595280
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019990024212A KR100301247B1 (ko) | 1999-06-25 | 1999-06-25 | 모니터링 박스 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100301247B1 (ko) |
-
1999
- 1999-06-25 KR KR1019990024212A patent/KR100301247B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR100301247B1 (ko) | 2001-11-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7785980B2 (en) | Method of manufacturing semiconductor device using alignment mark and mark hole | |
| KR100562189B1 (ko) | Ｃｍｐ 마무리된 다마신 표면상의 리소그래피 정렬 및오버레이 측정마크의 디자인 | |
| US12014994B2 (en) | Method for forming overlay marks and semiconductor structure | |
| KR20000047555A (ko) | 반도체 제조 방법 및 반도체 장치 | |
| KR100301247B1 (ko) | 모니터링 박스 제조 방법 | |
| KR19990062438A (ko) | 반도체 장치 및 그 제조 방법 | |
| US8471335B2 (en) | Semiconductor structure with alignment control mask | |
| KR100306705B1 (ko) | 반도체장치 및 그 제조방법 | |
| CN112909008A (zh) | 三维存储器及其制备方法 | |
| TWI678725B (zh) | 半導體元件及其關鍵尺寸的定義方法 | |
| CN108735714A (zh) | 半导体元件及其关键尺寸的定义方法 | |
| KR100499412B1 (ko) | 반도체소자의 캐패시턴스를 이용한 ｃｄ 측정방법 | |
| KR100381021B1 (ko) | 반도체소자의 정렬마크 형성 방법 | |
| JP2014018871A (ja) | プロセスモニター素子、およびｍｅｍｓ素子の製造方法 | |
| KR20080084424A (ko) | 반도체 소자의 두께 측정 방법 | |
| JP2001022097A (ja) | 多層配線プロセス用転写マーク構造および多層配線プロセス用転写マーク作成方法 | |
| JPS5935165B2 (ja) | 多層薄膜コイルの製法 | |
| CN117615637A (zh) | 掩膜及其制造方法、约瑟夫森结器件及其制造方法 | |
| CN116936362A (zh) | 半导体器件的制作方法以及半导体器件 | |
| JP3362717B2 (ja) | 半導体装置およびその製造方法 | |
| CN116417361A (zh) | 膜厚量测区域的形成方法 | |
| JP3216600B2 (ja) | 集積回路の製造方法 | |
| KR20000045895A (ko) | 테스트패턴 형성방법 | |
| KR100881813B1 (ko) | 반도체소자의 중첩마크 형성방법 | |
| KR100847638B1 (ko) | 반도체소자의 오버레이 마크 및 그 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20090526 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |