KR20000076390A - 전자부품 - Google Patents

Abstract

본 발명은 유전체박막(4)과, 그 위에 적층된 정규전극(1a, 1b)과 유전체박막(4)상에 절연성 영역(20)을 통해 적층된 모형전극(2a, 2b)과, 양측면에 설치된 보조전극(3)을 가지는 전자부품에 있어서, 등가직렬저항 등의 특성을 개선하기 위해 절연성 영역(20)의 폭을 유전체박막(4) 두께의 500배 이상으로 한다. 상기 구성에 의해 모형전극에 의한 주파수 특성의 악화가 개선된 전자부품을 얻을 수 있어, 콘덴서 등에 사용할 수 있다.

Description

전자부품{Electronic component}

현대 사회에서 박막이 하는 역할은 매우 광범위하고, 포장지, 자기테이프, 콘덴서, 반도체등 일상생활의 여러 부분에서 박막이 이용되고 있다. 이들 박막없이는 최근에 있어서 고성능화, 소형화되어가는 기술의 기본경향을 말할 수 없다. 동시에 공업적 수요를 만족하는 형태로 박막을 형성하는 방법에 대해서도 여러 가지의 개발이 이루어지고 있는데, 예를 들어, 포장지, 자기테이프, 콘덴서 등의 용도에 있어서는 고속대량생산에 유리한 연속감기 진공증착이 행해지고 있다.

이 때, 증발재료와 기판재료를 형성하는 박막을 목적에 맞추어 선택함과 동시에, 필요에 따라서 진공조 내에 반응 가스를 도입하거나 기판에 전위를 가한 상태에서 박막을 형성함으로써 원하는 특성을 가진 박막을 형성할 수 있다.

예를 들면, 자기기록매체의 제조에 있어서는 Co, Ni, Fe 등의 자성원소를 포함하는 증발재료를 이용하여, 진공조 중에 산소 가스를 도입하면서 반응증착을 행함으로써 긴 자기기록매체를 얻을 수 있다.

또, 반도체에서는 주로 스패터(spatter)법으로 박막이 형성되고 있다. 스패터법은 세라믹계의 재료를 이용한 박막형성에도 특히 유효하며, 세라믹 박막은 막 두께가 수㎛이상에서는 도포 소성법(燒成法)으로 형성되고, 1㎛이하에서는 스패터법으로 형성되는 경우가 많다.

한 편, 수지재료를 이용한 박막의 형성은 도포에 의한 방법이 이용되는데, 리버스 코팅(reverse coat)이나, 다이 코팅이 공업적으로 이용되고 있고, 용제에서 희석한 재료를 도포한 후 건조경화시키는 것이 일반적이다. 또, 이들의 공법으로 형성된 수지박막의 막 두께의 하한은 사용하는 재료에 의하지만, 1㎛ 전후인 것이 많고 그 이하의 박막은 얻기 힘든 경우가 많다. 일반적인 도포수단으로는 도포직후의 도포두께가 수㎛이상이 되기 때문에, 매우 얇은 수지막의 형성에는 용제희석이 필요하고, 또 1㎛이하의 수지박막을 얻을 수 없는 경우도 많다.

또, 용제희석을 행하면 건조 후의 도막에 결함이 발생하기 쉬운 점 이외에도 환경보호의 관점에서도 바람직하지 않다. 따라서, 용제희석을 행하지 않고도 수지박막을 형성할 수 있는 방법 및 매우 얇은 수지박막을 안정되게 얻을 수 있는 방법이 요구되고 있다.

이것을 해결하는 방법으로서, 진공중에서 수지박막을 형성하는 방법이 제안되어 있다(예를 들면, U.S.P. 5,032.461). 이것은 진공중에서 수지재료를 분무화 또는 무상화(霧狀化)한 후에 지지체에 부착시키는 방법으로, 이 방법에 의하면 공극결함이 없는 수지박막을 형성할 수 있음과 동시에 용제희석의 필요도 없다.

세라믹 박막이나 수지박막의 위에 다시 다른 종류의 박막을 적층함으로써 종래 얻을 수 없었던 다양한 복합박막을 얻을 수 있게 되고, 그 공업적 이용분야는 매우 여러 갈래에 걸친다. 그 중에서도 칩 형상의 전자부품은 매우 유망하고, 콘덴서, 코일, 저항, 용량성 전지 또는 이들의 복합부품 등은 박막적층에 의해 극히 소형 또는 고성능으로 형성할 수 있어 이미 상품화·시장확대가 시작되고 있다.

박막을 이용한 전자부품에서는, 기본성능 이외에 전극의 인출이 중요하다. 특히, 세라믹 박막 또는 수지박막과 금속박막을 적층한 칩 부품과 같이 도전체부가 박막이면, 실제 설치시에 견딜 수 있는 전극강도를 얻기 위해 박막의 단부에 납땜용의 보조전극을 설치하는 경우도 있다.

이 때 보조전극과 금속박막 사이의 접착력을 얻기 위해 보조전극에 접하는 모형전극을 형성하는 것이 유효하다. 세라믹 박막 또는 수지 박막으로 이루어진 유전체박막과 도전성박막을 적층하는 경우를 예로 들면, 도 6의 모식적인 개략도에 도시한 바와 같이, 제1 도전성박막(1a)의 위에 유전체박막(4)을 형성하고, 또 유전체박막(4)의 위에 제2 도전성박막(1b)을 형성할 때, 제1 도전성박막(1a)과 대략 동일 평면상에 절연성 영역(20)을 통해 제2 도전성박막(1b)과 대략 같은 전위인 제3 도전성박막(2a)을 모형전극으로 형성하고, 또 제2 도전성박막(1b)과 대략 동일 평면상에 절연성 영역(20)을 통해 제1 도전성박막(1a)과 대략 같은 전위인 제4 도전성박막(2b)을 모형전극으로 형성해 두면 된다.

그 후, 박막의 단부에 보조전극(3)을 형성하면 종래의 정규전극인 제1, 제2 도전성박막(1a, 1b) 외에 모형전극인 제 3, 제 4의 도전성박막(2a, 2b)에도 보조전극(3)이 부착하게 되어, 보조전극(3)의 접착강도가 향상하는 것이다. 칩 부품의 소형화라는 점에서는 모형전극부분(2a, 2b)이 작은 쪽이 바람직하다는 것을 말할 필요도 없다.

그러나, 상기와 같은 모형전극을 이용한 경우, 접착강도가 향상하기는 하지만 특성상의 문제가 발생하는 경우가 있다.

즉, 모형전극이 전극으로 작용하는 경우, 전자부품의 특성의 저하가 발생하여, 고성능화를 지향하는 경우의 장벽이 되는 것을 알았다. 예를 들면, 도 6에 단면구조를 도시한 바와 같은 모형전극을 가지는 콘덴서를 형성한 경우에는 임피던스의 주파수 특성에서 하락점(딥(dip) 점)의 예리함이 약간 둔화되어 버리는 경우가 있는데, 이 때 딥 점에서의 임피던스는 10∼15% 증가해 버린다.

콘덴서를 이용하여, 소음제거 또는 필터 등을 구성할 때에 딥 점에서의 임피던스는 중요하고, 따라서 보조전극의 접착강도와 고성능의 양립이 요구되고 있다. 또, 모형전극을 가지는 칩 코일을 형성할 때에도 같은 과제가 발생한다.

본 발명은 전자부품에 관한 것이다. 더 상세하게는, 도전성박막과 유전체박막을 교대로 적층하여 이루어진 콘덴서 등으로 대표되는 전자부품에 관한 것이다.

도 1은 본 발명의 일 실시예에 있어서 전자부품의 단면구조를 모식적으로 도시한 개략도,

도 2는 실시예 1의 콘덴서의 절연성 영역폭과 등가직렬저항의 관계의 일 예를 도시한 도면,

도 3은 실시예 2의 콘덴서의 절연성 영역폭과 등가직렬저항의 관계의 일 예를 도시한 도면,

도 4는 실시예 3의 콘덴서의 절연성 영역폭과 등가직렬저항의 관계의 일 예를 도시한 도면,

도 5는 본 발명의 전자부품의 제조장치의 일예의 내부구조의 개략을 도시한 도면,

도 6은 적층구조인 전자부품의 일예의 단면구조를 도시한 모식적 개략도이다.

본 발명은, 모형전극을 가지는 전자부품에서, 임피던스의 주파수 특성에 있어서 하락점(딥 점)에서의 등가직렬저항이 작은 전자부품을 제공하는 것을 목적으로 한다.

상기 목적을 달성하기 위해, 본 발명의 전자부품은 적어도 제1 도전성박막의 위에 유전체박막이 형성되고, 또 상기 유전제 박막의 위에 제2 도전성박막이 형성되어 이루어진 전자부품에 있어서, 상기 제1 도전성박막과 대략 동일 평면상에 절연성 영역을 통해 상기 제2 도전성박막과 대략 같은 전위의 제3 도전성박막이 형성되어 있고, 또 상기 제2 도전성박막과 대략 동일 평면상에 절연성 영역을 통해 상기 제1 도전성박막과 대략 같은 전위의 제4 도전성박막이 형성되어 있고, 또 상기 제1 도전상 박막과 상기 제3 도전성박막과의 간격 및 상기 제2 도전성박막과 상기 제4 도전성박막과의 간격이 함께 상기 유전체박막 두께의 500배 이상인 것을 특징으로 한다. 본 발명은 상기의 구성을 함으로써 등가직렬저항이 작은 적층박막을 얻을 수 있고 또 고성능 콘덴서 등의 고성능 전자부품을 실현할 수 있다.

상기 구성에서, 상기 유전체박막을 수지박막으로 구성할 수 있다. 수지박막은 절연성과 유전특성에 뛰어나다. 또 수지재료를 기화 또는 무상화한 후 지지체상에 부착시킴으로써, 매우 얇은 수지박막을 용이하게 형성할 수 있다. 따라서, 예를 들면 전자부품이 콘덴서인 경우에는 소형이고 대용량인 콘덴서를 얻을 수 있다.

상기 구성에서, 상기 수지박막은 적어도 아크릴레이트를 주성분으로 하여 포함하는 것이 바람직하다. 이러한 수지재료는 절연성, 유전특성 등의 전기특성이 뛰어나고 또 공극결함이 없는 박막을 비교적 용이하게 형성할 수 있기 때문이다.

상기 구성에서, 상기 도전성박막은 금속박막으로 이루어진 것이 바람직하다. 전기 도전성에 뛰어나고, 박막의 형성도 용이하기 때문이다.

상기 구성에서, 상기 도전성박막 및 상기 유전체박막은 각각 적어도 2층 이상 교대로 반복되는 적층구조를 가지는 것이 바람직히다. 다층적층으로 함으로써, 전자부품으로서의 집적도가 향상하여 소형이고 고성능인 전자부품으로 할 수 있기 때문이다. 예를 들면, 전자부품으로서 콘덴서를 얻는 경우에는 다층적층으로 함으로써 콘덴서로서의 용량이 증대한다. 또, 본 발명에 의하면, 소형형상으로 해도 딥 점에서의 등가직렬저항을 작게 할 수 있다. 따라서, 소형, 대용량이면서 주파수 특성에도 뛰어난 콘덴서를 얻을 수 있다.

상기 구성에 있어서, 상기 제1 도전성박막과 상기 제4 도전성박막, 상기 제2 도전성박막과 상기 제3 도전성박막 각각은 보조전극에 의해 접속되어 있는 것이 바람직하다. 보조전극의 부착강도는 유전체박막보다 도전성박막의 기여가 크다. 따라서, 도전성박막과의 접착부분이 많을수록 보조전극의 부착강도는 향상한다. 제1 도전성박막 및 제2 도전성박막과 각각 같은 전위로 된 제4 도전성박막 및 제 3 도전성박막을 모형전극으로 설치하고 이들과 보조전극을 접속함으로써 보조전극의 부착강도는 현격히 향상한다. 또, 본 발명에 의하면 보조전극과 접속된 이러한 모형전극의 전기적 특성에 대한 악영향을 최소한으로 억제할 수 있다.

상기 구성에서, 상기 도전성박막 및 상기 유전체박막의 적층체의 일부 또는 전부가 콘덴서로서 작용하는 것이 바람직하다. 본 발명의 전자부품은 모형전극을 가지는 것에도 상관없이 주파수 특성이 뛰어나다. 또, 유전체박막을 얇게 하여 다층적층하면 소형이고 대용량인 콘덴서를 얻을 수 있다. 즉, 본 발명의 적층제를 콘덴서로 작용시키면 본 발명의 효과가 현저히 발현되어 콘덴서의 특성을 비약적으로 향상시킬 수 있다.

상기 구성에서, 상기 절연성 영역의 막면 방향의 간격이 상기 유전체박막의 두께의 17500배 이하이면, 정규전극(제1 도전성박막 및 제2 도전성박막)에 대한 모형전극(제3 도전성박막 및 제4 도전성박막)의 존재를 무시할 수 없게 되고, 이러한 경우에 본 발명에 의한 효과가 보다 현저하게 된다. 여기에서, 절연성 영역의 막면방향의 간격이란 도 6을 예로 설명하면, 제1 도전성박막(1a)과 제3 도전성박막(2a)의 사이에 있는 절연성 영역과, 제2 도전성박막(16)과 제4 도전성박막(2b)의 사이에 있는 절연성 영역과의 막면방향(적층방향)에서 볼 때(즉, 도 6에서 지면 방향에서 본 때)의 간격을 말한다.

이하, 본 발명의 실시예에 대해 도면을 이용하여 설명한다.

이하의 실시예에서는 도전성박막(금속박막)과 유전체박막의 다층적층에 의한 전자부품을 도 5에 개략도시한 바와 같은 장치에서 형성했다.

도 5에서 적층막 지지캔(7)의 주위에는 금속박막 형성원(8)과 유전체박막 형성원(9), 경화장치(10) 및 금속박막 패터닝 장치(11)가 배치되어 있다. 캔(7)은 회전방향(12)의 방향으로 일정속도로 회전한다. 따라서, 캔(7)의 외주면상에 캔(7)의 회전수에 따른 적층수의 금속박막과 유전체박막이 교대로 적층된 박막적층체를 형성할 수 있다. 이들은 진공조(5)에 저장되어 진공펌프 등으로 이루어진 배기계(6)에 의해 그 내부가 진공 또는 저압으로 유지된다.

금속박막 형성원(8)으로는 형성하는 금속박막에 따라, 저항가열 증발원, 유전가열 증발원, 전자빔 증발원, 스패터 증발원, 클러스터(cluster) 증발원, 그 외 박막형성에 이용하는 장치나 이들의 조합을 이용할 수 있다. 형성된 금속박막은 본 발명의 도전성박막이 된다.

또, 유전체박막 형성원(9)에는 수지계 재료를 히터에 의한 가열기화 또는 초음파 또는 스프레이에 의한 기화 또는 무상화나 세라믹계 재료의 스패터 또는 산화물의 스패터, 증착 등에 의해 형성되는 유전체박막에 따른 장치를 이용할 수 있다.

경화장치(10)는, 유전체박막 형성원(9)으로 형성된 유전체박막을 소정의 경도로 경화시킨다. 경화장치(10)로서는 유전체로서 수지박막을 형성하는 경우에는, 자외선 경화, 전자선 경화, 열경화 또는 그들의 조합을 이용할 수 있다.

금속박막 패터닝 장치(11)에 의한 금속박막의 패터닝에는 테이프나 오일을 이용할 수 있다. 즉, 가는 테이프를 따른 상태로 금속박막을 형성하면, 테이프 부분 위에 형성된 금속박막은 테이프과 함께 제거되므로, 금속박막의 패터닝을 할 수 있다. 또는 금속박막의 형성 전에 오일을 얇게 패턴 도포해 두면 오일 패턴 위에는 금속박막이 형성되지 않으므로, 금속박막의 패터닝을 할 수 있다. 이렇게 해서 본 발명의 절연성 영역이 형성된다. 또, 캔(7)이 1회전할 때마다 패터닝의 위치를 변경함으로써 다른 위치에 절연성 영역을 형성할 수 있다.

이렇게 패터닝한 금속박막과 유전체박막을 교대로 적층하여 캔(7)의 외주면상에 박막적층제를 얻은 후, 이것을 절단하여 필요에 따라 열 스프레이 등에 의해 보조전극을 형성하면 전자부품을 제작할 수 있다.

또, 도 5는 금속박막과 유전체박막의 다층적층체를 형성할 때의 한 방법을 도시한 것이다. 도 5의 방법 이외에 필름상에 금속박막이나 유전체박막을 형성한 것을 다수 매 겹침으로써도 다층적층제는 형성할 수 있다. 즉, 도 5의 방법에 의해 본 발명의 범위가 규제되는 것은 아니다.

실시예 1

도전성박막으로서 알루미늄의 증착박막을 도전체 박막으로 하여 히터 가열기화에 의한 아크릴레이트 수지박막을 형성할 때에, 자외선 경화와 오일 패터닝을 조합하여 콘덴서를 얻었다. 도 1에 얻어진 콘덴서의 단면구조의 개략도를 모식적으로 도시한다.

도 1에 도시한 바와 같이, 제1 도전성박막(1a)의 위에 유전체박막(4)이 형성되고 또 유전체박막(4)의 위에 제2 도전성박막(1b)이 형성되고, 또 그 위에 도전체 박막(4)이 형성되어 있다. 또, 제1 도전성박막(1a)과 대략 동일 평면상에 절연성 영역(20)을 통해 제2 도전성박막(1b)과 대략 같은 전위의 제3 도전성박막(2a)이 모형전극으로 형성되고, 또 제2 도전성박막(1b)과 대략 동일 평면상에 절연성 영역(20)을 통해 제1 도전성박막(1a)과 대략 같은 전위의 제4 도전성박막(2b)이 모형전극으로 형성되어 있다. 그리고, 이상을 한 적층단위로 하여 이것을 복수층 적층하여 구성되어 있다. 또, 이러한 도전성박막과 유전성 박막과의 적층체의 양단부에는 보조전극(3)이 형성되어 있다.

알루미늄 박막의 두께는 50nm, 유전체박막(수지박막)의 두께(d)를 1㎛로 했다. 수지재료로서 1.9 노난디올디아크릴레이트에 광중합 개시제를 5wt% 혼합한 것을 이용했다. 반복 적층수를 알루미늄, 수지 모두 약 1000층으로 하고 패터닝으로 형성된 절연성 영역(20)의 폭(a, b)을 오일의 양을 변화시킴으로써 0.1∼1.0㎜의 범위에서 변화시켰다. 절연성 영역의 막면방향의 간격(c)은 2.5㎜이다. 제작한 콘덴서의 등가직렬저항의 주파수 특성을 측정하여, 딥점에서의 값을 조사한 결과를 도 2에 도시했다.

도 2에서 절연성 영역의 폭이 작은 때에 비해, 절연성 영역의 폭이 0.5㎜이상인 때에는 딥 점에서의 저항값이 작아진다는 것을 알았다.

실시예 2

도전성박막으로서 알루미늄의 증착박막을 유전체박막으로 하여 히터 가열기화에 의한 아크릴레이트 수지박막을 형성할 때에, 자외선 경화와 오일 패터닝을 조합하여 도 1에 도시한 단면구조의 콘덴서를 얻었다.

알루미늄 박막의 두께는 40㎚, 유전체박막(수지박막)의 두께(d)를 0.3㎛로 했다. 수지재료로서 디메틸올트리시클로데칸디아크릴레이트에 광중합 개시제를 1wt% 혼합한 것을 이용했다. 반복적층수를 알루미늄, 수지 모두 약 4000층으로 하고, 패터닝으로 형성된 절연성 영역(20)의 폭(a, b)을 오일의 양을 변화시킴으로써, 0.05∼0.5㎜의 범위에서 변화시켰다. 절연성 영역의 막면방향의 간격(c)은 1.4㎜이다. 제작한 콘덴서의 등가직렬저항의 주파수 특성을 측정하여, 딥점에서의 값을 조사한 결과를 도 3에 도시했다.

도 3에서 절연성 영역의 폭이 작은 때와 비교하여 절연성 영역의 폭이 0.15㎜이상인 때에는 딥 점에서의 저항값이 작아진다는 것을 알았다.

실시예 3

도전성박막으로 알루미늄의 증착박막을 유전체박막으로 하여 히터 가열기화에 의한 아크릴레이트 수지박막을 형성하는 때에, 전자선 경화와 오일 패터닝을 조합함으로써, 도 1에 도시한 단면구조의 콘덴서를 얻었다.

알루미늄 박막의 두께는 30㎚, 유전체박막(수지박막)의 두께(d)를 0.08㎛로 했다. 수지재료로서 1.9노난디올디아크릴레이트와 디메틸올트리시클로데칸디아크릴레이트의 1:1혼합액을 이용했다. 반복적층수를 알루미늄, 수지 모두 약 10000층으로 하여, 패터닝으로 형성된 절연성 영역(20)의 폭(a, b)을 오일의 양을 변화시킴으로써, 0.03∼0.3㎜의 범위에서 변화시켰다. 절연성 영역의 막면방향의 간격(c)은 1.4㎜이다. 제작한 콘덴서의 등가직렬저항의 주파수 특성을 측정하여, 딥점에서의 값을 조사한 결과를 도 4에 도시했다.

도 4에서 절연성 영역의 폭이 작은 때와 비교하여 절연성 영역의 폭이 0.04㎜이상인 때에는 딥 점에서의 저항값이 작아진다는 것을 알았다.

또, 상기 도 2 내지 도 4에 있어서, 세로축으로서 도시한 「딥 점에서의 등가직렬저항」은 이하와 같이 구했다. 측정대상인 각 콘덴서에 대해서, 임피던스의 주파수 특성을 측정하여 그 하락점(딥 점)에서의 임피던스의 실수부, 즉 등가직렬저항을 얻었다. 다음에, 상기 실시예 2의 절연성 영역(20)의 폭(a,b)이 각각 0.05㎜인 콘덴서의 딥 점에서의 등가직렬저항을 1로, 다른 각 콘덴서의 딥 점에서의 등가직렬저항을 이것의 상대값으로 나타냈다.

실시예 1 내지 실시예 3에서 절연성 영역의 폭에 의해 딥 점에서의 등가직렬저항이 다른 이유는 다음과 같다.

즉, 절연성 영역의 폭이 작으면 모형전극과의 거리가 작아져, 모형전극에서의 전계의 영향을 무시할 수 없게 된다. 이 영향은 부품의 소형화에 의해 모형전극의 영향부분의 전체를 차지하는 비율이 커질수록 현저하다. 또, 유전체박막의 두께에 의해서도 영향의 정도는 다르다. 전계 변형의 영향을 없애고 딥점에서의 저항값을 작게하기 위해서는, 유전체박막의 두께의 500배 이상의 절연성 영역폭을 확보하는 것이 유효하다는 것을 전술의 실험결과가 도시하고 있다.

또, 실시예에서는 유전체로서 아크릴레이트계의 수지재료를 이용한 경우에 대해서 서술했지만, 에폭시계 등의 다른 수지재료나 수지재료 이외의 세라믹계, 금속산화물계의 재료도 이용할 수 있다는 것은 이미 언급한 대로이다.

예를 들면, 금속산화물로서 산소분위기의 전자빔 증착으로 두께 50㎚∼300㎚의 티탄 산화물을 유전체로 한 경우에도 본 발명의 효과를 확인할 수 있었다.

또, 실시예에서는 도전성박막(금속박막층)을 알루미늄으로 한 경우에 대해서만 언급했지만, 동, 은, 니켈, 아연 등의 다른 금속이나 그들을 포함한 합금을 이용하거나, 도전성박막층을 일종으로 하지 않고 예를 들면, Al층과 Cu층의 혼합 재료로 함으로써 특성의 보완이 이루어져, 사용조건에 의해서는 고성능화가 도모되는 경우도 있을 수 있다.

이상의 실시예 1, 2 및 3에 있어서 지지체로서 캔을 이용한 경우에 대해서만 언급했지만, 본 발명은 이들의 지지체에 의해 제한되는 것은 아니고, 원통형상 이외의 평판상이나 곡면형상의 지지체도 이용할 수 있다는 점 이외에 금속, 절연체, 유리, 반도체상에 본 발명에 의해 전자부품을 형성할 수도 있다.

또, 실시예에서는 전자부품으로서 콘덴서를 예를 들어 설명했지만, 칩 코일, 소음 필터 등 모형전극을 형성하는 다른 전자부품에서도 본 발명에서 언급한 절연성 영역의 폭과 유전체박막의 두께의 관계에 의한 전계변형의 영향을 무시할 수 있고, 고성능화를 도모할 수 있음을, 용이하게 유추할 수 있으므로 본 발명은 넓게 전자부품 전체에 적용할 수 있는 것이다.

이상으로 설명한 실시예는 어디까지나 본 발명의 기술적 내용을 명확하게 하기 위한 의도이고, 본 발명은 이러한 구체예에만 한정하여 해석되는 것이 아니라, 그 발명의 정신과 청구범위에 기재하는 범위내에서 여러가지로 변경하여 실시할 수 있으므로, 본 발명을 광범위하게 해석할 수 있다.

이상과 같이, 본 발명의 전자부품은 모형전극을 가지는 전자부품에서, 임피던스의 주파수 특성에서 하락점(딥 점)에서의 등가직렬저항을 작게할 수 있으므로, 주파수 특성이 뛰어난 고성능 전자부품으로서 광범위하게 이용할 수 있다. 예를 들면, 콘덴서에 응용하면, 유전체박막을 소형화해도 상기 효과는 없어지지 않으므로, 소형이고 대용량인 콘덴서를 얻을 수 있다. 특히, 모형전극의 존재에 의해 보조전극의 접착강도가 높으므로 칩 콘덴서에 이용하면 본 발명의 효과가 현저히 발현된다. 그 이외에, 모형전극이 형성된 칩 코일, 소음 필터 등의 전자부품에서도 모형전극에서의 전계변형의 영향을 무시할 수 있으므로, 이들의 고성능화를 도모할 수 있다. 따라서, 본 발명은 광범위하게 전자부품 전체에 이용가능하다.

Claims (8)

1. 적어도 제1 도전성박막의 위에 유전체박막이 형성되고, 또 상기 유전체박막의 위에 제2 도전성박막이 형성되어 이루어진 전자부품에 있어서, 상기 제1 도전성박막과 동일 평면상에 절연성 영역을 통해 상기 제2 도전성박막과 같은 전위인 제3 도전성박막이 형성되어 있고, 또 상기 제2 도전성박막과 동일 평면상에 절연성 영역을 통해 상기 제1 도전성박막과 같은 전위인 제4 도전성박막이 형성되어 있고, 또 상기 제1 도전성박막과 상기 제3 도전성박막과의 간격 및 상기 제3 도전성박막와 상기 제4 도전성박막의 간격은 함께 상기 유전체박막의 두께의 500배 이상인 것을 특징으로 하는 전자부품.
2. 제 1항에 있어서, 상기 유전체박막은 수지박막으로 이루어진 것을 특징으로 하는 전자부품.
3. 제 2항에 있어서, 상기 수지박막은 적어도 아크릴레이트를 주성분으로 하여 포함하는 것을 특징으로 하는 전자부품.
4. 제 1항에 있어서, 상기 도전성박막은 금속박막으로 이루어진 것을 특징으로 하는 전자부품.
5. 제 1항에 있어서, 상기 도전성박막 및 상기 유전체박막은 각각 적어도 2층 이상 교대로 반복되는 적층구조를 가지는 것을 특징으로 하는 전자부품.
6. 제 1항에 있어서, 상기 제1 도전성박막과 상기 제4 도전성박막, 상기 제2 도전성박막과 상기 제3 도전성박막의 각각은 보조전극에 의해 접속되어 있는 것을 특징으로 하는 전자부품.
7. 제 1항에 있어서, 상기 도전성박막 및 상기 유전체박막의 적층에의 일부 또는 전체는 콘덴서로서 작용하는 것을 특징으로 하는 전자부품.
8. 제 1항에 있어서, 상기 절연성 영역의 막면방향의 간격이 상기 유전체박막의 두께의 17500배 이하인 것을 특징으로 하는 전자부품.