KR20000074280A - 효율적인 파워 라인 구조를 갖는 마이크로 볼 그리드 어레이 패키지 - Google Patents

효율적인 파워 라인 구조를 갖는 마이크로 볼 그리드 어레이 패키지 Download PDF

Info

Publication number
KR20000074280A
KR20000074280A KR1019990018089A KR19990018089A KR20000074280A KR 20000074280 A KR20000074280 A KR 20000074280A KR 1019990018089 A KR1019990018089 A KR 1019990018089A KR 19990018089 A KR19990018089 A KR 19990018089A KR 20000074280 A KR20000074280 A KR 20000074280A
Authority
KR
South Korea
Prior art keywords
integrated circuit
circuit chip
pads
power line
power
Prior art date
Application number
KR1019990018089A
Other languages
English (en)
Inventor
이상재
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1019990018089A priority Critical patent/KR20000074280A/ko
Publication of KR20000074280A publication Critical patent/KR20000074280A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

본 발명은 효율적인 파워라인 구조를 갖는 마이크로 볼 그리드 어레이 패키지에 관한 것으로서, 내부에 형성된 적어도 하나의 파워 라인과 표면에 형성된 다수개의 도전성 볼 그리드들을 구비하고 상기 적어도 하나의 파워 라인은 상기 볼 그리드들 중 하나에 전기적으로 연결되는 기판, 및 상기 기판에 부착되며 파워가 인가되는 다수개의 패드들을 구비하고, 상기 패드들은 상기 적어도 하나의 파워 라인에 전기적으로 연결되는 집적 회로 칩을 구비함으로써 집적 회로 칩의 파워 노이즈가 감소된다.

Description

효율적인 파워 라인 구조를 갖는 마이크로 볼 그리드 어레이 패키지{Micro Ball Grid Array Package having Effective Power line Structure}
본 발명은 집적 회로 패키지에 관한 것으로서, 특히 효율적인 파워 라인 구조를 갖는 마이크로 볼 그리드 어레이 패키지에 관한 것이다.
시스템의 대 용량화와 고 기능의 요구에 따라 메모리 집적 회로 칩도 고 용량을 필요로 하게 되었다. 이는 메모리 집적 회로 칩 내에서 메모리의 면적 증가의 원인이 된다. 그리하여 메모리 집적 회로 칩 내에서 메모리가 차지하는 면적의 감소를 요구하게 되면서 메모리 집적 회로 칩이 패키징(packafing)된 메모리 집적 회로 패키지의 사이즈를 줄이는 기술이 급진적으로 발전하게 되었고 그 결과 칩 스케일 패키지(Chip Scaled Package)라는 기술이 개발되었다. 메모리 집적 회로 칩 또한 그 사이즈가 작아지고 고주파화되면서 파워 노이즈(Power Noise)가 증가하고 메모리 집적 회로 칩 내에서 파워 라인에 대한 부담도 그만큼 증가하게 된다. 이의 해결 방안으로서 상기 집적 회로 칩 내에 파워 라인의 면적을 증가시켜 파워 노이즈(power noise)를 감소시켜 왔으나 이는 메모리 집적 회로 칩 사이즈 증가의 원인이 된다. 따라서, 메모리 집적 회로 칩을 포함하여 모든 집적 회로 칩의 크기가 감소되면서 파워 노이도 감소되는 메모리 집적 회로 패키지의 개발이 요구된다.
도 1은 종래의 초박형(TSOP;Thin Small Outline Package) 집적 회로 패키지를 평면적으로 도시한 도면이다. 도 1에 도시된 바와 같이 초박형 집적 회로 패키지(101)는 리드 프레임(111)과 집적 회로 칩(121)을 구비한다. 집적 회로 칩(121)은 리드 프레임(111) 상에 접착되고 집적 회로 칩(121) 위로 리드 프레임(111)의 제1 및 제2 버스바들(131, 132)이 위치한다. 집적 회로 칩(121)의 파워 패드들(141∼143, 151∼153)은 본딩 와이어(161)를 통하여 제1 및 제2 버스바들(131, 132)에 연결된다. 즉, 전원 전압 패드들(141∼143)은 제1 버스바(131)에 연결되고, 접지 전압 패드들(151∼153)은 제2 버스바(132)에 연결된다. 이와 같이, 제1 및 제2 버스바들(131, 132)에 각각 전원 전압 패드들(141∼143)과 접지 전압 패드들(151∼153)을 연결함으로써 집적 회로 칩(121)의 파워 노이즈가 감소될 수가 있다. 그러나 이와 같은 구조는 초박형에만 가능한 구조이고 마이크로 볼 그리드 어레이 패키지에는 적용될 수가 없다.
본 발명이 이루고자하는 기술적 과제는 집적 회로 칩의 크기가 감소되고 집적 회로 칩 내부의 파워 노이즈도 감소되는 마이크로 볼 그리드 어레이 패키지를 제공하는 것이다.
본 발명의 상세한 설명에서 인용되는 도면을 보다 충분히 이해하기 위하여 각 도면의 간단한 설명이 제공된다.
도 1은 종래의 초박형(TSOP;Thin Small Outline Package) 집적 회로 패키지를 평면적으로 도시한 도면.
도 2는 본 발명의 바람직한 실시예에 따른 마이크로 볼 그리드 어레이 패키지를 평면적으로 도시한 도면.
도 3a는 상기 도 2에 도시된 기판의 사시도.
도 3b는 상기 도 2에 도시된 집적 회로 칩의 사시도.
도 4는 상기 도 2에 도시된 마이크로 볼 그리드 어레이 패키지의 측면도.
상기 기술적 과제를 이루기 위하여 본 발명은,
내부에 형성된 적어도 하나의 파워 라인과 표면에 형성된 다수개의 도전성 볼 그리드들을 구비하고 상기 적어도 하나의 파워 라인은 상기 볼 그리드들 중 하나에 전기적으로 연결되는 기판, 및 상기 기판에 부착되며 파워가 인가되는 다수개의 패드들을 구비하고, 상기 패드들은 상기 적어도 하나의 파워 라인에 전기적으로 연결되는 집적 회로 칩을 구비하는 것을 특징으로 하는 마이크로 볼 그리드 어레이 패키지를 제공한다.
바람지가기는, 상기 다수개의 파워 패드들은 빔리드들을 통하여 상기 적어도 하나의 파워 라인에 연결된다.
바람직하기는 또한, 상기 집적 회로 칩은 메모리 집적 회로 칩이다.
상기 본 발명에 의하여 집적 회로 칩의 크기가 감소되고 집적 회로 칩 내부의 파워 노이즈가 감소된다.
본 발명과 본 발명의 동작 상의 잇점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시예를 예시하는 첨부 도면 및 첨부 도면에 기재된 내용을 참조하여야만 한다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.
도 2는 본 발명의 바람직한 실시예에 따른 마이크로 볼 그리드 어레이 패키지를 평면적으로 도시한 도면이고, 도 3a와 도 3b는 각각 상기 도 2에 도시된 기판(211)과 집적 회로 칩(221)의 사시도들이다. 도 2는 도 3a에 도시된 기판(211)의 상면에 도 3b에 도시된 집적 회로 칩(221)의 상면이 서로 결합되어 마이크로 볼 그리드 어레이(201)를 구성하고 있는 상태를 나타낸다. 도 3a 및 도 3b를 참조하여 도 2에 도시된 마이크로 볼 그리드 어레이 패키지(201)를 설명하기로 한다.
기판(211)은 상부면(211)과 하부면(312)을 가지고 있고, 기판(211)의 상부면(311)에 다수개의 볼 그리드들(231)이 형성된다. 상기 볼 그리드들(231)은 도전성을 가지며, 집적 회로 칩(221)을 제어하기 위한 외부 시스템과 전기적으로 연결된다. 기판(211)의 내부에는 파워를 전달하는 파워 라인들(251, 261) 즉, 전원 전압을 전달하는 파워 라인(251)과 접지 전압을 전달하는 파워 라인(261)이 형성된다. 파워 라인들(251, 261)의 일단들은 각각 볼 그리드들(231a, 231b)에 연결되고 타단들은 파워 핀들(321)에 연결된다. 볼 그리드(231a)에는 파워를 공급하는 외부 전압원이 연결되고, 볼 그리드(231b)에는 외부 접지단(GND)과 연결된다. 기판(211)은 신축성이 있는 베이스 필름(Base Film) 또는 프린트 회로 기판(Printed Circuit Board)으로 구성된다. 프린트 회로 기판일 경우, 상기 프린트 회로 기판은 복수개의 층으로 구성되고, 파워 라인들(251, 261)은 상기 복수개의 층들 중 하나의 층에 형성된다. 기판(211)은 집적 회로 칩(221)과 유사한 크기로 만들어진다.
집적 회로 칩(221), 예컨대 데이터 저장 기능을 갖는 메모리 집적 회로 칩은 기판(211)에 부착된다. 즉, 기판(211)은 상부면(311)과 하부면(312)을 가지고 있으며, 기판(211)의 상부면(311)과 집적 회로 칩(221)의 상부면(331)이 서로 마주보도록 결합된다. 집적 회로 칩(221) 상에는 집적 회로 칩(221)에 구현되는 회로에 파워를 공급하기 위한 다수개의 파워 패드들(241a∼241f)이 형성된다. 파워 패드들(241a∼241f) 중 전원 전압이 인가되는 파워 패드들(241a∼241c)은 전기적 연결 수단, 예컨대 솔더 볼 그리드들(도 4의 411)을 통하여 파워 라인(251)에 직접 연결된다. 전원 전압을 전달하는 파워 패드들(241a∼241c) 중 하나의 패드(241a)는 볼 그리드(231a)에 빔리드(271)를 통하여 전기적으로 연결된다. 접지 전압을 전달하는 파워 패드들(241d∼241f) 중 하나의 패드(241d)는 볼 그리드(231b)에 빔리드(271)를 통하여 전기적으로 연결된다.
이와 같이, 외부로부터 패드들(241a∼241c)을 통하여 집적 회로 칩(221) 내부에 파워를 공급함으로써 즉, 집적 회로 칩(221) 내부의 파워 공급에만 의존하는 것과는 달리 외부에서 집적 회로 칩(221)의 패드들(241b, 241c)을 통하여 요소요소에 파워를 직접 인가하며 또한, 접지 전압도 패드들(241e, 241f)을 통하여 집적 회로 칩(221)에 직접 인가됨으로써 집적 회로 칩(221) 내부의 파워 노이즈가 감소될 뿐만 아니라 집적 회로 칩(221) 내부의 파워 라인에 대한 파워 의존도를 줄임으로써 집적 회로 칩(221)의 사이즈가 감소될 수가 있다.
다수개의 패드들(241) 중 상기 파워 패드들(241a∼241f)을 제외한 다른 패드들은 다른 용도의 패드들, 예컨대 입출력 데이터 패드들, 어드레스 입력 패드들, 제어 패드들 등으로 사용된다. 상기 다수개의 패드들(241) 중 일부는 기판(211) 상의 볼 그리드들(231)에 빔리드(271)를 통하여 연결된다. 파워 패드들(241a∼241f)을 포함한 다수개의 패드들(241) 중 기판(211) 상에 형성되는 볼 그리드들(231)에 연결되는 패드들의 수는 한정되어있으나 그 이외의 패드들의 수는 용도에 따라 얼마든지 조정이 가능하다.
도 4는 상기 도 2에 도시된 마이크로 볼 그리드 어레이 패키지(201)의 측면도이다. 도 4에서 볼 그리드들(231)은 4개씩 1열로 겹쳐져 있어야하지만, 설명의 편의상 나란하게 도시해놓았다. 도 4에 도시된 바와 같이, 집적 회로 칩(221)의 패드들(241a, 241b, 241c)은 빔리드(271a)를 통하여 기판(211) 내부의 파워 라인(251)에 연결되고, 파워 라인(251)은 볼 그리드(231a)에 연결된다. 또한, 집적 회로 칩(221)의 패드들(241d, 241e, 241f)은 빔리드(271b)를 통하여 기판(211) 내부의 파워 라인(261)에 연결되고, 파워 라인(261)은 볼 그리드(231b)에 연결된다. 집적 회로 칩(221)의 패드들(241)은 빔리드들(271)을 통하여 기판(211)의 볼 그리드들(231)에 1:1로 연결된다. 상기 패드들(241a∼241f)의 위치는 기판(211)의 파워 라인들(251, 261)의 위치에 따라서 변형될 수 있다.
도면과 명세서에서 최적 실시예들이 개시되었다. 여기서 특정한 용어들이 사용되었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.
상술한 바와 같이 본 발명에 따르면, 파워 라인들(251, 261)을 기판(211)에 형성하여 집적 회로 칩(221)의 필요한 곳에 패드들(241b, 241c, 241e, 241f)을 통하여 파워를 직접 공급함으로써 집적 회로 칩(221)의 노이즈가 감소될 뿐만 아니라 집적 회로 칩(221)의 크기도 감소된다.

Claims (3)

  1. 내부에 형성된 적어도 하나의 파워 라인과 표면에 형성된 다수개의 도전성 볼 그리드들을 구비하고 상기 적어도 하나의 파워 라인은 상기 볼 그리드들 중 하나에 전기적으로 연결되는 기판; 및
    상기 기판에 부착되며 파워가 인가되는 다수개의 패드들을 구비하고, 상기 패드들은 상기 적어도 하나의 파워 라인에 전기적으로 연결되는 집적 회로 칩을 구비하는 것을 특징으로 하는 마이크로 볼 그리드 어레이 패키지.
  2. 제1항에 있어서, 상기 다수개의 파워 패드들은 빔리드들을 통하여 상기 적어도 하나의 파워 라인에 연결되는 것을 특징으로 하는 마이크로 볼 그리드 어레이 패키지.
  3. 제1항에 있어서, 상기 집적 회로 칩은 메모리 집적 회로 칩인 것을 특징으로 하는 마이크로 볼 그리드 어레이 패키지.
KR1019990018089A 1999-05-19 1999-05-19 효율적인 파워 라인 구조를 갖는 마이크로 볼 그리드 어레이 패키지 KR20000074280A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990018089A KR20000074280A (ko) 1999-05-19 1999-05-19 효율적인 파워 라인 구조를 갖는 마이크로 볼 그리드 어레이 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990018089A KR20000074280A (ko) 1999-05-19 1999-05-19 효율적인 파워 라인 구조를 갖는 마이크로 볼 그리드 어레이 패키지

Publications (1)

Publication Number Publication Date
KR20000074280A true KR20000074280A (ko) 2000-12-15

Family

ID=19586576

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990018089A KR20000074280A (ko) 1999-05-19 1999-05-19 효율적인 파워 라인 구조를 갖는 마이크로 볼 그리드 어레이 패키지

Country Status (1)

Country Link
KR (1) KR20000074280A (ko)

Similar Documents

Publication Publication Date Title
US7821127B2 (en) Semiconductor device package having buffered memory module and method thereof
KR100564585B1 (ko) 이중 스택된 ｂｇａ 패키지 및 다중 스택된 ｂｇａ 패키지
US5789816A (en) Multiple-chip integrated circuit package including a dummy chip
US20020088633A1 (en) Multi-chip memory devices, modules and control methods including independent control of memory chips
JP2004349694A (ja) 集積回路の相互接続方法
US5451814A (en) Multi-chip module integrated circuit
JPH09223861A (ja) 半導体集積回路及びプリント配線基板
EP0957519B1 (en) Compatible IC packages and methods for ensuring migration path
US5451812A (en) Leadframe for semiconductor devices
US20030015803A1 (en) High-density multichip module and method for manufacturing the same
US7002242B2 (en) Ball grid array package semiconductor device having improved power line routing
JP4754201B2 (ja) 半導体装置
JPH01144664A (ja) 半導体メモリ用集積回路装置
KR20000074280A (ko) 효율적인 파워 라인 구조를 갖는 마이크로 볼 그리드 어레이 패키지
JPH1174449A (ja) メモリモジュール
JP3846777B2 (ja) ボールグリッドアレイパッケージ
CN101599480B (zh) 半导体芯片封装结构
KR100475740B1 (ko) 신호 완결성 개선 및 칩 사이즈 감소를 위한 패드배치구조를 갖는 반도체 집적 회로장치
KR100842907B1 (ko) 멀티 칩 패키지
KR100416586B1 (ko) 기판의 배선을 통하여 반도체 칩 내부전원을 일정하게 공급하는 볼 그리드 어레이 패키지
JPH10242378A (ja) メモリモジュール
KR100546402B1 (ko) 멀티-로우 패드 구조를 가지는 반도체 장치
US20050285281A1 (en) Pad-limited integrated circuit
KR950013050B1 (ko) 엘오씨(Lead On Chip)용 리드 프레임
KR100225757B1 (ko) Loc 형 반도체 장치

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid