KR20000071654A - 프리셋 스위치를 갖는 멀티-포트 메모리 셀 - Google Patents

프리셋 스위치를 갖는 멀티-포트 메모리 셀 Download PDF

Info

Publication number
KR20000071654A
KR20000071654A KR1020000019206A KR20000019206A KR20000071654A KR 20000071654 A KR20000071654 A KR 20000071654A KR 1020000019206 A KR1020000019206 A KR 1020000019206A KR 20000019206 A KR20000019206 A KR 20000019206A KR 20000071654 A KR20000071654 A KR 20000071654A
Authority
KR
South Korea
Prior art keywords
data
write
access
coupled
read
Prior art date
Application number
KR1020000019206A
Other languages
English (en)
Other versions
KR100680520B1 (ko
Inventor
이현
루옹마크옌
Original Assignee
루센트 테크놀러지스 인크
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 루센트 테크놀러지스 인크 filed Critical 루센트 테크놀러지스 인크
Publication of KR20000071654A publication Critical patent/KR20000071654A/ko
Application granted granted Critical
Publication of KR100680520B1 publication Critical patent/KR100680520B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/16—Multiple access memory array, e.g. addressing one storage element via at least two independent addressing line groups
    • E—FIXED CONSTRUCTIONS
    • E06—DOORS, WINDOWS, SHUTTERS, OR ROLLER BLINDS IN GENERAL; LADDERS
    • E06B—FIXED OR MOVABLE CLOSURES FOR OPENINGS IN BUILDINGS, VEHICLES, FENCES OR LIKE ENCLOSURES IN GENERAL, e.g. DOORS, WINDOWS, BLINDS, GATES
    • E06B7/00—Special arrangements or measures in connection with doors or windows
    • E06B7/02—Special arrangements or measures in connection with doors or windows for providing ventilation, e.g. through double windows; Arrangement of ventilation roses
    • E06B7/08—Louvre doors, windows or grilles
    • E06B7/084—Louvre doors, windows or grilles with rotatable lamellae

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Civil Engineering (AREA)
  • Structural Engineering (AREA)
  • Static Random-Access Memory (AREA)

Abstract

본 발명의 집적 회로는 저전압 및 고전압 중의 하나에 대응하는 데이터 비트를 저장하는 메모리 셀을 포함한다. 메모리 소자는 데이터 비트를 저장하기 위해 데이터 노드 및 데이터 비트의 역을 저장하기 위해 역 데이터 노드에 결합된다. 적어도 하나의 기입-액세스 포트는 데이터 입력 라인에 결합된 입력 단자, 데이터 노드에 결합된 출력 단자, 및 데이터 입력 라인으로부터 기입-액세스 포트에 기입-데이터 비트를 제공하도록 기입-액세스 스위치를 스위치 온 또는 오프시키기 위한 기입 제어 라인에 결합된 제어 단자를 갖는 기입-액세스 스위치를 갖는다. 데이터 노드 및 역 데이터 노드 중의 하나에 결합된 제1 단자, 프리셋 스위치가 온될 때 데이터 노드가 논리-1 데이터를 저장하기에 충분한 전압 원에 결합된 제2 단자, 및 기입 오퍼레이션이 제어 라인을 프리셋하도록 결합되기 전에 메모리 셀을 프리셋하기 위해 프리셋 스위치를 스위치 온 또는 오프시키기 위한 프리셋 제어 단자를 갖는 프리셋 스위치가 사용된다.

Description

프리셋 스위치를 갖는 멀티-포트 메모리 셀{Multi-port memory cell with preset}
본 발명의 분야
본 발명은 메모리 셀들에 관한 것이며, 특히 다중 기입-액세스 포트 및 판독-액세스 포트를 갖는 다중 액세스 메모리 셀들에 관한 것이다.
관련 기술의 설명
컴퓨터 메모리 셀들은 오늘날 널리 이용되고 있다. 이들 셀은 예를 들면 랜덤-액세스 메모리(RAM), 레지스터들 및 기타 장치들에 사용될 수 있다. 각각의 메모리 셀은 데이터 비트, 즉, 0[저(low), 전형적으로 VSS또는 접지(0V)] 또는 1[고(high), 전형적으로 VDD]을 저장한다. 새로운 데이터는 셀에 기입될 수 있고, 저장된 데이터는 셀로부터 판독될 수 있다. 메모리 셀들의 행(row)은 바이트 또는 워드 등과 같이 데이터의 보다 큰 멀티-비트 유닛들을 저장하기 위해 통상적으로 사용된다. 메모리 셀의 어레이는 다중 워드 기억을 제공하기 위해 많은 행 또는 워드를 제공할 수 있다.
이하 도 1을 참조하면, 종래 기술의 메모리 셀(100)을 예시하는 회로도가 도시된다. 메모리 셀(100)은 각각 1 nmos 및 1 pmos 트랜지스터인 2개의 트랜지스터로 구현될 수 있는 인버터들(101, 102)을 포함하는 메모리 소자 또는 플립-플롭을 포함한다. 이 플립-플롭은 데이터 노드(D) 및 역-데이터 노드(DN)(데이터가 아님, D의 역)를 갖는다. 데이터 노드(D)는 메모리 셀(100)에 저장된 데이터에 대응하는 1 또는 0을 저장한다.
셀(100)은 도 1에 예시된 데이터 액세스 포트와 같은 적어도 하나의 데이터 액세스 포트를 포함하고, 이는 프로세서와 같이 단일 외부 장치 또는 구성요소가 주어진 시간에서 셀에 하나의 비트를 기입하거나 또는 판독하게 한다. 데이터 액세스 포트(또는 액세스 포트)라는 용어는 기입 및 판독 데이터 액세스 포트들 모두, 즉, 데이터의 판독 또는 기입을 수행하기 위해 사용된 데이터 액세스 포트를 칭하기 위해 사용된다. 데이터를 기입하기 위해 사용된 데이터 액세스 포트는 기입-액세스 포트라고 칭할 수 있고, 데이터를 판독하기 위해 사용된 데이터 액세스 포트는 판독-액세스 포트라 칭할 수 있다.
도 1에 예시된 데이터 액세스 포트는 프로세서와 같은 단일 외부 장치로부터 메모리 셀(100)에 비트를 기입하거나 또는 프로세서와 같은 단일 외부 장치에서 메모리 셀로부터의 비트를 판독하기 위해, nmos 액세스 트랜지스터들(105, 106)에 더하여, 3개의 신호에 대한 4개의 입력 라인[BIT,및 WL(워드-라인)]을 포함한다. 메모리 셀들의 어레이의 주어진 칼럼의 메모리 셀들은 통상적으로 동일한 데이터 액세스 포트들을 공유한다.
셀(100)은 전원 전압 즉, VDD=3V에 의해 동력을 공급받을 수 있다. 트랜지스터들(105, 106)과 같은 Nmos 트랜지스터들은 통상적으로 약 0.6V의 임계 강하치를 갖는다. 액세스 트랜지스터(105)의 임계 전압으로 인해, 단일 입력 라인 BIT 상의 입력 신호는 1을 신속히 또는 심지어 조금이라도 기입하기에 충분히 강하지 않을 수 있다. 예를 들면, 데이터 노드 D가 0V가 되도록 셀(100)이 미리 0을 저장한 경우, 입력 라인 BIT에 의해 1이 셀에 기입되어야 하고, 이어서, 트랜지스터(105)양단의 0.6V의 전압 강하 때문에, 라인 BIT 상의 1(3V)은 노드 D로 하여금 0V로부터 단지 2.4V로 상승되게 한다. 노드 D의 2.4V로의 증가는 그것이 셀의 현재 0 상태를 극복하기 위해 느려질 수 있기 때문에, 0 상태로부터 1 상태로 셀을 신속히 증가시키기에 너무 느릴 수 있다.
설상 가상으로, 1.2V과 같이 훨씬 더 낮은 전원 전압들에 의해, 노드 D는 단지 0.6V로 증가될 수 있고, 이는 노드 D가 충분히 매우 신속하게 또는 심지어 조금이라도 이끌어짐을 보장하기에 충분치 못하다. 점점 더 작은 전원 전압들에 의해, 데이터 액세스 포트의 액세스 트랜지스터의 전압 강하 때문에, 종래 기술에서, 단일 입력 라인은 1 상태를 기입하기 위해 이전의 0 상태를 무효화시킬 수 없다.
따라서, 2개의 입력 라인 BIT 및는 통상적으로 셀(100)과 같은 메모리 셀에서 BIT 라인에 의해 제공된 신호를 저장하는데 사용된다. 셀(100)에 어떤 값을 저장하기 위해, 신호 WL은 높아지고, BIT는 저장될 신호를 제공하는 한편,는 BIT 신호의 역을 제공한다. D가 이전의 메모리 상태로부터 0인 경우에, BIT는 셀(100)에 저장될 1(1.2V)을 전하고,는 0V이므로 노드 DN이고, 그 이유는가 0일 때 트랜지스터(106)양단의 전압 강하가 없기 때문이다. 인버터(102)의 입력단에서 0 또는 로우 신호는 상기 인버터(102)로 하여금 노드 D가 신속히 1에 이르게 한다. 따라서, 각각의 기입-액세스 포트는 3개의 입력 신호를 운반하는 4개의 입력 라인에 덧부쳐 트랜지스터들(105, 106)과 같은 2개의 액세스 트랜지스터를 필요로 한다. 기입 동작을 위해, BIT 신호는 셀로의 프로세서 기입에 의해 제공된 데이터 신호로부터 유도된다.신호는 메모리 셀 어레이 외부의 인버터에 의해 제공된다. WL 신호는 그 자신이 프로세서로부터 어드레스 정보를 수신하는 메모리 제어 로직에 의해 제공된다.
마찬가지로, 데이터 액세스 포트는 판독-액세스 포트로서 사용될 수 있다. 이러한 경우에 액세스 트랜지스터(105, 106)는 판독-액세스 트랜지스터로서 작용한다. 셀(100)의 상태 또는 비트를 판독하기 위해, BIT 및단자 각각에 결합된 출력 라인은 프리차징되어야 한다. 다음으로, 판독-액세스 트랜지스터들(105, 106)이 턴 온되어, 셀이 하이인지 또는 로우인지에 따라 셀로 하여금 2개의 프리차징된 라인들 중의 하나를 방전시키도록 한다. 라인이 방전되었을 때, 외부 회로는 이를 검출할 수 있고, 따라서 거기에 저장된 메모리 셀(100)이 0을 갖는지 또는 1을 갖는지를 말할 수 있을 것이다.
셀(100)과 동일한 칼럼(비트 위치)의 다른 메모리 셀들은 유사한 데이터 액세스 포트를 포함하고, 포트에 대해 동일한 BIT 및에 결합된다. 따라서, 단일 프로세서가 동일한 칼럼내에서는 또 다른 셀에 액세스하는 것이 가능하지 않으나 동시에 동일한 포트를 사용하는 상이한 행(워드)에서는 가능하다. 이러한 이유 때문에, 각각의 프로세서는 통상적으로 메모리 셀 당 적어도 2개의 포트에 결합됨으로써, 2개의 포트 중의 하나를 사용하여 하나의 셀에 액세스할 수 있고, 다른 포트를 사용하여 다른 셀에 액세스할 수 있다. 프로세서 자체는 적어도 2개의 데이터 포트를 갖고, 이것은 각각의 메모리 셀의 2가지 상이한 메모리 포트에 결합된다. 이는 각각의 프로세서가 그것의 2개의 데이터 포트 라인에 의해 각각의 메모리 셀 칼럼에 결합되고, 각각의 셀은 그 프로세서에 대해 8개의 포트 라인 또는 단자들을 갖는 것을 의미한다.
메모리 셀들은 종종 다중 프로세서들 또는 다른 유닛을 갖는 컴퓨터 시스템에서 구현되고, 그들 각각은 동시에 메모리 셀들의 어레이로부터 판독되거나 상기 어레이로 기입할 필요가 있다. 예를 들면, 4개의 프로세서 각각은 메모리 셀 어레이의 4가지 상이한 워드 또는 행으로부터 기입 또는 판독될 필요가 있다. 대안으로, 1개 이상의 프로세서는 또 다른 프로세서에 의해 기입되면서 동일한 셀로부터 동시에 판독되기를 원한다. 따라서, 다중 액세스 메모리 셀들, 즉, 프로세서들과 같은 다중 외부 유닛들이 메모리 셀 어레이로부터 판독되거나 상기 어레이에 동시에 기입될 수 있게 하기에 충분한 판독 및 기입 데이터 액세스 포트들을 갖는 메모리 셀들을 필요로 한다.
이미 설명한 바와 같이, 각각의 메모리 셀은 각각의 프로세서에 대해 2개의 액세스 포트(즉, 4개의 액세스 트랜지스터 및 8개의 단자)를 필요로 할 수 있다. 따라서, 다중 프로세서들에 대해, 각각의 메모리 셀은 프로세서 당 2개의 액세스 포트 및 8개의 단자를 필요로 한다. 예를 들면, 4개의 프로세서가 셀(100)을 액세스할 수 있는 경우, 이는 메모리 셀당 4x2=8포트(즉, 4x4=16 액세스 트랜지스터들 및 4x8=32 신호 단자들)를 필요로 한다.
이런 종래의 메모리 셀 디자인이 갖는 한가지 문제점은 많은 트랜지스터 및 단자들이 시스템의 프로세서 및 각각의 추가 데이터 액세스 포트에 부가되어야 한다는 점이다. 많은 수의 액세스 포트 트랜지스터 및 단자는 칩(및 PCB) 영역 및 전력 소비를 증가시킨다. 2개의 판독 라인을 프리 차징하고, 각각의 판독 라인에 대해 2개중 하나를 항상 방전시키는 필요성은 또한 대량의 전력을 소비한다. 더욱이, 기입 동작 동안 내내, 하나의 프로세서가 셀(100)을 기입하는 동아 다른 프로세서가 제2 액세스 포트를 거쳐 메모리 셀(100)에 기입된 데이터를 동시에 판독하는 경우, 제2 액세스 포트에 의해 부과된 노드 D 및 DN 상의 부하는 새로운 데이터를 셀에 기입하는 속도를 떨어뜨릴 수 있다.
도 1은 종래 기술의 메모리 셀을 도시하는 회로도.
도 2는 본 발명의 실시예에 따른 메모리 셀 시스템의 블록도.
도 3은 본 발명의 실시예에 따라 도 2의 시스템의 메모리 셀을 더욱 상세히 도시하는 회로도.
※ 도면의 주요부분에 대한 부호의 설명※
100, 200, 210, 220 : 메모리 셀
RDA-i, RDB-i : 판독 데이터 신호
WDA-i, WDB-i : 기입 데이터 신호
WPRE : 기입 프리셋 제어 신호
QA/RA, QB/RB : 판독-액세스 포트
M1, M2, M3, M4 : 액세스 트랜지스터
X1, X2, X3 : 인버터
개 요
본 발명의 집적 회로는 저전압 및 고전압 중의 하나에 대응하는 데이터 비트를 저장하는 메모리 셀을 포함한다. 메모리 소자는 데이터 비트를 저장하기 위해 데이터 노드 및 데이터 비트의 역을 저장하기 위해 역 데이터 노드에 결합된다. 적어도 하나의 기입-액세스 포트는 데이터 입력 라인에 결합된 입력 단자, 데이터 노드에 결합된 출력 단자, 및 데이터 입력 라인으로부터 기입-액세스 포트에 기입-데이터 비트를 제공하도록 기입-액세스 스위치를 스위치 온 또는 오프시키기 위한 기입 제어 라인에 결합된 제어 단자를 갖는 기입-액세스 스위치를 갖는다. 데이터 노드 및 역 데이터 노드 중의 하나에 결합된 제1 단자, 프리셋 스위치가 온될 때 데이터 노드가 논리-1 데이터를 저장하기에 충분한 전압 원에 결합된 제2 단자, 및 기입 오퍼레이션이 제어 라인을 프리셋하도록 결합되기 전에 메모리 셀을 프리셋하기 위해 프리셋 스위치를 스위치 온 또는 오프시키기 위한 프리셋 제어 단자를 갖는 프리셋 스위치가 사용된다.
양호한 실시예의 상세한 설명
이하, 도 2를 참조하면, 본 발명의 일 실시예에 따라 메모리 셀 시스템(200)의 블록도가 도시된다. 시스템(200)은 동일한 메모리 셀(210,220) 등의 메모리 셀의 어레이를 포함한다. 이들 메모리 셀은 어레이, 예를 들면 32-비트 워드 및 예를 들면 100워드 깊이에 대해 32-비트 폭 어레이(N=32)의 일부일 수 있다. 따라서, 셀(210, 220)은 그러한 어레이의 제1 메모리 워드(행 0)의 첫 번째(컬럼 0) 및 최종(컬럼 N-1) 메모리 셀이다.
시스템(200)의 메모리 셀의 어레이의 셀(210,220) 등의 각각의 메모리 셀은 4개의 독립형 데이터 액세스 포트, 즉, 2개의 기입-액세스 포트 및 2개의 판독-액세스 포트를 포함한다. 이들은 도 1의 종래 기술의 메모리 셀(100)의 쌍방향(판독 또는 기입) 액세스 포트에 반대되는 단방향 포트이다. 아래 보다 상세히 기재하는 바와 같이, 본 발명의 각각의 추가의 데이터 액세스는 종래 기술의 셀(100)에서 각각의 데이터 액세스 포트에 대한 한쌍의 액세스 트랜지스터와 반대인, 유일한 단일 액세스 트랜지스터 및 2개의 단자 또는 단일 라인을 필요로 한다. 시스템(200)의 각각의 메모리 셀의 제1 및 제2 기입-액세스 포트는 단자 DA 및 WA, 및 DB 및 WB 각각과 연관되고, 제1 및 제2 판독-액세스 포트는 단자 QA 및 RA, 및 QB 및 RB 각각과 연관된다. 따라서, 셀(210) 등의 각각의 셀의 4개의 데이터 액세스 포트는 이들의 관련 단자, 즉, 데이터 액세스 포트 DA/WA, DB/WB, QA/RA 및 QB/RB라 칭할 수 있다. 일 실시예에서, 시스템(200)은 2개의 프로세서 A 및 B를 포함하지만, 대안으로 아래 상세히 기재하는 바와 같이 4개의 독립형 프로세서 A1, B1, A2 및 B2를 포함할 수 있다.
시스템(200)은 각종 입력 및 출력 신호 라인 및 관련 제어 로직을 포함한다. 일반적으로, 수직선은 메모리 셀로부터 판독되고 메모리 셀에 기입되는 여러 가지 프로세서로 또는 그 프로세서로부터의 신호이고, 수평선은 메모리 제어 로직으로부터 신호들을 전한다. 특히, 시스템(200)에서, 각각의 행에 2개의 프로세서 A 및 B(도시하지 않음), 및 N 메모리 셀이 존재함으로써, 메모리 셀의 각각의 행은 N 비트의 워드를 저장한다. 프로세서 A(도시하지 않음)는 기입 데이터 신호 WDA-0 및 기입 데이터 신호 WDA-N-1 등의 신호를 제공하고, 판독 데이터 신호 RDA-1 및 판독 데이터 신호 RDA-N-1을 수신한다. 반대로, 프로세서 B(도시하지 않음)는 WDB-0, RDB-0, WDB-N-1 및 RDB-N-1 등의 신호를 제공하고 판독한다.
메모리 제어 로직(도시하지 않음)은 프리셋 신호 PRE 및 PRE의 역, 기입 디코드 신호 WDECA-0 및 WDECB-0 및 판독 디코드 신호 RDECA-0 및 RDECB-0 등의 신호를 제공한다. 이들 신호는 메모리를 액세스하는 프로세서에 의해 제공된 어드레스 정보에 응답하여 메모리 제어 로직에 의해 제공된다. 더욱이, 예시된 바의 AND 게이트는 이들 메모리 제어 로직으로부터 행 0을 위한 신호, 판독 및 기입 워드 신호 WLA-0, WLB-0, RLA-0 및 RLB-0, 및 기입 프리셋 신호 WPRE-0 등의 행을 위한 실제 제어 신호를 유도하기 위해 사용된다.
각각의 행은 데이터 워드를 포함하기 때문에, 주어진 행의 각각의 메모리 셀은 동일한 오퍼레이션으로부터 판독되고 동시에 그에 기입된다. 따라서, 일 행의 각각의 셀은 행 0을 위한 신호, 판독 및 기입 워드 라인 WLA-0, WLB-0, RLA-0 및 RLB-0, 및 기입 프리셋 신호 WPRE-0 등의 동일한 제어 신호 라인에 결합된다.
그러나, 주어진 행의 각각이 메모리 셀은 상이한 칼럼(즉, 행으로 나타낸 데이터 워드의 상이한 비트를 나타냄) 내에 존재하고, 따라서 상이한 데이터-인 신호를 수신하고, 상이한 데이터-아웃 신호를 제공함으로써, 데이터의 전체 워드는 동시에 기입되거나 또는 판독될 수 있다. 따라서, 행의 제1 메모리 셀(210)(뿐만 아니라 어레이의 다른 모든 행의 제1 메모리 셀)이 기입 데이터 신호 WDA-0, WDB-0(A 및 B는 신호가 프로세서 A 또는 B로부터 나오는지 여부를 나타내고, 각각의 프로세서 A 및 B는 모두 각각의 메모리 셀로부터 판독 및 기입되고; 0은 메모리 셀(210)이 칼럼 0에 있음을 나타냄), 및 판독 데이터 신호 RDA-0 및 RDB-0에 결합된다. 메모리 셀(210)에 저장될 데이터 비트는 기입 데이터 신호 라인 WDA-0 및 WDB-0 상의 외부 프로세서 A 또는 B에 의해 제공된다. 메모리 셀 내에 기입될 기입 데이터 신호 라인 상에 제공되는 데이터 비트는 기입-데이터 비트라 칭할 수 있다.
메모리 셀(210)에 이미 저장된 데이터 비트는 판독 데이터 신호 라인 RDA-0 및 RDB-0 상의 외부 프로세서 A 및 B에 의해 판독된다. 이들 신호 라인은 각각 메모리 셀의 데이터 단자 DA, DB, QA 및 QB에 결합되고, 여기서, DA 및 DB는 데이터 입력 단자이고, QA 및 QB는 데이터 출력 단자이다. 메모리 셀(220)은 N번째 비트의 워드에 대해 상이한 세트의 라인에 유사하게 결합된다. 행의 다른 N-2 메모리 셀(도시하지 않음)은 그 자신의 4개의 기입 및 판독 데이터 신호 라인에 결합된다. 메모리 셀 내에 이미 저장되고, 프로세서에 의해 판독될 메모리 셀에 의해 판독 데이터 신호 라인 상에 제공된 데이터 비트는 판독-데이터 비트라 칭할 수 있다.
앞서 설명한 바와 같이, 시스템(200)의 각각의 메모리 셀은 4개의 개별적이고 독립적인 데이터 액세스 포트, 즉, 2개의 기입-액세스 포트 및 2개의 판독-액세스 포트를 포함한다. 일 실시예에서, 제1 기입 및 판독 데이터 포트 DA/WA, QA/RA는 동일한 프로세서 A에 의해 사용될 수 있고; 제2 기입 및 판독 데이터 포트 DBWB, QB/RB는 동일한 프로세서 B에 의해 사용될 수 있다(대안으로, 프로세서 A1, B1, A2, B2 등의 4개의 상이한 프로세서가 이들 포트를 사용할 수 있다).
이하 도 3을 참조하면, 본 발명의 일 실시예에 따라 도 2의 시스템(200)의 메모리 셀(210)을 보다 상세히 예시하는 회로도가 도시된다. 바람직하게는, 시스템(200)의 각각의 메모리 셀은 메모리 셀(210)과 동일하게 구성된다. 본 발명에서, 유일한 단일 액세스 트랜지스터 및 단자 쌍이 각각의 추가의 데이터 액세스 포트(그것이 판독-액세스 포트이거나 또는 기입-액세스 포트임)를 위해 필요하다. 이는 단일 예비 하전 또는 프리셋 트랜지스터(M5) 및 그의 기입 프리셋 신호 입력 라인 WPRE를 사용함으로써 달성된다. 프리셋 트랜지스터(M5)는 아래 상세히 기재하는 바의 기입 오퍼레이션 전에 노드 DN을 0V(로직-0)로 프리차징시키기 위해 사용된다.
메모리 셀(210)은 2개의 기입-액세스 포트 DA/WA, DB/WB(nmos 기입-액세스 트랜지스터 M1, M2 각각, 및 이들의 4개의 각각의 입력 단자 DA/WA, DB/WB와 연관됨) 및 2개의 판독-액세스 포트 QA/RA, QB/RB(nmos 판독-액세스 트랜지스터 M3, M4, 및 이들의 4개의 각각의 신호 단자 QA/RA, QB/RB와 연관됨)를 포함한다. 각각의 기입-액세스 포트는 트랜지스터 M1 등의 단일 기입-액세스 트랜지스터를 포함하고, 이는 DA 등의 데이터 라인 및 WA 등의 기입 라인에 결합된다. 각각의 기입-액세스 트랜지스터는 입력 단자(라인 DA 또는 DB 상의 입력 데이터 비트에 결합됨), 노드 D에 결합된 출력 단자 및 기입 라인 WA 또는 WB에 결합된 게이트(또는 스위치 제어) 단자를 갖는 스위치로서 작용한다. 따라서, 게이트 단자에 결합된 기입 라인 신호는 기입-액세스 트랜지스터 또는 스위치를 스위치 온 또는 오프시키도록 작용하고, 여기서 기입-액세스 트랜지스터의 입력 단자는 게이트 신호가 하이로 갈 때 기입-액세스 트랜지스터의 출력 단자에 직접적으로 결합된다.
각각이 판독-액세스 포트는 트랜지스터 M3 등의 판독-액세스 트랜지스터를 포함하고, 이는 QA 등의 출력 데이터 라인 및 RA 등의 입력-라인에 결합된다. 각각의 판독-액세스 포트는 인버터 버퍼 X3의 출력단에보다는 오히려 노드 DN 또는 D에 직접적으로 결합되지 않고, 이는 셀 노드 D의 그것과 동일한 상태를 제공한다. 각각의 판독-액세스 트랜지스터는 입력 단자(Q 단자에 저장된 비트에 결합됨), 출력 데이터 라인 QA 또는 QB에 결합된 출력 단자, 및 판독 라인 RA 또는 RB에 결합된 게이트(또는 스위치 제어) 단자를 갖는 스위치로서 작동한다. 따라서, 게이트 단자에 결합된 판독 라인 신호는 판독-액세스 트랜지스터 또는 스위치를 스위치 온 또는 오프시키도록 작용하고, 여기서 판독-액세스 트랜지스터의 입력 단자는 게이트 신호가 하이로 갈 때 판독-액세스 트랜지스터의 출력 단자에 직접적으로 결합된다.
메모리 셀(210)은 인버터(인버팅 버퍼) X1, X2 및 X3을 포함하기도 한다. 인버터 X1 및 X2는 로직 1 또는 0(데이터 노드 D에서; 그의 역은 데이터 아닌 노드 DN에 저장됨)을 저장하기 위해 안정한 상태로 수렴하는 플립-플롭을 형성한다. 인버터 X3은 노드 D에서와 동일한 상태, 즉, 메모리 셀(210)에 저장된 비트를 제공하기 위해 DN 신호를 전환시킨다. 노드 Q는 판독-액세스 트랜지스터 M3에 결합되도록 사용되고, 이는 판독-액세스 노드라 칭할 것이다.
다른 실시예에서, 버퍼 X3은 노드 DN 대신에 노드 D에 그의 압력 단자에서 결합된다. 이러한 경우에, 메모리 셀(210)에서 노드 D에 저장된 역 데이터 비트는 노드 Q에 제공되고, 라인 QA, QB 상에서 판독된다. 또 다른 실시예에서, 인버팅 버퍼 X3을 사용하는 대신에, 넌-인버팅 버퍼는 그의 입력 단자에서 노드 D에 결합되고, 그의 출력 단자에서 노드 Q에 결합된다. 이러한 경우에, 메모리 셀(210)에서 노드 D에 저장된 데이터 비트는 노드 Q에 제공되고, 라인 QA, QB 상에서 판독된다. 두 실시예에서, 노드 Q에서 데이터 신호는 데이터 비트 D와 동일하거나 또는 그의 역인 것으로 공지되어 있다. 따라서, 모든 실시예에서, 노드 Q에서 데이터 신호는 메모리 셀에 의해 저장된 데이터 비트 D에 대응한다(공지된 방식으로 관련됨).
비트를 그의 2개의 기입-액세스 포트 상의 셀(210)에 기입하기 위해, 메모리 셀 프리셋 페이스는 데이터 기입 페이스에 후속한다. 메모리 셀 프리셋 페이스에서, 행의 각각의 메모리 셀은 로직-1 상태로 프리셋된다. 이러한 상태는 기입되어야 하는 정확한 상태이거나 도는 그렇지 않은 경우, 종래 기술의 셀(100)에서와 같이 역 신호를 셀(200)에 인가시킬 필요 없이 단자 WA 등의 기입 단자 상의 단일 입력 신호에 의해 다른 상태(로직-0)로 용이하게 변화될 수 있다.
따라서, 셀에 기입하기 위해, 이 셀은 메모리 셀 프리셋 페이스에서 로직-1로 먼저 프리셋된다. 이 페이스 동안, 판독 및 기입 워드 라인들(WLA-0, WLB-0, RLA-0 및 RLB-0)은 로우로 유지되고, 이는 액세스 트랜지스터들(M1, M2, M3, M4)이 턴 오프되게 한다. 셀들의 특정 행이 기입 액세스를 위해 선택되는 경우(셀(210,220)을 포함하고, 도 2에 도시된 셀들의 행 등), 기입 디코드 라인(WD ECA-0 및 WDECB-0)에 의해 AND된 프리셋 제어 신호 PRE는 활성화되어 기입 프리셋 신호 WPRE-0(메모리 셀의 행 0에 대해 0이 지속되는 경우, 워드 어레이의 제1 워드)을 하이로 되게 하고, 셀(210)의 nmos 트랜지스터 M5를 턴 온시킨다. 프리셋 트랜지스터 M5는 접지에 결합된 제1 단자, 역 데이터 노드 DN에 결합된 제2 단자 및 기입 프리셋 제어 신호 WPRE에 결합된 게이트(또는 프리셋 스위치 제어) 단자를 갖는 스위치로서 작동한다. 따라서, 프리셋 게이트 또는 트랜지스터 또는 스위치 M5의 스위치 제어 단자에 결합된 기입 프리셋 제어 신호는 프리셋 트랜지스터 또는 스위치 M5를 스위치 온 또는 오프시키도록 작용함으로써, 노드 DN은 기입 프리셋 신호가 하이로 될 때 접지에 직접적으로 결합된다.
따라서, 프리셋 트랜지스터 또는 스위치 M5를 턴 온시켜 노드 DN을 0(VSS)으로 풀함으로써, 인버터 X2의 오퍼레이션으로 인해 노드 D를 하이(VDD)로 풀되게 한다. 따라서, 메모리 셀 프리셋 페이스에서, 셀들의 행의 각각의 셀은 로직-1 상태로 프리셋된다(즉, D 노드가 고 전압 VDD로 증가되기 때문에 "프리차징됨").
다음으로, 데이터 기입 페이스가 발생한다. 이 페이스 동안, 프리셋 제어 신호 PRE(및 그에 따른 WPRE)는 턴 오프됨으로써, 노드 DN은 접지에 결합되지 않고, 기입 액세스 트랜지스터(프로세서 A 또는 B가 기입 라인 WLA-0 또는 WLB-0을 턴 온시키는지 여부에 따라 M1 또는 M2)는 온된다. 데이터 노드 D는 액세스 트랜지스터 M1 또는 M2를 통해 VSS로 방전된다. 그러나, 데이터 비트가 로직-1(VDD)인 경우, 셀(210)에서 데이터 노드 D는 변화하지 않는다. 따라서, 포트당 2개의 액세스 트랜지스터 및 BIT 및신호를 사용할 필요성이 제거된다.
판독 오퍼레이션 역시 2개의 페이스, 즉, 판독-라인 프리셋 페이스 및 데이터 판독 페이스를 필요로 한다. 판독-라인 프리셋 페이스에서, 판독 액세스 트랜지스터 M3 및 M4 및 프리셋 트랜지스터 M5가 오프된다. 판독-데이터 라인 RDA-0, RDB-0, RDA-N-1, RDB-N-1은 트랜지스터 MA, MB각각에 의해 이들 트랜지스터가 도 2에 예시된 바와 같이신호에 의해 턴 온될 때 로직-1(VDD)로 프리차징된다. 이는 판독 라인이 판독되어야 할 때 단자 QA, QB에서 로직-0 상태에 의해 하전될 판독 라인을 초기화시킨다.
다음으로, 데이터 판독 페이스에서, 판독 라인 예비 하전은 신호를 턴 오프시킴으로써 턴 오프되고, 판독-액세스 트랜지스터 M3 및(또는) M4는 프로세서 A 또는 B 또는 이들 모두가 데이터 워드를 판독하는지 여부에 따라, 신호 RLA-0 및 RLB-0(내부 단자 RA, RB 각각에 결합됨)에 의해 턴 온된다. 각각의 판독-데이터 라인은 셀이 로직-0을 저장할 때 및 대응하는 판독-액세스 트랜지스터가 스위치 온될 때 로직-0(VSS)으로 방전되고, 그렇지 않으면 방전되지 않는다. 방전 또는 그의 결핍은 메모리 셀(210)에 저장된 현재 비트를 결정하기 위해, 판독-데이터 라인에 결합된 프로세서 데이터 포트에 의해 검출될 수 있다.
따라서, 모든 데이터 액세스 포트에 대해 BIT 및모두를 요구하는 종래 기술의 셀(100)과 달리,라인을 사용할 필요성은 메모리 셀의 기입/판독 액세스 시간을 증가시킴 없이 제거되고, 이는 메모리 셀 트랜지스터의 수가 감소될 때 정상적으로 감소된다. 더욱이, 동력 소실은 BIT/라인 쌍을 갖지 않음으로써 2 이상의 인자에 의해 감소되고, 그중 하나는 판독/기입 오퍼레이션마다 방전될 필요가 있다. 셀)210)의 메모리 셀 디자인 역시 BIT/라인 쌍이 각각의 액세스 포트에 대해 필요치 않고; 오히려 유일한 단일 데이터 라인(DA, DB, QA 및 QB)이 액세스 포트당 필요하기 때문에 종래 기술의 셀(100)에 비해 더 작은 크기로 구현될 수 있다. 또한, 본 발명은 이전 상태가 1이었을 때 로직-0의 단일-라인 기입에 대한 문제를 갖는 정상적인 액세스 트랜지스터 전압 강하가 기입-페이스 메모리 셀 프리셋으로 인해 본 발명에서 문제점을 갖지 않기 때문에 매우 낮은 전압 오퍼레이션(예, VDD= 1.2V 또는 0.9V)에 의해 구현될 수 있다. 본 발명은 단일 방향의 전용 판독-액세스 포트가 노드 D 또는 DN에 직접적으로 결합되기 보다는 오히려 인버터 버퍼 X3의 출력단에서 노드 Q에 결합되기 때문에, 종래의 셀(100)보다 더 신속한 기입-쓰루 액세스를 갖기도 한다.
다른 실시예에서, 동일한 프로세서 A 및 B가 액세스 포트들을 위해 판독 및 기입 신호 모두를 제공하기 위해 사용될 필요가 없다. 2개 의 프로세서 A1 및 B1은 예를 들면 데이터를 기입할 수 있는 한편, 2가지 상이한 프로세서 A2 및 B2는 메모리 셀로부터 데이터를 판독할 수 있다. 따라서, 프로세서 A1 및 B1은 기입 데이터 신호 WDA-i, WDB-i(여기서, i는 메모리 셀들의 행의 임의의 칼럼을 나타냄)를 제공하고, 2가지 상이한 프로세서 A2 및 B2는 판독 데이터 신호 RDA-i, RDB-i를 제공한다. 추가의 판독-액세스 포트 또는 기입-액세스 포트가 필요한 경우 추가의 프로세서를 수용하기 위해 시스템(200)의 각각의 메모리 셀에 부가될 수 있다. 예를 들면, 판독/기입 능력을 필요로 하는 2개의 프로세서, 기입 능력 만을 필요로 하는 2개 이상의 프로세서, 및 판독 능력 만을 필요로 하는 3개 이상의 프로세서를 갖는 시스템에서, 각각의 셀은 인식할 수 있듯이 4개의 기입-액세스 포트 및 5개의 판독-액세스 포트를 필요로 한다.
또 다른 실시예에서, 프리셋 트랜지스터 M5는 pmos 트랜지스터이고, 접지(로우)와 노드 DN 사이에 결합되는 대신에 VDD와 노드 D 사이에 결합된다. 그의 게이트는 기입 프리셋 제어 신호 WPRE의 역, 즉에 결합된다. 이는 기입 프리셋 신호가 메모리 셀 프리셋 페이스에서 하이로 갈 때, 노드 D가 직접적으로 하이로 상승되게 한다. 두 실시예에서, 프리셋 트랜지스터 M5는 로직-1(하이) 상태로 셀들의 행의 각각의 셀을 프리셋시키기 위해 사용된다.
다른 실시예에서, 단일 nmos 풀-다운 트랜지스터는 인버터 버퍼 X3 대신에 사용된다. 이 실시예에서, nmos 풀-다운 트랜지스터의 게이트 단자는 인버터 데이터 노드 DN에 결합되고, 소스 단자는 노드 Q에 결합되며, 드레인 단자는 접지에 결합된다. 각각 판독-액세스 포트 QA/RA, QB/RB 모두에 의해 판독되기 전에, 노드 Q는 판독되기 전에 하이로 프리차징된다. 따라서, 데이터 노드 D가 로우인 경우, 역 데이터 노드 DN은 하이이고, 이는 트랜지스터를 턴 온시키기 위해 풀-다운 트랜지스터의 게이트 단자에 인가됨으로써, 노드 Q를 접지에 결합시키고, 판독-데이터 라인을 방전되게 한다. 따라서, 데이터 노드 D 상의 로우 상태는 노드 Q에서 방전에 의해 검출될 수 있다. 데이터 노드 D가 하이인 경우, 역 데이터 노드 DN은 로우이고, 이는 풀-다운 트랜지스터의 게이트 단자에 인가되어 그것을 턴 온시키지 않는다. 따라서, 노드 Q는 부동되어, 그의 프리차징된 하이 상태로 유지되고, 판독-데이터 라인을 방전시키지 않는다. 따라서, 데이터 노드 D 상의 하이 상태는 노드 Q에서 방전의 결핍에 의해 검출될 수 없다.
본 발명의 특성을 설명하기 위해 위에 기재되고 예시된 부분들의 상세한 설명, 재료 및 설비에서 여러 가지 변화가 하기 특허 청구의 범위에 인용된 바의 본 발명의 원리 및 범위에서 벗어남이 없이 당업계의 숙련자들에 의해 이루어질 수 있음을 이해해야 할 것이다.
본 발명은 메모리 셀들에 관한 것이며, 특히 다중 기입-액세스 포트 및 판독-액세스 포트를 갖는 다중 액세스 메모리 셀들에 관한 것이다.

Claims (16)

  1. 저전압 및 고전압 중의 하나에 대응하는 데이터 비트를 저장하기 위한 메모리 셀을 갖는 집적 회로에 있어서, 상기 회로는,
    (a) 상기 데이터 비트를 저장하기 위한 데이터 노드 및 상기 데이터 비트의 역을 저장하기 위한 역 데이터 노드에 결합된 메모리 소자;
    (b) 적어도 하나의 기입-액세스 포트로서 각각의 기입-액세스 포트가 데이터 입력 라인에 결합된 입력 단자, 상기 데이터 노드에 결합된 출력 단자, 및 상기 데이터 입력 라인으로부터 상기 기입-액세스 포트로 기입-데이터 비트를 제공하기 위해 기입-액세스 스위치를 스위치 온 또는 오프시키기 위해 기입 제어 라인에 결합된 제어 단자를 갖는 기입-액세스 스위치를 포함하는 상기 적어도 하나의 기입-액세스 포트; 및
    (c) 데이터 노드 및 역 데이터 노드 중의 하나에 결합된 제1 단자, 프리셋 스위치가 온될 때 데이터 노드가 논리-1 데이터 비트를 기억하기에 충분한 전압원에 결합된 제2 단자, 및 프리셋 제어 라인에 결합되고 상기 프리셋 스위치를 스위칭 온 또는 오프시키기 위한 프리셋 제어 단자를 갖는 프리셋 스위치를 포함하는 집적 회로.
  2. 제1항에 있어서,
    각각의 기입-액세스 포트의 기입-액세스 스위치가 CMOS 기입-액세스 트랜지스터이고;
    상기 기입-액세스 트랜지스터의 제어 단자가 기입-액세스 트랜지스터 게이트 단자이고;
    프리셋 스위치가 CMOS 프리셋 트랜지스터이고;
    상기 프리셋 트랜지스터의 프리셋 제어 단자가 프리셋 트랜지스터 게이트 단자인 집적 회로.
  3. 제1항에 있어서,
    (d) 상기 데이터 노드 및 상기 역 데이터 노드 중의 하나에 결합된 입력 단자 및 상기 데이터 노드에 저장된 데이터 비트에 대응하는 버퍼화된 데이터 비트를 제공하기 위한 출력 단자를 갖는 버퍼; 및
    (e) 각각의 판독-액세스 포트가 상기 버퍼의 출력 단자에 결합된 입력 단자, 데이터 출력 라인에 결합된 출력 단자, 및 상기 버퍼화된 데이터 비트를 상기 데이터 출력 라인에 제공하기 위해 상기 판독-액세스 스위치를 스위칭 온 또는 오프시키기 위해 판독 제어 라인에 결합된 제어 단자를 갖는 판독-액세스 스위치를 포함하는 적어도 하나의 판독-액세스 포트를 더 포함하는 집적 회로.
  4. 제3항에 있어서,
    상기 버퍼는 역 버퍼이고;
    상기 역 버퍼의 입력 단자가 상기 역 데이터 노드에 결합됨으로써, 상기 버퍼화된 데이터 비트가 상기 데이터 노드에 저장된 상기 데이터 비트와 동일한 집적 회로.
  5. 제3항에 있어서,
    각각의 기입-액세스 포트의 기입-액세스 스위치가 CMOS 기입-액세스 트랜지스터이고;
    상기 기입-액세스 트랜지스터의 제어 단자가 기입-액세스 트랜지스터 게이트 단자이고;
    상기 프리셋 스위치가 CMOS 프리셋 트랜지스터이고;
    상기 프리셋 트랜지스터의 프리셋 제어 단자가 프리셋 트랜지스터 게이트 단자이고;
    각각의 판독-액세스 포트의 판독-액세스 스위치가 CMOS 판독-액세스 트랜지스터이고;
    상기 판독-액세스 트랜지스터의 제어 단자가 판독-액세스 트랜지스터 게이트 단자인 집적 회로.
  6. 제1항에 있어서, 상기 메모리 소자가 상기 데이터 노드에 대한 입력 단자 및 상기 역 데이터 노드에 대한 출력 단자에 결합된 제1 인버터와 상기 역 데이터 노드에 대한 입력 단자 및 상기 데이터 노드에 대한 출력 단자에 결합된 제2 인버터를 포함하는 집적 회로.
  7. 제1항에 있어서, 상기 프리셋 스위치의 제1 단자가 상기 역 데이터 노드에 결합되고, 상기 프리셋 스위치의 제2 단자가 저전압원에 결합된 집적 회로.
  8. 제1항에 있어서,
    (d) 역 데이터 노드에 결합된 게이트 단자 및 접지에 결합된 드레인 단자, 및 상기 데이터 노드에 저장된 데이터 비트가 로우일 때 접지에 풀 다운되는 소스 단자를 갖는 nmos 풀-다운 트랜지스터; 및
    (e) 각각의 판독-액세스 포트는 상기 풀-다운 트랜지스터의 소스 단자에 결합된 입력 단자, 데이터 출력 라인에 결합된 출력 단자, 및 상기 풀-다운 트랜지스터의 소스 단자를 상기 데이터 출력 라인에 결합시키기 위한 상기 판독-액세스 스위치를 스위칭 온 또는 오프시키기 위해 판독 제어 라인에 결합된 제어 단자를 갖는 판독-액세스 스위치를 포함하는 적어도 하나의 판독-액세스 포트를 더 포함하는 집적 회로.
  9. 저전압 및 고전압 중의 하나에 대응하는 데이터 비트를 저장하기 위한 데이터 노드에 결합되고, 상기 데이터 비트의 역을 저장하기 위한 역 데이터 노드에 결합된 메모리 소자를 갖는 메모리 셀을 포함하는 집적 회로에서, 상기 메모리 셀에 기입-데이터 비트를 기입하는 방법에서 있어서, 상기 방법은,
    (a) 상기 메모리 셀에 상기 기입-데이터 비트를 기입하기 전에 상기 데이터 노드가 논리-1 데이터 비트를 저장하게 하기 위해 상기 데이터 노드를 고전압으로 프리셋하는 단계;
    (b) 상기 데이터 노드에 결합된 출력 단자를 가지며 기입-액세스 스위치의 입력 단자에 상기 기입-데이터 비트를 제공하는 단계; 및
    (c) 상기 데이터 노드 상에 상기 기입-데이터 비트를 기입하기 위해 상기 기입-액세스 스위치를 스위치 온 시키도록 상기 기입-액세스 스위치의 제어 단자에 기입 제어 신호를 제공하는 단계를 포함하는 방법.
  10. 제9항에 있어서,
    단계(a)는 상기 데이터 노드 및 상기 역 데이터 노드 중의 하나에 결합된 제1 단자, 프리셋 스위치가 온될 때 상기 데이터 노드가 논리-1 데이터 비트를 기억하기에 충분한 전압원에 결합된 제2 단자, 및 프리셋 제어 라인에 결합되고 상기 프리셋 스위치를 스위칭 온 또는 오프시키기 위한 프리셋 제어 단자를 갖는 프리셋 스위치를 사용하여 상기 데이터 노드를 고전압으로 프리셋하는 단계를 포함하는 방법.
  11. 제10항에 있어서, 상기 프리셋 스위치의 제1 단자가 상기 역 데이터 노드에 결합되고, 상기 프리셋 스위치의 제2 단자가 저전압원에 결합되는 방법.
  12. 제10항에 있어서,
    각각의 기입-액세스 포트의 기입-액세스 스위치가 CMOS 기입-액세스 트랜지스터이고;
    상기 기입-액세스 트랜지스터의 제어 단자가 기입-액세스 트랜지스터 게이트 단자이고;
    상기 프리셋 스위치가 CMOS 프리셋 트랜지스터이고;
    상기 프리셋 트랜지스터의 프리셋 제어 단자가 프리셋 트랜지스터 게이트 단자인 방법.
  13. 제9항에 있어서,
    (d) 상기 데이터 노드 및 상기 역 데이터 노드 중의 하나에 결합된 입력 단자를 갖는 버퍼의 출력 단자에서, 상기 데이터 노드에 저장된 상기 데이터 비트에 대응하는 버퍼화된 데이터 비트를 제공하는 단계; 및
    (e) 데이터 출력 라인 상의 상기 버퍼화된 데이터 비트를 판독하기 위해 상기 판독-액세스 스위치를 스위치 온시키도록, 상기 버퍼의 출력 단자에 결합된 입력 단자를 갖고, 데이터 출력 라인에 결합된 출력 단자를 갖는 판독-액세스 스위치의 제어 단자에 판독 제어 신호를 제공하는 단계를 더 포함하는 방법.
  14. 제13항에 있어서,
    상기 버퍼가 역 버퍼이고;
    상기 역 버퍼의 입력 단자가 상기 역 데이터 노드에 결합됨으로써, 상기 버퍼화된 데이터 비트가 상기 데이터 노드에 저장된 상기 데이터 비트와 동일한 방법.
  15. 제9항에 있어서, 상기 메모리 소자가 상기 데이터 노드에 대한 입력 단자 및 상기 역 데이터 노드에 대한 출력 단자에 결합된 제1 인버터와 상기 역 데이터 노드에 대한 입력 단자 및 상기 데이터 노드에 대한 출력 단자에 결합된 제2 인버터를 포함하는 방법.
  16. 제9항에 있어서,
    (d) 상기 역 데이터 노드에 결합된 게이트 단자, 접지에 결합된 드레인 단자, 및 상기 판독-액세스 노드에 결합된 소스 단자를 갖는 nmos 풀-다운 트랜지스터를 사용하여 데이터 노드에 저장된 데이터가 로우일 때 판독-액세스 노드를 접지에 풀 다운시키는 단계; 및
    (e) 상기 데이터 출력 라인 상의 상기 판독-액세스 노드에서 상기 데이터 비트를 판독하기 위해 상기 판독-액세스 스위치를 스위치 온하도록, 상기 판독-액세스 노드에 결합된 입력 단자를 갖고, 데이터 출력 라인에 결합된 출력 단자를 갖는 판독-액세스 스위치의 제어 단자에 판독 제어 신호를 제공하는 단계를 더 포함하는 방법.
KR1020000019206A 1999-04-12 2000-04-12 프리셋 스위치를 갖는 멀티-포트 메모리 셀 KR100680520B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US9/291158 1999-04-12
US09/291158 1999-04-12
US09/291,158 US6175533B1 (en) 1999-04-12 1999-04-12 Multi-port memory cell with preset

Publications (2)

Publication Number Publication Date
KR20000071654A true KR20000071654A (ko) 2000-11-25
KR100680520B1 KR100680520B1 (ko) 2007-02-09

Family

ID=23119119

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000019206A KR100680520B1 (ko) 1999-04-12 2000-04-12 프리셋 스위치를 갖는 멀티-포트 메모리 셀

Country Status (4)

Country Link
US (1) US6175533B1 (ko)
JP (1) JP3754593B2 (ko)
KR (1) KR100680520B1 (ko)
TW (1) TW477975B (ko)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5898801A (en) 1998-01-29 1999-04-27 Lockheed Martin Corporation Optical transport system
JP3620427B2 (ja) * 1999-11-30 2005-02-16 セイコーエプソン株式会社 表示制御装置及び電子機器
US20020101874A1 (en) * 2000-11-21 2002-08-01 Whittaker G. Allan Physical layer transparent transport information encapsulation methods and systems
US6946901B2 (en) * 2001-05-22 2005-09-20 The Regents Of The University Of California Low-power high-performance integrated circuit and related methods
US20040076434A1 (en) * 2002-09-27 2004-04-22 Whittaker G. Allan Optical distribution network for RF and other analog signals
US6912339B2 (en) * 2002-09-27 2005-06-28 Lockheed Martin Corporation Optical interface devices having balanced amplification
WO2004093351A2 (en) * 2003-03-31 2004-10-28 Lockheed Martin Corporation Optical network interface systems and devices
US7755926B2 (en) * 2007-06-13 2010-07-13 International Business Machines Corporation 3-D SRAM array to improve stability and performance
US20080310220A1 (en) * 2007-06-13 2008-12-18 International Business Machines Corporation 3-d sram array to improve stability and performance
US8355292B2 (en) 2008-10-01 2013-01-15 Altera Corporation Volatile memory elements with soft error upset immunity
US9326840B2 (en) 2008-12-15 2016-05-03 Allergan, Inc. Prosthetic device and method of manufacturing the same
CN102271620B (zh) 2008-12-15 2015-04-08 阿勒根公司 假体装置以及制造假体装置的方法
US9308070B2 (en) * 2008-12-15 2016-04-12 Allergan, Inc. Pliable silk medical device
US8619464B1 (en) 2011-08-26 2013-12-31 Altera Corporation Static random-access memory having read circuitry with capacitive storage
WO2014073374A1 (en) * 2012-11-06 2014-05-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method thereof
US9401200B1 (en) 2014-12-22 2016-07-26 Altera Corporation Memory cells with p-type diffusion read-only port
DE102015116688B4 (de) * 2015-10-01 2022-11-24 Infineon Technologies Ag Speichereinheit und Verfahren zum Betrieb eines Speichereinheitssektors

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5325325A (en) * 1990-03-30 1994-06-28 Sharp Kabushiki Kaisha Semiconductor memory device capable of initializing storage data
GB2278698B (en) * 1993-05-05 1997-09-03 Hewlett Packard Co Multi-ported data storage device with improved cell stability
KR960036190A (ko) * 1995-03-24 1996-10-28 김주용 멀티포트 레지스터 셀
US5717638A (en) * 1996-11-18 1998-02-10 Samsung Electronics Co., Ltd. Multi-port memory cells and memory with parallel data initialization
US5901079A (en) * 1997-01-13 1999-05-04 International Business Machines Corporation Skewed memory cell apparatus and method
US5894432A (en) * 1997-07-08 1999-04-13 International Business Machines Corporation CMOS memory cell with improved read port

Also Published As

Publication number Publication date
TW477975B (en) 2002-03-01
KR100680520B1 (ko) 2007-02-09
US6175533B1 (en) 2001-01-16
JP2000315390A (ja) 2000-11-14
JP3754593B2 (ja) 2006-03-15

Similar Documents

Publication Publication Date Title
US6105106A (en) Computer system, memory device and shift register including a balanced switching circuit with series connected transfer gates which are selectively clocked for fast switching times
US5325325A (en) Semiconductor memory device capable of initializing storage data
KR920008055B1 (ko) 반도체기억장치
US8208314B2 (en) Sequential access memory elements
US7193924B2 (en) Dual-port static random access memory having improved cell stability and write margin
KR100680520B1 (ko) 프리셋 스위치를 갖는 멀티-포트 메모리 셀
US5491667A (en) Sense amplifier with isolation to bit lines during sensing
US5717638A (en) Multi-port memory cells and memory with parallel data initialization
US7292485B1 (en) SRAM having variable power supply and method therefor
US5539691A (en) Semiconductor memory device and method for reading and writing data therein
US5544101A (en) Memory device having a latching multiplexer and a multiplexer block therefor
EP0622803B1 (en) Address buffer
US20110013467A1 (en) System and Method for Reading Memory
CN101023237A (zh) 具有数据保持锁存器的存储器设备
KR0158933B1 (ko) 반도체 기억 장치
JP2604276B2 (ja) 半導体記憶装置
KR100697901B1 (ko) 메모리 셀을 구비하는 집적 회로 및 메모리 셀에 대한 기록-데이터 비트 기록 방법
JPH06162784A (ja) 半導体集積回路装置
EP0259862A1 (en) Semiconductor memory with improved write function
JP2588936B2 (ja) 半導体記憶装置
EP0434852B1 (en) Highly integrated multi-port semiconductor storage
US7006403B2 (en) Self timed bit and read/write pulse stretchers
US4792924A (en) Single rail CMOS register array and sense amplifier circuit therefor
US6597201B1 (en) Dynamic predecoder circuitry for memory circuits
US5440513A (en) SRAM with programmable preset data

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130117

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140120

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150202

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160201

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20190207

Year of fee payment: 13