KR20000061358A - 델타도핑을 이용한 질화물계 발광소자의 제작방법 - Google Patents

Abstract

본 발명은 델타도핑(Delta doping)을 이용한 질화물 반도체 발광다이오드(LED) 및 레이저 다이오드(LD)등 발광소자의 제작방법에 관한 것으로, 특히 낮은 비저항을 갖는 n형 접촉층과 비저항이 높은 전류퍼짐유도층을 결합하여 활성층에 전류를 균일하게 주입하여 고휘도 및 고발광효율을 갖도록 한 델타도핑을 이용한 질화물계 발광소자의 제작방법에 관한 것으로, 활성층과 기판과의 사이에 n형층이 형성된 질화물 반도체 발광소자에 있어서, 상기 n형층은 기판쪽에 형성되고, 도핑하지 않은 중간층과, 상기 중간층위에 접촉되면서 n형 도펀트로 델타도핑하여 비저항이 낮은 n형 접촉층과, 상기 n형 접촉층위에 접촉되면서 활성층쪽에 형성되고, 상기 n형 접촉층보다 비저항이 높은 전류퍼짐유도층을 포함하는 것을 그 특징으로 한다.

이상에서와 같이 본 발명은, 낮은 비저항을 갖는 n형 접촉층과 비저항이 높은 전류퍼짐유도층을 결합하여 활성층에 전류를 균일하게 주입함으로써 휘도 및 발광효율을 증가시키는 효과가 제공된다.

Description

델타도핑을 이용한 질화물계 발광소자의 제작방법{Method for making a III-Nitride semiconductor light-emitting device using delta-doping technique}

본 발명은 델타도핑(Delta doping)을 이용한 질화물 반도체 발광다이오드(LED) 및 레이저 다이오드(LD)등 발광소자의 제작방법에 관한 것으로, 특히 낮은 비저항을 갖는 n형 접촉층과 비저항이 높은 전류퍼짐유도층을 결합하여 활성층에 전류를 균일하게 주입하여 고휘도 및 고발광효율을 갖도록 한 델타도핑을 이용한 질화물계 청색발광소자의 제작방법에 관한 것이다.

최근에 질화물 반도체를 이용한 고휘도 발광소자에 많은 관심이 모아지고 있으며 그 경제적인 가치도 매우 크다.

이와 관련하여, 발광소자의 구동전압을 낮추는 일이 발광소자의 응용에 있어서 제일 중요한 문제로 여겨지고 있다.

일반적인 질화물 반도체 발광다이오드는 도 1에 도시되어 있다. 도 1은 종래에 사용하는 청색발광소자의 구조를 도시한 단면도로서, 이에 도시한 바와 같이 기판(10)의 표면에 버퍼층(20)과, GaN으로된 n형 접촉층(31)과, AlGaN으로된 n형 클래드층(40)과, InGaN을 포함한 활성층(50)과, AlGaN으로된 p형 클래드층(60)과, GaN으로된 p형 접촉층(70)이 순차적으로 적층된 구조로 되어 있다. 여기서 AlGaN으로된 n형 클래드층(40)은 생략되기도 한다.

위에서 설명한 LED 구조에서 기판으로 GaN, SiC, GaAs, Si, ZnO 등을 사용할 수 있으나, 현재 일반적으로 사파이어를 사용하고 있다.

이러한 사파이어 기판위에는 양호한 결정성을 가지는 질화물 반도체를 성장할 수 있을뿐만 아니라 사파이어는 큰 면적의 기판이 가능하기 때문이다.

그런데, 사파이어는 부도체이기 때문에 사파이어 뒷면에 전극을 만들어 전류를 활성층으로 주입시킬 수 없다.

이를 피하기 위하여 사파이어 기판(10)의 표면에 버퍼층(20)을 형성하고, 그 위에 n형 접촉층(31)을 형성한다.

그리고 그 위에 순차적으로 층들을 형성하여 도 1의 구조를 다 성장한 다음, n형 오믹접촉을 만들기 위하여 소자패턴을 만든후 n형 접촉층(31)까지 에칭하여 n형 접촉층(31)을 노출시킨다음, n형 오믹접촉금속(80)을 이 n형 접촉층(31)에 형성한다.

그리고 p형 접촉층(70)에 p형 오믹접촉금속(90)을 형성한다. 따라서 p형 오믹접촉금속(90)으로부터 활성층(50)까지 홀(hole)은 0.5㎛ 두께정도의 수직저항을 느끼면서 활성층(50)으로 주입된다.

그러나 n형 오믹접촉금속(80)에서 활성층(50)까지의 거리는 수십㎛에서 수백㎛이며, 평균거리는 대략 50㎛로써 홀의 경우와 비교하면 전자는 100배 이상 긴 거리를 진행하게 되어 매우 큰 저항을 느끼면서 활성층(50)에 주입되게 된다.

또한 소자크기가 200㎛×200㎛라면, 홀에 의한 전류가 흘러가는 단면적은 170㎛×170㎛ 정도이고, 전자에 의한 전류가 흘러가는 단면적은 n형 접촉층의 두께를 3㎛라 가정하고 대략 200㎛×3㎛ 정도로써, 전자전류의 단면적이 홀전류의 단면적보다 약 50배 작다.

따라서 n형 접촉층(31)이 p형 접촉층(70)보다 비저항이 100배 이상 낮더라도 n형 오믹접촉금속(80)이 기판(10) 뒤쪽이 아니라 n형 접촉층(31)의 에피층에 형성되기 때문에 측면에서부터 n형 접촉층(31)을 지나가면서 느끼는 저항은 p형 접촉층(70)을 지나가면서 느끼는 저항보다 수십배 크며, 그 값은 10Ω 이상으로 역동적 저항(dynamic resistance)에 매우 큰 부분을 차지한다. 따라서 n형 접촉층(31)의 비저항을 낮추는 것은 구동전압을 감소시키는데 매우 중요한 문제이다.

그런데, n형 접촉층(31)의 비저항을 낮추려면 도핑을 증가시켜 전자농도를 증가시켜야 한다. 주로 n형 도펀트로는 Si이 사용되는데, 전자농도를 5×1018㎝-3이상 증가시키기 어려우며, 설사 5×1018㎝-3 이상의 전자농도를 얻더라도 결정구조가 급격히 나빠지고 표면이 거칠어진다.

이렇게 결정구조가 나빠지고 표면이 거칠어진 n형 접촉층(31)위에 활성층(50)과 p형층(60,70)을 형성하여 발광소자를 만든다 할지라도 발광효율이 급격히 떨어지고 휘도도 떨어지는 결과를 초래한다.

그래서 n형 접촉층(31)은 결정성이 잘 유지되면서도 비저항을 낮게 유지하기 위하여 일반적으로 전자농도가 2∼4×1018㎝-3 이 되도록 도핑하며, 이때 비저항은 약 0.6∼1×10-2Ω㎝이다.

또한, 옆쪽에서부터 전자는 활성층(50)에 주입되기 때문에 n형 오믹접촉금속(80)에서 먼 활성층영역보다는 가까운 활성층영역으로 전자가 쉽게 주입되어 전류모임 현상이 일어나게 된다. 따라서 LED 전 면적에서 균일하게 전류주입이 일어나지 않으며, 결과적으로 발광도 공간적으로 균일하지 않고 양자효율도 떨어지게 된다.

한편, 3차원적으로 균일하게 도핑하는 방법에 반하여 2차원적으로 어떤 특정부분만 평면으로 도핑하는 개념인 델타도핑 방법이 최근에 질화물 반도체에서 적용되었다.(MRS Fall 1998 Meeting, Symposium G, G3.49, Nov.29-Dec.4, Boston, USA)

델타도핑은 기판위에 반도체 에피층을 성장시킴에 있어서 에피층의 성장도중에 성장을 멈춘 채 결정성장장치 내부로 도펀트를 유입시켜 원자층 두께의 도핑면을 형성시킨 후 그 위에 다시 에피층의 성장을 계속하는 방법으로서, 이때 도펀트에 의한 강한 전기장에 의해서 포텐셜 우물이 형성되고, 이 포텔셜 우물에 높은 농도의 전하층을 형성시킬 수 있다.

또한 델타도핑한 경우의 도펀트 가용성은 균일하게 도핑한 경우의 도펀트 가용성 한계를 넘을 수 있기 때문에 높은 전하농도를 얻을 수 있는 특징이 있을뿐만 아니라, 한 두 원자층 두께에 도핑을 하기 때문에 도펀트에 의해 결정성이나 표면상태가 나빠지지는 않는다.

한편, 불균일한 전류주입과 n형 접촉층(31)에 의한 저항 문제를 해결하기 위한 발광소자의 구조에 관한 제한이 있다.(일본특허 8-23124, 미국특허 US5278433, Jpn.J.Appl Phys. Vol 37, No. 7B, 1998. pp. L839-L841)

그러나, 이와 같이 제안된 구조도 n형 접촉층(31)의 전자농도를 5×1018㎝-3 이상 올릴 수 있는 방법이 제시되지 않았으며, 따라서 n형 접촉층(31)의 저항을 줄여 발광소자의 구동전압을 낮추는데는 한계를 지니고 있다.

따라서, 양질의 결정성과 편편한 표면을 유지하면서도 최대한 Si을 많이 도핑하여 n형 접촉층의 비저항을 낮추어 발광소자의 구동전압을 낮추고, 전류를 균일하게 주입하여 고휘도의 발광이 가능한 발광소자의 구조와 그 제조방법에 관한 제안이 절실하다.

본 발명은 상기와 같은 종래의 제반 문제점을 해결하고자 이루어진 것으로써, 그 목적은 n형 접촉층에 델타도핑을 함으로써 양호한 결정성과 편편한 표면을 유지시켜 줌과 동시에 최대한 Si를 많이 도핑하여 n형 접촉층의 비저항을 낮추어 발광소자의 구동전압을 낮추고, 또한 낮은 비저항을 갖는 n형 접촉층과 비저항이 높은 전류퍼짐유도층을 결합하여 활성층에 전류를 균일하게 주입함으로써 고휘도 및 고발광효율을 갖도록 한 델타도핑을 이용한 질화물계 발광소자의 제작방법을 제공하는데 있다.

상기의 목적을 달성하고자 본 발명의 델타도핑을 이용한 질화물계 발광소자의 제작방법은, 활성층과 기판과의 사이에 n형층이 형성된 질화물 반도체 발광소자에 있어서, 상기 n형층은 기판쪽에 형성되고, 도핑하지 않은 중간층과, 상기 중간층위에 접촉되면서 n형 도펀트로 델타도핑하여 비저항이 낮은 n형 접촉층과, 상기 n형 접촉층위에 접촉되면서 활성층쪽에 형성되고, 상기 n형 접촉층보다 비저항이 높은 전류퍼짐유도층과, Mg을 델타도핑한 p형 접촉층을 포함하는 것을 그 특징으로 한다.

바람직하게, 상기 중간층, n형 접촉층 및 전류퍼짐유도층은 A1xGa1-xN(0≤x≤1)으로 한 것을 그 특징으로 한다.

바람직하게, 상기 n형 도펀트는 Si 또는 Sn을 이용한 것을 그 특징으로 한다.

바람직하게, 상기 n형 접촉층의 n형 도펀트를 2번 이상 주기적으로 유기금속화학증착법(MOCVD)으로 델타도핑한 것을 그 특징으로 한다.

바람직하게, 상기 전류퍼짐유도층은 도핑하지 않거나 n형 도펀트를 도핑하여 전자농도가 5×1017㎝-3 이하로 하거나 또는 Mg를 도핑하여 반절연성 성질을 갖도록 하고, 또한 5∼500㎚ 범위의 두께를 갖는 것을 그 특징으로 한다.

바람직하게, 상기 p형 접촉층을 균일하게 Mg를 도펀트로하여 도핑하면서 접촉층표면으로부터 1∼100㎚ 깊이부위에 TMG 가스원을 멈춘 상태에서 델타도핑하고 에피성장후 질소분위기의 마이크로웨이브 전자오븐이나 플라즈마를 이용하여 활성화시킴으로써 오믹접촉층의 저항을 낮추는 방식의 공정을 수반한 것을 그 특징으로 한다.

도 1은 종래에 사용하는 발광소자의 구조를 도시한 단면도.

도 2는 본 발명에 의한 델타도핑된 구조의 실시예를 나타낸 단면도.

도 3은 델타도핑하는 시간변화에 따른 정전용량-전압농도의 박막깊이에 따른 분포도를 나타낸 도면.

도 4는 델타도핑한 직후 성장을 멈춘상태의 시간변화에 따른 정전용량-전압농도의 박막깊이에 따른 분포도를 나타낸 도면.

도 5는 본 발명에 따른 질화물 반도체 발광소자의 구조에 대한 제 1 실시예를 나타낸 단면도.

도 6은 본 발명에 따른 질화물 반도체 발광소자의 구조에 대한 제 2 실시예를 나타낸 단면도.

도 7은 종래의 청색발광소자의 구조(A)와 본 발명의 제 1 실시예의 구조(B)와 제 2 실시예의 구조(C)로 제작한 청색 발광다이오드에서 측정한 전류-전압 특성도.

도 8은 종래의 청색발광소자의 구조(A)와 본 발명의 제 1 실시예의 구조(B)와 제 2 실시예의 구조(C)로 제작한 청색 발광다이오드에서 측정한 외부 양자효율에 대한 특성도.

＜ 도면의 주요 부분에 대한 부호의 설명 ＞

10:기판 20:버퍼층

30:도핑하지 않은 중간층 31:균일하게 도핑한 n형 접촉층

32:n형 델타도핑면 33:전류퍼짐 유도층

35:델타도핑한 n형 접촉층 40:n형 클래드층

50:활성층 60:p형 클래드층

70:p형 접촉층 72:p형 델타도핑면

80:n형 오믹접촉 전극패드 90:p형 오믹접촉 투명전극

91:p형 전극패드

본 발명의 바람직한 실시예에 대하여 상세히 설명하기로 한다.

이 바람직한 실시예를 통해 본 발명의 목적, 특징 및 이점을 보다 잘 이해할 수 있게 된다.

이하, 첨부한 도면을 참조하여 본 발명에 의한 델타도핑을 이용한 질화물계 청색발광소자의 제작방법의 바람직한 실시예를 상세히 설명하기로 한다.

도 2는 본 발명에 의한 델타도핑된 구조의 실시예를 나타낸 단면도로서, 이에 도시한 바와 같이 c-면의 사파이어 기판(10)을 세정한 다음 저압으로 유지하는 유기금속화학증착을 위한 반응관내에 상기 기판(10)을 서셉터(susceptor)위에 얹어 놓았다. 이후 반응관내의 공기를 충분히 제거한 다음, 이 반응관내에 수소가스를 계속 공급하여 수소분위기로 유지한 상태에서 기판(10)을 1070 ℃의 온도로 가열하여 10분간 유지하여 사파이어 기판(10)표면의 산화막을 제거했다.

이어 기판의 온도를 520 ℃까지 낮추어 반응관내에 4ℓ/분 유량의 수소가스와 3ℓ/분 유량의 암모니아가스를 공급하여 기판(10)의 온도가 520 ℃로 안정될때까지 기다렸다.

다음 버퍼층(20)을 성장하기 위해 수소가스와 암모니아가스와 함께 TMG(트리메틸갈륨)을 6×10-5몰/분으로 반응관의 내부로 흘려 버퍼층(20)의 두께가 20nm 정도로 성장한 후 TMG만을 반응관의 외부로 배출하여 버퍼층(20)의 성장을 멈추었다.

이어 기판(10)의 온도를 1040 ℃로 상승시킨 후 수소가스와 암모니아가스와 함께 TMG을 8.2×10-5몰/분으로 흘려 GaN에피층(30)을 1.7㎛ 두께로 성장하였다. 이때 에피층(30)은 바탕전자농도 8×1016㎝-3인 n형 이었다.

GaN에피층(30)을 성장한 후, TMG만을 반응관의 외부로 배출하여 GaN에피층(30)의 성장을 10초간 중지한 다음 수소가스와 암모니아가스와 함께 사일렌(SiH4)가스를 30∼60초 동안 반응관의 내부로 유입하여 GaN에피층(30) 표면에 Si 델타도핑면(32)을 형성하였다.

다음, 0초 또는 10초동안 사일렌가스를 반응관의 외부로 배출한 후에 델타도핑면(32)위에 다시 GaN에피층을 덮개층으로하여 170nm 정도 성장시켰다. 이와같은 델타도핑면(35)과 GaN에피층(30)의 성장온도는 1040 ℃에서 이루어졌다.

이후 수소가스와 암모니아가스만을 반응관으로 흘리면서 기판의 온도를 낮추었다.

이와 같이 유기금속화학증착법으로 질화물 반도체내에 형성한 델타도핑층의 특성을 알아보기 위하여 정전용량-전압프로파일(capacitance-voltage profile) 측정을 하였다.

도 3은 델타도핑하는 시간변화에 따른 정전용량-전압농도의 박막깊이에 따른 분포도를 나타낸 도면이다. 즉 본 발명의 방법에 의한 사일렌가스의 유량을 4×10-9몰/분으로 하고 30초, 45초 및 60초로 변화시키면서 델타도핑을 형성한 후 정전용량-전압프로파일로서, 델타도핑면 형성 전.후에 각각 10초씩 에피층 성장을 멈추었다,

도면에서 알수 있듯이 델타도핑을 형성되기 위해서는 사일렌가스를 흘려주는 최적시간이 있고, 본 실시예에서는 45초일 때 프로파일의 반폭치가 41Å으로 거의 이상적인 상태에 근접하고 있다.

그런데 60초로 더 오랫동안 델타도핑면을 형성한 경우에는 프로파일의 피크농도가 감소하는데, 이는 델타도핑하는 온도가 1040 ℃로 높기 때문에 GaN에피층의 표면에 흡착된 Si원자가 다시 탈착되는 과정이 일어나기 때문이다.

다음 제 4 도는 델타도핑한 직후 성장을 멈춘상태의 시간변화에 따른 정전용량-전압농도의 박막깊이에 따른 분포도를 나타낸 도면이다. 즉 본 발명의 방법에 의한 델타도핑층을 형성함에 있어서, 델타도핑을 형성하는 공정과 GaN에피칭의 덮개층을 다시 성장하는 공정 사이에 사일렌가스를 반응관의 외부로 배출하고 수소가스와 암모니아가스만을 반응관의 내부로 흘리면서 에피층의 성장을 멈추는 시간이 델타도핑면에 미치는 영향을 알아보기 위하여 델타도핑면 형성 후 성장 멈춤시간을 0초와 10초로 변화시켜 델타도핑을 한 후 정전용량-전압프로파일을 측정하였는데, 이 경우 델타도핑면은 사일렌가스의 유량을 2×10-9몰/분으로 하여 60초동안 형성하였다.

도면에서 알 수 있듯이 델타도핑면 형성후 성장멈춤시간이 길어지면 프로파일의 반폭치가 급속히 넓어지고 프로파일의 피크농도도 감소하는데, 이는 델타도핑하는 온도가 1040 ℃로 높기 때문에 GaN에피층의 표면에 흡착된 Si원자가 델타도핑한 후 성장멈춘 시간동안 탈착되기 때문이다.

따라서, 질화물 반도체에 양호한 델타도핑을 형성하기 위해서는 기판위에 버퍼층을 형성하고 그 위에 표면이 편편하며 결정성이 좋은 에피층을 성장하여 2차원적인 결정면에 도펀트를 구속시키고 전위결합에 의한 도펀트확산을 억제하며, 최적의 델타도핑시간과 델타도핑후 성장멈춤시간을 짧게하여 에피층에 흡착된 도펀트의 탈착을 억제하는 것이 필요함을 알 수 있다.

도 5는 본 발명에 따른 질화물 반도체 발광소자의 구조에 대한 제 1의 실시예를 나타낸 단면도로서, 기본적인 구조는 도 1에 나타낸 것과 비슷하나, 버퍼층(20)위에 접촉되면서 도핑하지 않은 중간층(30)과, 상기 중간층(30)위에 접촉되면서 n형 도펀트로 델타도핑하여 비저항이 낮은 n형 접촉층(35)과, 상기 n형 접촉층(35)위에 접촉되면서 활성층(50)쪽에 형성되고, 상기 n형 접촉층(35)보다 비저항이 높은 전류퍼짐유도층(33)이 형성되어 이루어진다.

따라서 본 발명에 따른 도 5에 나타낸 발광소자의 구조는 기판(10), 버퍼층(20), 중간층(30), 델타도핑된 n형 접촉층(35), 전류퍼짐유도층(33), n형 클래드층(40), 활성층(50), p형 클래드층(60), p형 접촉층(70)순으로 성장하여 형성된다.

여기서 전류퍼짐유도층(33)은 n형 클래드층(40)과 합쳐진 단일층으로 형성되어 이루어질수 있다.

기판(10)은 사파이어, SiC, ZnO, GaAs,Si 등에서 하나 선택된다.

그리고, 중간층(30)은 A1xGa1-xN(0≤x≤1)으로, n형 접촉층(35)은 A1xGa1-xN(0≤x≤1)으로, 전류퍼짐유도층(33)은 A1xGa1-xN(0≤x≤1)으로, n형 클래드층(40)은 A1xGa1-xN(0≤x≤1)으로, 활성층(50)은 InxGa1-xN(0≤x≤1)으로, p형 클래드층(60)은 A1xGa1-xN(0≤x≤1)으로, p형 접촉층(70)은 A1xGa1-xN(0≤x≤1)으로 하여 성장된 발광소자 구조이다.

한편, 중간층(30)은 버퍼층(20) 바로 위에 성장되어 300∼1000nm 범위의 두께를 가지며, 버퍼층(20) 바로 위에 에피성장할 때 3차원 성장에서 2차원 성장으로 변환되는 영역으로서, 그 위에 성장되는 질화물 반도체 에피층은 표면이 2차원적으로 편편해지며 결정성도 좋아진다.

이로써, 중간층(30)위에 성장되는 n형 접촉층(35)에 델타도핑한 도핑면(32)이 2차원적으로 양호하게 형성하도록 한다. 또한 이 영역에는 많은 전위결함이 있어서 누설전류의 원인이 되기도 한다.

따라서 중간층(30)은 도핑하지 않으므로써 n형 접촉층(35)보다 10배 이상 비저항이 높게 한다. 이로써 누설전류를 줄일 수 있다.

다음, 중간층(30)위에 n형 도펀트로 델타도핑한 n형 접촉층(35)을 형성한다.

이렇게 델타도핑을 할 경우 질화물 반도체 내에서 도펀트의 가용성은 균일하게 도핑하는 경우의 도펀트 가용성 한계를 넘을 수 있기 때문에 높은 전하농도를 얻을 수 있는 특징이 있을뿐만 아니라, 한 두 원자층 두께에 도핑을 하기 때문에 도펀트에 의해 결정성이나 표면상태가 나빠지지는 않는다.

이로써, 델타도핑한 부분에서는 1×1013㎝-2의 면전자농도를 얻을 수 있으며 10nm마다 주기적으로 델타도핑면을 형성하면 평균적으로 1×1019㎝-3의 매우 높은 전자농도를 갖는 n형 접촉층(35)이 형성된다.

보통 전자농도를 5×1018㎝-3 이상 증가시키기 어려우며, 설사 5×1018㎝-3 이상의 전자농도를 얻더라도 도펀트에 의해 결정구조가 급격히 나빠지고 표면이 거칠어진다.

이렇게 결정구조가 나빠지고 표면이 거칠어진 n형 접촉층위에 활성층과 p형층을 형성하여 발광소자를 만든다할지라도 발광효율이 급격히 떨어지고 휘도도 떨어지는 결과를 초래한다. 그래서, n형 접촉층은 결정성이 잘 유지되면서도 비저항이 낮게 유지하기 위하여 일반적으로 전자농도가 약 2∼4×1018㎝-3 이 되도록 도핑하며, 이때 비저항은 약 0.6∼1×10-2Ω㎝ 이다.

그런데, 위의 델타도핑방법을 사용하면 평균적으로 1×1019㎝-3 이상의 전자농도를 얻을 수 있을뿐만 아니라, 도펀트에 의해 결정성이나 표면상태가 나빠지지 않는 우수한 특성을 얻을 수 있다.

또한, 전자농도를 2∼4×1018㎝-3 으로 균일하게 도핑되고 결정성이 양호한 GaN내에 주기적으로 델타도핑면을 형성하여 결정성에는 영향없이 전체적으로 n형 접촉층(35)의 전자농도를 더 증가시킬 수 있다. 따라서 주기적인 델타도핑면의 형성은 n형 접촉층(35)의 비저항을 기존값의 두배정도 낮은 0.3×10-2Ω㎝ 이하로 낮출 수 있고, 이로써 20mA 전류를 얻기 위한 발광소자의 구동전압을 0.5V 이상 낮출 수 있는 획기적인 방법이다.

다음, 델타도핑한 n형 접촉층(35)위에 상기 n형 접촉층(35)보다 비저항이 높은 전류퍼짐유도층(33)을 성장한다. 여기서, 전류퍼짐유도층(33)은 도핑하지 않거나 n형 도펀트를 적게 도핑하여 전자농도가 5×1017㎝-3 이하로 하여 비저항이 n형 접촉층(35)보다 10배 이상 높게 하며, 5∼500nm범위의 두께를 갖는다.

또는, 전류퍼짐유도층(33)은 Mg을 도핑하여 반절연성 성질을 갖도록 하며, 5∼500nm범위의 두께를 갖는다. 여기서 전류퍼짐유도층(33)은 n형 클래드층(40)과 단일층으로 형성되어 이루어질 수 있다.

또한, n형 오믹접촉금속(80)으로부터 델타도핑한 n형 접촉층(35)을 측면에서 흘러들어온 전자는 활성층(50)으로 주입되기전에 전류퍼짐유도층(33)을 만나게 되는데, n형 접촉층(35)이 델타도핑으로 매우 낮은 비저항을 가지기 때문에 주입된 전자가 10배 이상 비저항이 높은 전류퍼짐유도층(33)을 만나게 되면 쉽게 n형 접촉층(35)을 따라 퍼지게 되어 결국 전류퍼짐유도층(33)을 통과하면서 균일하게 활성층(50)으로 주입되며, 이로써 활성층(50) 전면에서 균일하게 발광이 되면서 발광효율과 휘도가 증가된다.

활성층(50)의 In 성분비를 조절함에 따라 방출되는 빛의 파장을 자외선에서 청색, 녹색, 노란색(350∼600nm)까지 조절할 수 있다.

p형 클래드층과 오믹접촉층은 Mg원자를 도펀트로 하여 에피층을 성장한 후 MOCVD 반응관에서 꺼내어 질소분위기의 고밀도 플라즈마에서 p형 활성화를 하거나 전자오븐에서 활성화할 수 있다.

도 6은 도 5에서 설명한 n형 델타도핑의 발광소자에 응용한 제 1실시예를 n형 및 p형 델타도핑을 동시에 청색발광소자 구조에 적용한 제 2실시예를 나타낸 청색발광소자의 단면도를 나타낸다.

하지만 n형에서와는 조금 다르게 p형 델타도핑은 초기의 에피성장으로 인한 전위밀도가 비교적 적기 때문에 균일하게 p형 도핑분위기에서 p-A1GaN 클래드층 및 p-GaN 접촉층을 성장하다가 p형 오믹접촉층의 표면에 이르기 직전에 TMG만을 반응관의 외부로 배출하여 p-GaN에피층(70)의 성장을 10초간 중지한 상태에서 수소가스와 암모니아가스와 함께 Mg 도핑원인 Cp2Mg를 30∼60초동안 반응관의 내부로 유입하여 p-GaN에피층(70)에 Mg 델타도핑면(72)을 형성하였다.

또한 A1GaN n형 클래드층을 전자확산층(33)으로 대체한 구조로 성장하였다.

도 7은 종래의 청색발광소자의 구조(A)와 본 발명의 제 1실시예의 구조(B)와 제 2실시예의 구조(C)를 제작한 청색 발광다이오드에서 측정한 전류-전압 특성도이다.

그리고 전자이동 경로상의 역동적 저항이 각각 20mA의 구동전류에서 33, 27, 24Ω을 나타내었으며, 동작전압은 각각 4.61, 3.67, 3.5V를 갖는다. 즉 저항이 델타도핑효과로 줄어듬을 알 수 있다.

또한 발광휘도도 구조에 따라 차이를 나타내어 도 8에서와 같이 단위 입력전력에 대한 광출력을 나타내는 외부양자효율로 표시하였다. 종래의 청색발광소자의 구조(A)와 본 발명의 제 1실시예의 구조(B)와 제 2실시에의 구조(C)로 제작한 청색 발광다이오드에서 측정한 양자효율은 각가 3, 5, 8％를 보인다.

이상에서와 같이, 본 실시에에 의하면, 질화물 반도체 발광소자의 구동전압을 낮추고, 활성층 전면에서 균일하게 발광하도록 하여 광출력을 향상시키는 효과가 있다.

또한 사파이어 등의 부도체로된 기판위에 형성된 질화물 반도체 발광소자의 n형 접촉층과 관련된 결점을 해결하기 위하여 n형 접촉층에 델타도핑을 함으로써 양호한 결정성을 유지하면서도 매우 높은 전자농도를 얻을 수 있어서 구동전압을 낮출 수 있다.

또한 낮은 비저항을 갖는 n형 접촉층과 비저항이 높은 전류퍼짐유도층을 결합하여 전류를 활성층 전 면적에 균일하게 주입하여 발광이 일어나도록 하여 발광효율을 증가시키는 효과가 있다.

Claims (7)

1. 활성층과 기판과의 사이에 n형층이 형성된 질화물 반도체 발광소자에 있어서, 상기 n형층은 기판쪽에 형성되고, 도핑하지 않은 중간층과, 상기 중간층위에 접촉되면서 n형 도펀트로 델타도핑하여 비저항이 낮은 n형 접촉층과, 상기 n형 접촉층위에 접촉되면서 활성층쪽에 형성되고, 상기 n형 접촉층보다 비저항이 높은 전류퍼짐유도층을 포함하는 것을 특징으로 하는 델타도핑을 이용한 질화물계 발광소자의 제작방법.
2. 제 1 항에 있어서, Mg을 델타도핑한 p형 접촉층을 더 포함하고 있는 것을 특징으로 하는 델타도핑을 이용한 질화물계 발광소자의 제작방법.
3. 제 1 항에 있어서, 상기 중간층은 A1xGa1-xN(0≤x≤1)으로, n형 접촉층은 A1xGa1-xN(0≤x≤1)으로, 전류퍼짐유도층은 A1xGa1-xN(0≤x≤1)으로 한 것을 특징으로 하는 델타도핑을 이용한 질화물계 발광소자의 제작방법.
4. 제 1 항에 있어서, 상기 n형 도펀트는 Si 또는 Sn을 이용한 것을 특징으로 하는 델타도핑을 이용한 질화물계 발광소자의 제작방법.
5. 제 1 항에 있어서, 상기 n형 접촉층의 n형 도펀트를 2번 이상 주기적으로 유기금속화학증착법으로 델타도핑한 것을 특징으로 하는 델타도핑을 이용한 질화물계 발광소자의 제작방법.
6. 제 1 항에 있어서, 상기 전류퍼짐유도층은 도핑하지 않거나 n형 도펀트를 도핑하여 전자농도가 5×1017㎝-3 이하로 하거나 또는 Mg를 도핑하여 반절연성 성질을 갖도록 하고, 5∼500㎚ 범위의 두께를 갖는 것을 특징으로 하는 델타도핑을 이용한 질화물계 발광소자의 제작방법.
7. 제 1 항 또는 제 2 항에 있어서, 상기 p형 접촉층을 Mg를 도펀트로하여 균일하게 도핑하면서 접촉층표면으로부터 1∼100㎚ 깊이부위에 Mg를 델타도핑하고, 에피성장후 질소분위기의 마이크로웨이브 전자오븐이나 플라즈마를 이용하여 활성화시킴으로써 오믹접촉층의 저항을 낮추는 방식의 공정을 수반한 것을 특징으로 하는 델타도핑을 이용한 질화물계 발광소자의 제작방법.