KR20000060826A - 디지털 티브이(Ｄｉｇｉｔａｌ ＴＶ)의 셋톱박스(Ｓｅｔ-Ｔｏｐ Ｂｏｘ)용 비디오/그래픽 프로세서 - Google Patents

디지털 티브이(Ｄｉｇｉｔａｌ ＴＶ)의 셋톱박스(Ｓｅｔ-Ｔｏｐ Ｂｏｘ)용 비디오/그래픽 프로세서 Download PDF

Info

Publication number
KR20000060826A
KR20000060826A KR1019990009448A KR19990009448A KR20000060826A KR 20000060826 A KR20000060826 A KR 20000060826A KR 1019990009448 A KR1019990009448 A KR 1019990009448A KR 19990009448 A KR19990009448 A KR 19990009448A KR 20000060826 A KR20000060826 A KR 20000060826A
Authority
KR
South Korea
Prior art keywords
video
signal
data
graphic
digital
Prior art date
Application number
KR1019990009448A
Other languages
English (en)
Other versions
KR100565730B1 (ko
Inventor
조덕호
Original Assignee
구자홍
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구자홍, 엘지전자 주식회사 filed Critical 구자홍
Priority to KR1019990009448A priority Critical patent/KR100565730B1/ko
Publication of KR20000060826A publication Critical patent/KR20000060826A/ko
Application granted granted Critical
Publication of KR100565730B1 publication Critical patent/KR100565730B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/20—Adaptations for transmission via a GHz frequency band, e.g. via satellite
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/04—Synchronising
    • H04N5/05—Synchronising circuits with arrangements for extending range of synchronisation, e.g. by using switching between several time constants
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/015—High-definition television systems

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Astronomy & Astrophysics (AREA)
  • General Physics & Mathematics (AREA)
  • Controls And Circuits For Display Device (AREA)

Abstract

디지털 티브이(Digital TV)의 셋톱박스(Set-Top Box)용 비디오/그래픽 프로세서는 비디오 데이터와 그래픽 데이터를 효과적으로 처리하도록 하기 위한 것으로서, 엠펙-2 디코더로부터 입력되는 비디오신호를 분리한 후 이를 인터페이스하는 디지털 비디오 인터페이스부와, 상기 디지털 비디오 인터페이스부의 신호를 스케일링(scaling), 줌잉(zooming), 마스킹(masking)하여 출력하는 비디오 프로세서와, 메인 버스 인터페이스를 지원하고, 메인 버스와 인터널 버스간의 인터페이스를 제공하며, cpu에서 전달되는 그래픽 정보와 텍스트정보를 그래픽 프로세서로 전달하는 버스 인터페이스부와, 상기 버스 인터페이스부에서 인터페이스된 그래픽 데이터와 텍스트 정보를 실제 디스플레이할 수 있는 형태로 처리하는 그래픽 프로세서와, 상기 비디오 프로세서와 그래픽 프로세서의 출력 데이터를 메모리에 저장하고 필요로하는 데이터를 비디오/그래픽 데이터 프로세싱부로 출력하는 메모리 인터페이스부와, 상기 메모리 인터페이스부에서 인터페이스된 데이터를 서로 다른 영역에 저장하는 메모리와, 상기 메모리에 저장되었다가 출력된 비디오 데이터 및 그래픽 데이터와 커서(cursor)를 오버레이하거나 일부만 겹치게하거나 알파 블렌딩(Alpha blending)하는 비디오/그래픽 데이터 프로세싱부와, 상기 비디오/그래픽 데이터 프로세싱부의 신호를 그에 상응하는 아날로그 신호로 변환하는 비디오 디지털/아날로그 변환부로 구성되는데 그 요지가 있다.

Description

디지털 티브이(Ｄｉｇｉｔａｌ ＴＶ)의 셋톱박스(Ｓｅｔ-Ｔｏｐ Ｂｏｘ)용 비디오/그래픽 프로세서{video/graphics processor using set-top box in digital TV}
본 발명은 디지털 티브이(Digital TV)에 관한 것으로, 특히 디지털 티브이(Digital TV)의 셋톱박스(Set-Top Box)용 비디오/그래픽 프로세서에 관한 것이다.
이하, 종래 기술에 따른 디지털 티브이(Digital TV)의 셋톱박스(Set-Top Box)용 비디오/그래픽 프로세서에 대하여 첨부한 도면을 참조하여 설명하면 다음과 같다.
도 1 은 종래 기술에 따른 디지털 티브이(Digital TV)의 셋톱박스(Set-Top Box)용 비디오 프로세서를 나타낸 도면으로, 입력되는 신호를 엠펙 디코드하여 Y, Cr, Cb 데이터를 출력하는 엠펙 디코더(1)와, 상기 엠펙 디코더(1)에서 출력된 Y, Cr, Cb 데이터를 처리하여 출력하는 비디오 프로세서(2)와, 상기 비디오 프로세서(2)에서 처리된 데이터를 저장하는 메모리(3)와, 상기 비디오 프로세서(2)의 제어신호에 따라 재생되는 화면을 디스플레이하는 모니터(4)로 구성된다.
상기 비디오 프로세서(2)는 상기 엠펙 디코더(1)에서 출력된 Y, Cr, Cb 데이터의 레이트 및 포맷을 변환하는 레이트/포맷 변환부(2a)와, 상기 레이트/포맷 변환부(2a)에서 변환된 신호에 따라 재생되는 화면을 제어하는 디스플레이 제어부(2b)와, 상기 디스플레이 제어부(2b)의 신호에 따른 문자를 프레임 버퍼(미도시)에 저장하는 OSD(On Screen Display) 제어부(2c)와, 상기 레이트/포맷 제어부(2a), 디스플레이 제어부(2b) 및 OSD 제어부(2c)의 신호를 저장하기 위한 제어신호를 출력하는 메모리 제어부(2d)와, 상기 엠펙 디코더(1)에서 출력된 Y, Cr, Cb 데이터를 R, G, B 데이터로 변환하는 칼라 공간 변환부(2e)와, 상기 칼라 공간 변환부(2e)에서 변환된 R, G, B 데이터를 저장하는 룩업 테이블(2f)과, 상기 룩업 테이블(2f)을 참조하여 상기 칼라 공간 변환부(2e)에서 변환된 R, G, B 데이터를 아날로그 신호로 변환하는 디지털/아날로그 변환부(2g)와, 상기 칼라 공간 변환부(2e)에서 변환된 R, G, B 데이터와 디스플레이 동기를 일치시키기 위한 싱크를 발생하는 싱크 발생부(2h)로 구성된다.
도 2 는 종래 기술에 따른 디지털 티브이(Digital TV)의 셋톱박스(Set-Top Box)용 그래픽 프로세서를 나타낸 도면으로, 비디오 신호를 인터페이스하기 위한 엑스터널 비디오 포트 인터페이스부(11)와, 상기 엑스터널 비디오 포트 인터페이스부(11)에서 인터페이스된 비디오 신호를 임시 저장하는 비디오 포트 피포(Video port FIFO)(12)와, 호스트 버스를 통해 입력되는 그래픽 신호를 제어하기 위한 CPU 인터페이스부(13)와, 상기 CPU 인터페이스부(13)의 신호를 저장하는 CPU 라이트 버퍼(CPU write buffer)(14)와, 상기 CPU 라이트 버퍼(CPU write buffer)(14)에서 인출된 그래픽 신호를 제어하는 그래픽 프로세서(15)와, 상기 비디오 포트 피포(12)에 저장된 비디오 신호를 시퀀스 처리하거나 상기 그래픽 프로세서(15)의 그래픽 제어신호를 중재 및 비트 블리팅하는 메모리 제어부(16)와, 상기 메모리 제어부(16)에서 인출된 비디오 및 그래픽 신호를 제어신호에 따라 디스플레이하기 위해 임시 저장하는 디스플레이 피포(display FIFO)(17)와, 커서를 제어하는 커서 제어부(18)와, 상기 커서 제어부(18)로 CRT 제어신호를 출력하고 수평/수직 동기신호를 출력하는 CRT 제어부(19)와, 상기 커서 제어부(18)의 커서 제어신호에 따라 속성을 제어하는 속성 제어부(20)와, 상기 디스플레이 피포(17)의 비디오 및 그래픽 신호의 칼라 공간 영역을 변환하는 칼라 공간 변환부(21)와, 상기 속성 제어부(20)의 제어신호에 따라 CRT상의 커서의 이동을 제어하는 커서(22)와, 상기 칼라 공간 변환부(21)에서 칼라 공간이 변환된 비디오 및 그래픽 신호를 저장하는 파레트 테이블(23)과, 상기 파레트 테이블(23)에 저장된 비디오 및 그래픽 신호를 인출하여 그에 상응하는 아날로그 신호로 변환하는 디지털/아날로그 변환부(24)와, 기준 주파수를 발생하는 기준 주파수 발생부(25)와, 상기 기준 주파수 발생부(25)에서 발생된 기준 주파수에 따라 듀얼 주파수(MCLK, VCLK)를 합성하는 듀얼 주파수 합성부(26)로 구성된다.
상기 메모리 제어부(16)는 상기 비디오 포트 피포(12)에 저장된 신호를 인출하여 순차적으로 제어하는 메모리 시퀀서(16a)와, 상기 그래픽 프로세서(15)의 제어신호에 따라 그래픽 신호를 중재하는 메모리 어비트레이터(16b)와, 상기 그래픽 프로세서(15)의 신호를 비트 블리팅하는 비트 블리터(16c)로 구성된다.
이와 같이 구성된 종래 기술에 따른 디지털 티브이(Digital TV)의 셋톱박스(Set-Top Box)용 비디오/그래픽 프로세서의 동작을 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.
먼저, 도 1 을 참조하여 디지털 티브이(Digital TV)의 셋톱박스(Set-Top Box)용 비디오 프로세서의 동작에 대하여 설명하면 다음과 같다.
엠펙 디코더(1)는 입력되는 신호를 엠펙 디코드하여 Y, Cr, Cb 데이터를 출력한다.
그러면 비디오 프로세서(2)는 상기 엠펙 디코더(1)에서 출력된 Y, Cr, Cb 데이터를 처리하여 출력한다.
즉, 비디오 프로세서(2)내 레이트/포맷 변환부(2a)는 상기 엠펙 디코더(1)에서 출력된 Y, Cr, Cb 데이터의 레이트 및 포맷을 변환하여 그 결과신호를 출력한다.
그러면 디스플레이 제어부(2b)는 상기 레이트/포맷 변환부(2a)에서 변환된 신호에 따라 재생되는 화면을 제어한다.
이어 OSD(On Screen Display) 제어부(2c)는 상기 디스플레이 제어부(2b)의 신호에 따른 문자를 프레임 버퍼에 저장한다.
이에 따라 메모리 제어부(2d)는 상기 레이트/포맷 제어부(2a), 디스플레이 제어부(2b) 및 OSD 제어부(2c)의 신호를 저장하기 위한 제어신호를 출력한다.
또한, 칼라 공간 변환부(2e)는 상기 엠펙 디코더(1)에서 출력된 Y, Cr, Cb 데이터를 R, G, B 데이터로 변환하여 그 결과신호를 출력한다.
그러면 룩업 테이블(2f)은 상기 칼라 공간 변환부(2e)에서 변환된 R, G, B 데이터를 저장한다.
이에 따라 디지털/아날로그 변환부(2g)는 상기 룩업 테이블(2f)을 참조하여 상기 칼라 공간 변환부(25)에서 변환된 R, G, B 데이터를 아날로그 신호로 변환하여 그 결과신호를 출력한다.
그리고 싱크 발생부(2h)는 상기 칼라 공간 변환부(2e)에서 변환된 R, G, B 데이터와 디스플레이 동기를 일치시키기 위한 싱크를 발생한다.
한편, 메모리(3)는 상기 비디오 프로세서(2)에서 처리된 데이터를 저장한다.
그리고 모니터(4)는 상기 비디오 프로세서(2)의 제어신호에 따라 재생되는 화면을 디스플레이한다.
다음으로, 도 2 를 참조하여 디지털 티브이(Digital TV)의 셋톱박스(Set-Top Box)용 비디오 프로세서의 동작에 대하여 설명하면 다음과 같다.
비디오 포트 인터페이스부(11)는 입력되는 비디오 신호를 인터페이스한다.
그러면 비디오 포트 피포(Video port FIFO)(12)는 상기 비디오 포트 인터페이스부(11)에서 인터페이스된 비디오 신호를 임시 저장한다.
또한, CPU 인터페이스부(13)는 호스트 버스를 통해 입력되는 그래픽 신호를 제어한다.
그러면 CPU 라이트 버퍼(CPU write buffer)(14)는 상기 CPU 인터페이스부(13)의 신호를 저장한다.
이어 그래픽 프로세서(15)는 상기 CPU 라이트 버퍼(CPU write buffer)(14)에서 인출된 그래픽 신호를 제어한다.
이와 같은 상태에서 메모리 제어부(16)는 상기 비디오 포트 피포(12)에 저장된 비디오 신호를 시퀀스 처리하거나 상기 그래픽 프로세서(15)의 그래픽 제어신호를 중재 및 비트 블리팅한다.
즉 메모리 제어부(16)내 메모리 시퀀서(16a)는 상기 비디오 포트 피포(12)에 저장된 신호를 인출하여 순차적으로 제어한다.
아울러 메모리 어비트레이터(16b)는 상기 그래픽 프로세서(15)의 제어신호에 따라 그래픽 신호를 중재한다.
그리고 비트 블리터(16c)는 상기 그래픽 프로세서(15)의 신호를 비트 블리팅한다.
이에 따라 디스플레이 피포(display FIFO)(17)는 상기 메모리 제어부(16)에서 인출된 비디오 및 그래픽 신호를 제어신호에 따라 디스플레이하기 위해 임시 저장한다.
아울러 커서 제어부(18)는 커서를 제어하기 위한 신호를 출력한다.
한편, CRT 제어부(19)는 상기 커서 제어부(18)로 CRT 제어신호를 출력하고 수평/수직 동기신호를 출력한다.
그러면 속성 제어부(20)는 상기 커서 제어부(19)의 커서 제어신호에 따라 속성을 제어하기 위한 신호를 출력한다.
아울러 칼라 공간 변환부(21)는 상기 디스플레이 피포(17)의 비디오 및 그래픽 신호의 칼라 공간 영역을 변환하여 그 결과신호를 출력한다.
이에 따라 커서(22)는 상기 속성 제어부(20)의 제어신호에 따라 CRT상의 커서의 이동을 제어한다.
그리고 파레트 테이블(23)은 상기 칼라 공간 변환부(21)에서 칼라 공간이 변환된 비디오 및 그래픽 신호를 저장한다.
그러면 디지털/아날로그 변환부(24)는 상기 파레트 테이블(23)에 저장된 비디오 및 그래픽 신호를 인출하여 그에 상응하는 아날로그 신호로 변환하여 R, G, B 신호를 출력한다.
또한, 기준 주파수 발생부(25)는 기준 주파수를 발생한다.
그러면 듀얼 주파수 합성부(26)는 상기 기준 주파수 발생부(25)에서 발생된 기준 주파수에 따라 듀얼 주파수(MCLK, VCLK)를 합성하여 출력한다.
이러한 종래 기술에 따른 디지털 티브이(Digital TV)의 셋톱박스(Set-Top Box)용 비디오 프로세서에 있어서는 비디오데이터는 효율적으로 처리할 수 있으나, 향후 다양한 부가 기능이 그래픽 화면으로 디스플레이될 것으로 예상되는 디지털 티브이에서는 그래픽 데이터를 효율적으로 처리하는데 문제가 있다.
그리고 종래 기술에 따른 디지털 티브이(Digital TV)의 셋톱박스(Set-Top Box)용 비디오 프로세서에 있어서는 PIP(Picture In Picture) 기능을 효과적으로 지원하기 위해서는 하나의 비디오 입력을 지원하기 때문에 다수개의 비디오 입력을 처리할 수 없는 문제점도 있다.
또한, 종래 기술에 따른 디지털 티브이(Digital TV)의 셋톱박스(Set-Top Box)용 그래픽 프로세서에 있어서는 HD급의 비디오 데이터는 처리할 수 없으며, 비디오 포트 하나만을 지원하기 때문에 다수개의 비디오 포트에 따른 다수개의 비디오 신호를 처리할 수 없는 문제점이 있다.
따라서 본 발명은 상기와 같은 문제점을 해결하기 위해 안출한 것으로서, 비디오 데이터와 그래픽 데이터를 효과적으로 처리하도록 한 디지털 티브이(Digital TV)의 셋톱박스(Set-Top Box)용 비디오/그래픽 프로세서를 제공하는데 그 목적이 있다.
도 1 은 종래 기술에 따른 디지털 티브이(Digital TV)의 셋톱박스(Set-Top Box)용 비디오 프로세서를 나타낸 도면
도 2 는 종래 기술에 따른 디지털 티브이(Digital TV)의 셋톱박스(Set-Top Box)용 그래픽 프로세서를 나타낸 도면
도 3 은 본 발명에 따른 디지털 티브이(Digital TV)의 셋톱박스(Set-Top Box)용 비디오/그래픽 프로세서의 일실시예를 나타낸 도면
도 4 는 도 3 의 제 1 및 제 2 디지털 비디오 인터페이스부 및 제 1 및 제 2 비디오 프로세서의 상세 구성을 나타낸 도면
도 5 는 도 3 의 그래픽 프로세서 및 버스 인터페이스부의 상세 구성을 나타낸 도면
도 6 은 도 3 의 비디오/그래픽 데이터 프로세싱부 및 비디오 디지털/아날로그 변환부의 상세 구성을 나타낸 도면
도면의 주요부분에 대한 부호의 설명
101 : 제 1 디지털 비디오 인터페이스부 102 : 제 1 비디오 프로세서
103 : 제 2 디지털 비디오 인터페이스부 104 : 제 2 비디오 프로세서
105 : 오디오 코덱 106 : 디지털 오디오 제어부
107 : 버스 인터페이스부 108 : 그래픽 프로세서
109 : 메모리 인터페이스부 110 : 메모리
111 : 비디오/그래픽 데이터 프로세싱부
112 : 비디오 디지털/아날로그 변환부 113 : 동기 신호 발생부
114 : 수정 발진기 115 : 위상 동기 루프
상기와 같은 목적을 달성하기 위한 본 발명에 따른 디지털 티브이(Digital TV)의 셋톱박스(Set-Top Box)용 비디오/그래픽 프로세서의 특징은, 엠펙-2 디코더로부터 입력되는 비디오신호를 분리한 후 이를 인터페이스하는 디지털 비디오 인터페이스부와, 상기 디지털 비디오 인터페이스부의 신호를 스케일링(scaling), 줌잉(zooming), 마스킹(masking)하여 출력하는 비디오 프로세서와, 메인 버스 인터페이스를 지원하고, 메인 버스와 인터널 버스간의 인터페이스를 제공하며, CPU에서 전달되는 그래픽 정보와 텍스트정보를 그래픽 프로세서로 전달하는 버스 인터페이스부와, 상기 버스 인터페이스부에서 인터페이스된 그래픽 데이터와 텍스트 정보를 실제 디스플레이할 수 있는 형태로 처리하는 그래픽 프로세서와, 상기 비디오 프로세서와 그래픽 프로세서의 출력 데이터를 메모리에 저장하고 필요로하는 데이터를 비디오/그래픽 데이터 프로세싱부로 출력하는 메모리 인터페이스부와, 상기 메모리 인터페이스부에서 인터페이스된 데이터를 서로 다른 영역에 저장하는 메모리와, 상기 메모리에 저장되었다가 출력된 비디오 데이터 및 그래픽 데이터와 커서(cursor)를 오버레이하거나 일부만 겹치게하거나 알파 블렌딩(Alpha blending)하는 비디오/그래픽 데이터 프로세싱부와, 상기 비디오/그래픽 데이터 프로세싱부의 신호를 그에 상응하는 아날로그 신호로 변환하는 비디오 디지털/아날로그 변환부로 구성되는데 있다.
상기와 같은 목적을 달성하기 위한 본 발명에 따른 디지털 티브이(Digital TV)의 셋톱박스(Set-Top Box)용 비디오/그래픽 프로세서의 다른 특징은, 입력되는 신호를 오디오 신호로 변환하여 출력하는 오디오 코덱과, 돌비 AC-3 디코더로부터 입력되는 디지털 오디오 데이터 또는 상기 오디오 코덱에서 변환된 신호를 제어하는 디지털 오디오 제어부로 더 포함하여 구성되는데 있다.
상기와 같은 목적을 달성하기 위한 본 발명에 따른 디지털 티브이(Digital TV)의 셋톱박스(Set-Top Box)용 비디오/그래픽 프로세서의 또다른 특징은, 상기 비디오 프로세서, 및 그래픽 프로세서의 신호에 따라 수직/수평 동기신호를 발생하는 동기 신호 발생부와, 기준 주파수를 발생하는 수정 발진기와, 상기 수정 발진기의 기준 주파수에 따라 메모리 액세스용 클럭과 비디오 인터페이스용 클럭을 발생하는 위상 동기 루프를 더 포함하여 구성되는데 있다.
상기 디지털 비디오 인터페이스부는 PIP 기능을 효과적으로 처리하기 위해 2개로 구성되고, 각각의 디지털 비디오 인터페이스부는 입력되는 비디오 데이터로부터 순수 비디오 데이터와 싱크 관련 정보 및 VBI(Vertical Blanking Intervnal)와 같은 다른 데이터를 분리하는 비디오 데이터 분리부와, 상기 비디오 데이터 분리부에서 분리된 싱크 관련 정보 및 VBI(Vertical Blanking Internal)와 같은 다른 데이터를 메인 버스에 연결된 중앙 처리장치로 인터페이스하는 인터널 버스 인터페이스부를 포함하여 각각 구성되는데 또다른 특징이 있다.
상기 비디오 프로세서는 상기 디지털 비디오 인터페이스부에서 각각 출력된 비디오 데이터를 스케일링 팩터(Scaling Factor) 또는 줌잉 팩터(Zooming Factor)에 따라 스케일링 또는 줌잉하여 출력하는 비디오 데이터 스케일링 및 줌잉(Video Data Scaling ＆ Zooming)부와, 상기 비디오 데이터 스케일링 및 줌잉(Video Data Scaling ＆ Zooming)부에서 출력된 신호를 제어신호에 따라 비디오 입력 파이프라인에 저장한 후 이를 출력하는 비디오 입력 파이프라인부와, 상기 비디오 입력 파이프라인부에서 출력된 신호를 저장한 후 이를 출력하는 제 1 및 제 2 라인 버퍼와, 상기 제 1 및 제 2 라인 버퍼에 각각 저장된 신호를 제어신호에 따라 인터폴레이션 처리하는 인터폴레이션 처리부와, 상기 인터폴레이션 처리부에서 처리된 신호를 마스킹 데이터에 따라 비디오 마스킹하는 비디오 마스킹부와, 상기 비디오 마스킹부의 신호를 제어신호에 따라 비디오 출력 파이프라인에 저장한 후 이를 출력하는 비디오 출력 파이프라인부와, 상기 비디오 출력 파이프라인부의 신호를 인터널 버스로 인터페이스하는 인터널 버스 인터페이스부와, 상기 회로의 전체 동작을 총괄적으로 제어하기 위한 신호를 제공하는 비디오 프로세서 제어부를 포함하여 구성되는데 또다른 특징이 있다.
상기 버스 인터페이스부는 상기 인터널 버스와의 인터페이스를 제공하기 위한 인터널 버스 인터페이스부와, PCI(Peripheral Component Interconnect) 버스 또는 다른 버스를 통해 전송되는 신호를 인터페이스하기 위한 엑스터널 버스 인터페이스부와, 상기 엑스터널 버스 인터페이스부의 신호를 임시 저장하는 피포와, 상기 인터널 버스 인터페이스부의 신호 또는 피포에서 인출된 신호를 제어하는 버스 제어부와, 상기 버스 제어부에서 출력된 어드레스/데이터를 저장하는 어드레스/데이터 레지스터와, 상기 어드레스/데이터 레지스터에 저장된 어드레스 및 데이터를 인출하여 I2C 버스로 인터페이스하는 I2C 버스 인터페이스부를 포함하여 구성되는데 또다른 특징이 있다.
상기 그래픽 프로세서는 상기 버스 인터페이스부에서 인터페이스된 그래픽 데이터와 텍스트 정보를 그래픽 신호 처리하여 그래픽 또는 텍스트를 생성하는 그래픽 처리부와, 상기 그래픽 처리부에서 생성된 그래픽 또는 텍스트를 인터널 버스로 인터페이스하기 위한 인터널 버스 인터페이스부를 포함하여 구성되는데 또다른 특징이 있다.
상기 그래픽 처리부는 상기 버스 인터페이스부에서 인터페이스된 그래픽 데이터와 텍스트 정보를 신호 처리하여 2차원 또는 3차원 그래픽 신호를 생성하는 2차원 또는 3차원 엔진과, 상기 3차원 엔진에서 생성된 텍스쳐 데이터를 저장하는 캐쉬를 포함하여 구성되는데 또다른 특징이 있다.
상기 비디오/그래픽 데이터 프로세싱부는 상기 비디오 프로세서, 및 그래픽 프로세서에서 출력된 비디오 데이터 및 그래픽 데이터를 인터널 버스를 통해 인터페이스하는 인터널 버스 인터페이스부와, 상기 인터널 버스 인터페이스부에서 상기 비디오 프로세서에서 출력된 비디오 신호를 인터페이스하여 출력된 신호의 칼라 공간을 각각 변환하는 칼라 공간 변환부와, 상기 인터널 버스 인터페이스부에서 상기 그래픽 프로세서에서 출력된 RGB 그래픽 데이터를 저장한 후 출력하거나 바이패스시키는 룩-업 테이블과, 커서의 이동을 제어하는 하드웨어 커서와, 상기 칼라 공간 변환부, 룩-업 테이블 및 하드웨어 커서의 신호를 입력되는 소정 키에 따라 먹스/알파 블렌딩/픽쳐 인 픽쳐(MUX/Alpha blending/PIP)하여 그 결과신호를 출력하는 먹스/알파 블렌딩/픽쳐 인 픽쳐 처리부를 포함하여 구성되는데 또다른 특징이 있다.
이하, 본 발명에 따른 디지털 티브이(Digital TV)의 셋톱박스(Set-Top Box)용 비디오/그래픽 프로세서의 바람직한 실시예에 대하여 첨부한 도면을 참조하여 설명하면 다음과 같다.
도 3 은 본 발명에 따른 디지털 티브이(Digital TV)의 셋톱박스(Set-Top Box)용 비디오/그래픽 프로세서의 일실시예를 나타낸 도면으로, 엠펙-2 디코더(미도시)로부터 입력되는 비디오신호를 분리한 후 이를 인터페이스하는 제 1 디지털 비디오 인터페이스부(101)와, 상기 제 1 디지털 비디오 인터페이스부(101)의 신호를 스케일링(scaling), 줌잉(zooming), 마스킹(masking)하여 출력하는 제 1 비디오 프로세서(102)와, HD 비디오 및 SD 비디오 신호를 분리한 후 이를 인터페이스하는 제 2 디지털 비디오 인터페이스부(103)와, 상기 제 2 디지털 비디오 인터페이스부(103)의 신호를 스케일링(scaling), 줌잉(zooming), 마스킹(masking)하여 출력하는 제 2 비디오 프로세서(104)와, 입력되는 신호를 오디오 신호로 변환하여 출력하는 오디오 코덱(105)과, 돌비 AC-3 디코더(미도시)로부터 입력되는 디지털 오디오 데이터 또는 상기 오디오 코덱(105)에서 변환된 신호를 제어하는 디지털 오디오 제어부(106)와, 상기 디지털 오디오 제어부(106)의 신호를 버스 인터페이스하는 버스 인터페이스부(107)와, 상기 버스 인터페이스부(107)에서 인터페이스된 그래픽 데이터와 텍스트 정보를 그래픽 신호 처리하는 그래픽 프로세서(108)와, 상기 제 1 및 제 2 비디오 프로세서(102)(102), 버스 인터페이스부(107) 및 그래픽 프로세서(108)의 신호를 각각 인터페이스하는 메모리 인터페이스부(109)와, 상기 메모리 인터페이스부(109)에서 인터페이스된 신호를 서로 다른 영역에 저장하는 메모리(110)와, 상기 메모리(110)에 저장된 제 1 및 제 2 비디오 프로세서(102)(104), 및 그래픽 프로세서(108)에서 출력된 비디오 데이터 및 그래픽 데이터의 칼라 공간을 변환하거나 룩업 테이블에 저장하거나 먹스하거나 픽쳐 인 픽쳐(Picture In Picture)하거나 알파 블렌딩(Alpha blending)하는 비디오/그래픽 데이터 프로세싱부(111)와, 상기 비디오/그래픽 데이터 프로세싱부(111)의 신호를 그에 상응하는 아날로그 신호로 변환하는 비디오 디지털/아날로그 변환부(112)와, 상기 제 1 및 제 2 비디오 프로세서(102)(104), 및 그래픽 프로세서(108)의 신호에 따라 수직/수평 동기신호를 발생하는 동기 신호 발생부(113)와, 기준 주파수를 발생하는 수정 발진기(114)와, 상기 수정 발진기(114)의 기준 주파수에 따라 메모리 액세스용 클럭과 비디오 인터페이스용 클럭을 발생하는 위상 동기 루프(115)로 구성된다.
도 4 는 도 3 의 제 1 및 제 2 디지털 비디오 인터페이스부 및 제 1 및 제 2 비디오 프로세서의 상세 구성을 나타낸 도면으로, 제 1 및 제 2 디지털 비디오 인터페이스부(101)(103)는 입력되는 비디오 데이터로부터 순수 비디오 데이터와 싱크 관련 정보 및 VBI(Vertical Blanking Internal)와 같은 다른 데이터를 분리하는 비디오 데이터 분리부(101a)(103a)와, 상기 비디오 데이터 분리부(101a)(103a)에서 분리된 싱크 관련 정보 및 VBI(Vertical Blanking Internal)와 같은 다른 데이터를 메인 버스에 연결된 중앙 처리장치로 인터페이스하는 인터널 버스 인터페이스부(101b)(103c)로 구성된다.
그리고, 제 1 및 제 2 비디오 프로세서(102)(104)는 상기 제 1 및 제 2 디지털 비디오 인터페이스부(101)(103)에서 각각 출력된 비디오 데이터를 스케일링 팩터(Scaling Factor) 또는 줌잉 팩터(Zooming Factor)에 따라 스케일링 또는 줌잉하여 출력하는 비디오 데이터 스케일링 및 줌잉(Video Data Scaling ＆ Zooming)부(102a)(104a)와, 상기 비디오 데이터 스케일링 및 줌잉(Video Data Scaling ＆ Zooming)부(102a)(104a)에서 출력된 신호를 제어신호에 따라 비디오 입력 파이프라인에 저장한 후 이를 출력하는 비디오 입력 파이프라인부(102b)(104b)와, 상기 비디오 입력 파이프라인부(102b)(104b)에서 출력된 신호를 저장한 후 이를 출력하는 제 1 및 제 2 라인 버퍼(102c)(102d)(104c)(104d)와, 상기 제 1 및 제 2 라인 버퍼(102c)(102d)(104c)(104d)에 각각 저장된 신호를 제어신호에 따라 인터폴레이션 처리하는 인터폴레이션 처리(Interpolation Processing)부(102e)(104e)와, 상기 인터폴레이션 처리부(102e)(104e)에서 처리된 신호를 마스킹 데이터에 따라 비디오 마스킹하는 비디오 마스킹부(102f)(104f)와, 상기 비디오 마스킹부(102f)(104f)의 신호를 제어신호에 따라 비디오 출력 파이프라인에 저장한 후 이를 출력하는 비디오 출력 파이프라인부(102g)(104g)와, 상기 비디오 출력 파이프라인부(102g)(104g)의 신호를 인터널 버스로 인터페이스하는 인터널 버스 인터페이스부(102h)(104h)와, 상기 회로의 전체 동작을 총괄적으로 제어하기 위한 신호를 제공하는 비디오 프로세서 제어부(102i)(104i)로 구성된다.
도 5 는 도 3 의 그래픽 프로세서 및 버스 인터페이스부의 상세 구성을 나타낸 도면으로, 상기 버스 인터페이스부(107)는 상기 디지털 오디오 제어부(106)의 신호를 인터널 버스로 인터페이스하기 위한 인터널 버스 인터페이스부(107a)와, PCI(Peripheral Component Interconnect) 버스 또는 다른 버스를 통해 전송되는 신호를 인터페이스하기 위한 엑스터널 버스 인터페이스부(107b)와, 상기 엑스터널 버스 인터페이스부(107b)의 신호를 임시 저장하는 피포(107c)와, 상기 인터널 버스 인터페이스부(107a)의 신호 또는 피포(107c)에서 인출된 신호를 제어하는 버스 제어부(107d)와, 상기 버스 제어부(107d)에서 출력된 어드레스/데이터를 저장하는 어드레스/데이터 레지스터(107e)와, 상기 어드레스/데이터 레지스터(107e)에 저장된 어드레스 및 데이터를 인출하여 I2C 버스로 인터페이스하는 I2C 버스 인터페이스부(107f)로 구성된다.
상기 그래픽 프로세서(108)는 상기 버스 인터페이스부(107)에서 인터페이스된 그래픽 데이터와 텍스트 정보를 그래픽 신호 처리하여 그래픽 또는 텍스트를 생성하는 그래픽 처리부(108a)와, 상기 그래픽 처리부(108a)에서 생성된 그래픽 또는 텍스트를 인터널 버스로 인터페이스하기 위한 인터널 버스 인터페이스부(108b)로 구성된다.
상기 그래픽 처리부(108a)는 상기 버스 인터페이스부(107)에서 인터페이스된 그래픽 데이터와 텍스트 정보를 신호 처리하여 2차원 또는 3차원 그래픽 신호를 생성하는 2차원 또는 3차원 엔진(108a-1)(108a-2)과, 상기 3차원 엔진(108a-2)에서 생성된 텍스쳐 데이터를 저장하는 캐쉬(108a-2)로 구성된다.
도 6 은 도 3 의 비디오/그래픽 데이터 프로세싱부 및 비디오 디지털/아날로그 변환부의 상세 구성을 나타낸 도면으로, 비디오/그래픽 데이터 프로세싱부(111)는 상기 제 1 및 제 2 비디오 프로세서(102)(104), 및 그래픽 프로세서(108)에서 출력된 비디오 데이터 및 그래픽 데이터를 인터널 버스를 통해 인터페이스하는 인터널 버스 인터페이스부(111a)와, 상기 인터널 버스 인터페이스부(111a)에서 상기 제 1 및 제 2 비디오 프로세서(102)(104)에서 출력된 비디오 신호를 인터페이스하여 출력된 신호의 칼라 공간을 각각 변환하는 제 1 및 제 2 칼라 공간 변환부(111b)(111c)와, 상기 인터널 버스 인터페이스부(111a)에서 상기 그래픽 프로세서(108)에서 출력된 RGB 그래픽 데이터를 저장한 후 출력하거나 바이패스시키는 룩-업 테이블(111d)과, 커서의 이동을 제어하는 하드웨어 커서(111e)와, 상기 제 1 및 제 2 칼라 공간 변환부(111b)(111c), 룩-업 테이블(111d) 및 하드웨어 커서(111e)의 신호를 입력되는 소정 키에 따라 먹스/알파 블렌딩/픽쳐 인 픽쳐(MUX/Alpha blending/PIP)하여 그 결과신호를 출력하는 먹스/알파 블렌딩/픽쳐 인 픽쳐 처리부(111f)로 구성된다.
상기 비디오 디지털/아날로그 변환부(112)는 상기 비디오/그래픽 데이터 프로세싱부(111)의 R, G, B신호를 그에 상응하는 아날로그 R, G, B신호로 각각 변환하는 제 1 내지 제 3 디지털/아날로그 변환부(112a~112c)로 구성된다.
이와 같이 구성된 본 발명에 따른 디지털 티브이(Digital TV)의 셋톱박스(Set-Top Box)용 비디오/그래픽 프로세서의 동작을 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.
먼저, 제 1 디지털 비디오 인터페이스부(101)는 엠펙-2 디코더로부터 입력되는 신호, HD(High Definition) 비디오 및 SD(Standard Definition) 비디오 신호를 분리한 후 이를 인터페이스한다.
그러면 제 1 비디오 프로세서(102)는 상기 제 1 디지털 비디오 인터페이스부(101)의 신호를 스케일링(scaling), 줌잉(zooming), 마스킹(masking)하여 출력한다.
아울러 제 2 디지털 비디오 인터페이스부(103)는 HD 비디오 및 SD 비디오 신호를 분리한 후 이를 인터페이스하여 출력한다.
즉, 상기 제 1 및 제 2 디지털 비디오 인터페이스부(101)(103)내 비디오 데이터 분리부(101a)(103a)는 입력되는 Y, Cr, Cb 디지털 비디오 데이터로부터 순수 비디오 데이터와 싱크 관련 정보 및 VBI(Vertical Blanking Internal)와 같은 다른 데이터를 분리하여 출력한다.
이때 상기 입력되는 비디오 데이터 라인은 최소한 16비트 이상으로 구성한다.
그러면 인터널 버스 인터페이스부(101b)(103c)는 상기 비디오 데이터 분리부(101a)(103a)에서 분리된 싱크 관련 정보 및 VBI(Vertical Blanking Intervnal)와 같은 다른 데이터를 메인 버스에 연결된 중앙 처리장치로 인터페이스한다.
그러면 제 2 비디오 프로세서(104)는 상기 제 2 디지털 비디오 인터페이스부(103)의 신호를 스케일링(scaling), 줌잉(zooming), 마스킹(masking)하여 출력한다.
즉 제 1 및 제 2 비디오 프로세서(102)(104)내 비디오 데이터 스케일링 및 줌잉(Video Data Scaling ＆ Zooming)부(102a)(104a)는 상기 제 1 및 제 2 디지털 비디오 인터페이스부(101)(103)에서 각각 출력된 비디오 데이터를 사용자가 원하는 사이즈로 축소하거나 확대하기 위한 스케일링 팩터(Scaling Factor) 또는 줌잉 팩터(Zooming Factor)에 따라 스케일링 또는 줌잉하여 픽셀(pixel) 또는 라인(line) 단위로 일정하게 데이터를 스킵(skip)하거나 동일한 데이터를 중복하여 출력한다.
그러면 비디오 입력 파이프라인부(102b)(104b)는 상기 비디오 데이터 스케일링 및 줌잉(Video Data Scaling ＆ Zooming)부(102a)(104a)에서 픽셀(pixel) 또는 라인(line) 단위로 일정하게 데이터를 스킵(skip)하거나 동일한 데이터를 제어신호에 따라 비디오 입력 파이프라인에 저장한 후 이를 출력한다.
이어 제 1 및 제 2 라인 버퍼(102c)(102d)(104c)(104d)는 상기 비디오 입력 파이프라인부(102b)(104b)에서 출력된 신호를 저장한 후 이를 출력한다.
이때 상기 라인 단위로 스케일링시 너무 많은 라인을 스킵하면 화질의 저하가 발생하게 되므로 인터폴레이션 처리부(102e)(104e)는 상기 제 1 및 제 2 라인 버퍼(102c)(102d)(104c)(104d)에 각각 저장된 신호를 제어신호에 따라 인터폴레이션 처리하여 그 결과신호를 출력한다.
이에 따라 비디오 마스킹부(102f)(104f)는 상기 인터폴레이션 처리부(102e)(104e)에서 처리된 신호를 사용자의 요구에 의해 특징 칼라를 디스플레이하지 않기 위한 마스킹 데이터에 따라 비디오 마스킹하여 그 결과신호를 출력한다.
그러면 비디오 출력 파이프라인부(102g)(104g)는 상기 비디오 마스킹부(102f)(104f)의 신호를 제어신호에 따라 비디오 출력 파이프라인에 저장한 후 이를 출력한다.
이어 인터널 버스 인터페이스부(102h)(104h)는 상기 비디오 출력 파이프라인부(102g)(104g)의 신호를 인터널 버스로 인터페이스한다.
그리고 비디오 프로세서 제어부(102i)(104i)는 상기 회로의 전체 동작을 총괄적으로 제어하기 위한 신호를 제공한다.
또한, 오디오 코덱(105)은 입력되는 신호를 오디오 신호로 변환하여 출력한다.
그러면 디지털 오디오 제어부(106)는 돌비 AC-3 디코더로부터 입력되는 디지털 오디오 데이터 또는 상기 오디오 코덱(105)에서 변환된 신호를 제어하여 그에 상응하는 신호를 출력한다.
이에 따라 버스 인터페이스부(107)는 상기 디지털 오디오 제어부(106)의 신호를 버스 인터페이스한다.
즉 버스 인터페이스부(107)내 인터널 버스 인터페이스부(107a)는 상기 디지털 오디오 제어부(106)의 신호를 인터널 버스로 인터페이스한다.
아울러 엑스터널 버스 인터페이스부(107b)는 PCI 버스 또는 다른 버스를 통해 전송되는 신호를 인터페이스한다.
그러면 피포(107c)는 상기 엑스터널 버스 인터페이스부(107b)의 신호를 임시 저장하다.
이에 따라 버스 제어부(107d)는 상기 인터널 버스 인터페이스부(107a)의 신호 또는 피포(107c)에서 인출된 신호를 제어하여 그에 상응하는 신호를 출력한다.
그러면 어드레스/데이터 레지스터(107e)는 상기 버스 제어부(107d)에서 출력된 어드레스 및 데이터를 저장한다.
이에 따라 I2C 버스 인터페이스부(107f)는 상기 어드레스/데이터 레지스터(107e)에 저장된 어드레스 및 데이터를 인출하여 I2C 버스로 인터페이스한다.
그러면 그래픽 프로세서(108)는 상기 버스 인터페이스부(107)에서 인터페이스된 그래픽 데이터와 텍스트 정보를 그래픽 신호 처리하여 그 결과신호를 출력한다.
즉 그래픽 프로세서(108)내 그래픽 처리부(108a)는 상기 버스 인터페이스부(107)에서 인터페이스된 그래픽 데이터와 텍스트 정보를 그래픽 신호 처리하여 그래픽과 텍스트를 생성한다.
여기서, 상기 그래픽 처리부(108a)의 2차원 또는 3차원 엔진(108a-1)(108a-2)은 상기 버스 인터페이스부(107)에서 인터페이스된 그래픽 데이터와 텍스트 정보를 2차원 또는 3차원 그래픽 신호 처리하여 그래픽과 텍스트를 생성한다.
아울러 캐쉬(108b)는 상기 3차원 엔진(108a-2)에서 텍스쳐 매핑(texture mapping)과 같은 기능을 지원할 경우 텍스쳐 데이터(texture data)를 저장한다.
그러면 인터널 버스 인터페이스부(108b)는 상기 2차원 또는 3 차원 엔진(108a-1)(108a-2)에서 생성된 그래픽 또는 텍스트를 인터널 버스로 인터페이스한다.
한편, 메모리 인터페이스부(109)는 상기 제 1 및 제 2 비디오 프로세서(102)(104), 버스 인터페이스부(107) 및 그래픽 프로세서(108)의 신호를 각각 인터페이스하여 메모리(110)에 저장한다.
즉 메모리 인터페이스부(109)는 상기 제 1 및 제 2 비디오 프로세서(102)(104)의 비디오 데이터중 하나를 메인(main)으로 하여 기본 디스플레이 영역(background 영역)으로 설정한다.
일예로 상기 제 1 비디오 프로세서(102)의 비디오 데이터를 백그라운드 영역(backguound 영역)으로, 제 2 비디오 프로세서(104)의 비디오 데이터 및 그래픽 프로세서(108)의 그래픽 데이터 및 커서(cursor)를 포어그라운드 영역(foreground 영역)으로 설정하여 메모리(110)에 저장한다.
또한, 비디오/그래픽 데이터 프로세싱부(111)는 상기 메모리(110)에 저장된 제 1 및 제 2 비디오 프로세서(102)(104), 및 그래픽 프로세서(108)에서 출력된 비디오 데이터 및 그래픽 데이터의 칼라 공간을 변환하거나 룩업 테이블에 저장하거나 먹스하거나 픽쳐 인 픽쳐(Picture In Picture)하거나 알파 블렌딩(Alpha blending)하여 그 결과신호를 출력한다.
즉 비디오/그래픽 데이터 프로세싱부(111)내 인터널 버스 인터페이스부(111a)는 상기 제 1 및 제 2 비디오 프로세서(102)(104), 및 그래픽 프로세서(108)에서 출력된 비디오 데이터 및 그래픽 데이터를 인터널 버스를 통해 인터페이스한다.
그러면 제 1 및 제 2 칼라 공간 변환부(111b)(111c)는 상기 인터널 버스 인터페이스부(111a)에서 상기 제 1 및 제 2 비디오 프로세서(102)(104)에서 출력된 비디오 신호를 인터페이스하여 출력된 신호의 칼라 공간을 각각 변환하여 그 결과신호를 출력한다.
또한, 룩-업 테이블(111d)은 상기 인터널 버스 인터페이스부(111a)에서 상기 그래픽 프로세서(108)에서 출력된 RGB 그래픽 데이터를 저장한 후 출력하거나 바이패스시킨다.
한편, 하드웨어 커서(111e)는 커서의 이동을 제어하기 위한 신호를 출력한다.
이에 따라 먹스/알파 블렌딩/픽쳐 인 픽쳐 처리부(111f)는 상기 제 1 및 제 2 칼라 공간 변환부(111b)(111c), 룩-업 테이블(111d) 및 하드웨어 커서(111e)의 신호를 입력되는 소정 키에 따라 먹스/알파 블렌딩/픽쳐 인 픽쳐(MUX/Alpha blending/PIP)하여 그 결과신호를 출력한다.
상기 소정 키는 크로마 키(Chroma Key), 칼라 키(Color Key), 컴페어 플랜(Compare Plane), 픽셀 클럭(Pixel Clock) 등이다.
여기서 상기 크로마 키(Chroma Key)는 비디오 데이터의 일정 영역을 특정 칼라로 지정하면 이 칼라를 인식하여 크로마 키(Chroma Key)가 동작하여 이 특정 칼라로 지정된 영역의 그래픽 데이터를 출력하는데 사용된다.
상기 칼라 키(Color Key)는 그래픽 데이터의 일정 영역을 특정 칼라로 지정하면 이 칼라를 인식하여 칼라 키(Color Key)가 동작하여 이 특정 칼라로 지정된 영역의 비디오 데이터를 출력하는데 사용된다.
즉 먹스/알파 블렌딩/픽쳐 인 픽쳐 처리부(111f)는 상기 제 1 및 제 2 칼라 공간 변환부(111b)(111c), 룩-업 테이블(111d) 및 하드웨어 커서(111e)의 신호를 입력되는 소정 키에 따라 오버레이(overlay)하거나 일부만 겹치게 하거나 알파 블렌딩(Alpha blending) 기능을 수행하여 24비트의 RGB 신호를 출력한다.
상기 비디오 데이터와 그래픽 데이터를 효과적으로 오버레이(overlay)하기 위해서 먹스/알파 블렌딩/픽쳐 인 픽쳐 처리부(111f)는 일정 영역을 컴페어(compare) 영역으로 지정한 후 디스플레이될 화면 사이즈와 동일한 해상도로 설정하여 픽셀 단위로 비디오 데이터 또는 그래픽 데이터를 출력할 것인지를 지정하여 픽셀 바이 픽셀(pixel by pixel)로 혼합하여 출력한다.
상기 알파 블렌딩(Alpha blending) 기능은 각 픽셀에 설정된 알파 비트가 지정하는 값에 의해 서로 겹치는 정보를 결정하여 두 개의 화면을 동시에 디스플레이한다.
이에 따라 비디오 디지털/아날로그 변환부(112)는 상기 비디오/그래픽 데이터 프로세싱부(111)의 신호를 그에 상응하는 아날로그 신호로 변환하여 그 결과신호를 출력한다.
즉 비디오 디지털/아날로그 변환부(112)내 제 1 내지 제 3 디지털/아날로그 변환부(112a~112c)는 상기 비디오/그래픽 데이터 프로세싱부(111)의 24비트 R, G, B신호를 그에 상응하는 8비트의 아날로그 R, G, B신호로 각각 변환하여 출력한다.
또한, 동기 신호 발생부(113)는 상기 제 1 및 제 2 비디오 프로세서(102)(104), 및 그래픽 프로세서(108)의 신호에 따라 디스플레이될 화면에 적합한 수직/수평 동기신호를 발생한다.
또한, 수정 발진기(114)는 기준 주파수를 발생한다.
그러면 위상 동기 루프(115)는 상기 수정 발진기(114)의 기준 주파수에 따라 메모리 액세스용 클럭과 비디오 인터페이스용 클럭을 발생한다.
이상에서 설명한 바와 같이 본 발명에 따른 디지털 티브이(Digital TV)의 셋톱박스(Set-Top Box)용 비디오/그래픽 프로세서는 비디오 프로세서와 그래픽 프로세서를 동시에 탑재함으로써 비디오 데이터와 그래픽 데이터를 효과적으로 처리할 수 있는 효과가 있다.

Claims (9)

  1. 엠펙-2 디코더로부터 입력되는 비디오신호를 분리한 후 이를 인터페이스하는 디지털 비디오 인터페이스부와;
    상기 디지털 비디오 인터페이스부의 신호를 스케일링(scaling), 줌잉(zooming), 마스킹(masking)하여 출력하는 비디오 프로세서와;
    메인 버스 인터페이스를 지원하고, 메인 버스와 인터널 버스간의 인터페이스를 제공하며, CPU에서 전달되는 그래픽 정보와 텍스트정보를 그래픽 프로세서로 전달하는 버스 인터페이스부와;
    상기 버스 인터페이스부에서 인터페이스된 그래픽 데이터와 텍스트 정보를 실제 디스플레이할 수 있는 형태로 처리하는 그래픽 프로세서와;
    상기 비디오 프로세서와 그래픽 프로세서의 출력 데이터를 메모리에 저장하고 필요로하는 데이터를 비디오/그래픽 데이터 프로세싱부로 출력하는 메모리 인터페이스부와;
    상기 메모리 인터페이스부에서 인터페이스된 데이터를 서로 다른 영역에 저장하는 메모리와;
    상기 메모리에 저장되었다가 출력된 비디오 데이터 및 그래픽 데이터와 커서(cursor)를 오버레이하거나 일부만 겹치게하거나 알파 블렌딩(Alpha blending)하는 비디오/그래픽 데이터 프로세싱부와;
    상기 비디오/그래픽 데이터 프로세싱부의 신호를 그에 상응하는 아날로그 신호로 변환하는 비디오 디지털/아날로그 변환부로 구성되는 것을 특징으로 하는 디지털 티브이(Digital TV)의 셋톱박스(Set-Top Box)용 비디오/그래픽 프로세서.
  2. 제 1 항에 있어서,
    입력되는 신호를 오디오 신호로 변환하여 출력하는 오디오 코덱과;
    돌비 AC-3 디코더로부터 입력되는 디지털 오디오 데이터 또는 상기 오디오 코덱에서 변환된 신호를 제어하는 디지털 오디오 제어부로 더 포함하여 구성되는 것을 특징으로 하는 디지털 티브이(Digital TV)의 셋톱박스(Set-Top Box)용 비디오/그래픽 프로세서.
  3. 제 1 항에 있어서,
    상기 비디오 프로세서, 및 그래픽 프로세서의 신호에 따라 수직/수평 동기신호를 발생하는 동기 신호 발생부와;
    기준 주파수를 발생하는 수정 발진기와;
    상기 수정 발진기의 기준 주파수에 따라 메모리 액세스용 클럭과 비디오 인터페이스용 클럭을 발생하는 위상 동기 루프를 더 포함하여 구성되는 것을 특징으로 하는 디지털 티브이(Digital TV)의 셋톱박스(Set-Top Box)용 비디오/그래픽 프로세서.
  4. 제 1 항에 있어서,
    상기 디지털 비디오 인터페이스부는
    PIP 기능을 효과적으로 처리하기 위해 2개로 구성되고, 각각의 디지털 비디오 인터페이스부는 입력되는 비디오 데이터로부터 순수 비디오 데이터와 싱크 관련 정보 및 VBI(Vertical Blanking Intervnal)와 같은 다른 데이터를 분리하는 비디오 데이터 분리부와;
    상기 비디오 데이터 분리부에서 분리된 싱크 관련 정보 및 VBI(Vertical Blanking Internal)와 같은 다른 데이터를 메인 버스에 연결된 중앙 처리장치로 인터페이스하는 인터널 버스 인터페이스부를 포함하여 각각 구성된 것을 특징으로 하는 디지털 티브이(Digital TV)의 셋톱박스(Set-Top Box)용 비디오/그래픽 프로세서.
  5. 제 1 항에 있어서,
    상기 비디오 프로세서는
    상기 디지털 비디오 인터페이스부에서 각각 출력된 비디오 데이터를 스케일링 팩터(Scaling Factor) 또는 줌잉 팩터(Zooming Factor)에 따라 스케일링 또는 줌잉하여 출력하는 비디오 데이터 스케일링 및 줌잉(Video Data Scaling ＆ Zooming)부와;
    상기 비디오 데이터 스케일링 및 줌잉(Video Data Scaling ＆ Zooming)부에서 출력된 신호를 제어신호에 따라 비디오 입력 파이프라인에 저장한 후 이를 출력하는 비디오 입력 파이프라인부와;
    상기 비디오 입력 파이프라인부에서 출력된 신호를 저장한 후 이를 출력하는 제 1 및 제 2 라인 버퍼와;
    상기 제 1 및 제 2 라인 버퍼에 각각 저장된 신호를 제어신호에 따라 인터폴레이션 처리하는 인터폴레이션 처리부와;
    상기 인터폴레이션 처리부에서 처리된 신호를 마스킹 데이터에 따라 비디오 마스킹하는 비디오 마스킹부와;
    상기 비디오 마스킹부의 신호를 제어신호에 따라 비디오 출력 파이프라인에 저장한 후 이를 출력하는 비디오 출력 파이프라인부와;
    상기 비디오 출력 파이프라인부의 신호를 인터널 버스로 인터페이스하는 인터널 버스 인터페이스부와;
    상기 회로의 전체 동작을 총괄적으로 제어하기 위한 신호를 제공하는 비디오 프로세서 제어부를 포함하여 구성된 것을 특징으로 하는 디지털 티브이(Digital TV)의 셋톱박스(Set-Top Box)용 비디오/그래픽 프로세서.
  6. 제 1 항에 있어서,
    상기 버스 인터페이스부는
    상기 인터널 버스와의 인터페이스를 제공하기 위한 인터널 버스 인터페이스부와;
    PCI(Peripheral Component Interconnect) 버스 또는 다른 버스를 통해 전송되는 신호를 인터페이스하기 위한 엑스터널 버스 인터페이스부와;
    상기 엑스터널 버스 인터페이스부의 신호를 임시 저장하는 피포와;
    상기 인터널 버스 인터페이스부의 신호 또는 피포에서 인출된 신호를 제어하는 버스 제어부와;
    상기 버스 제어부에서 출력된 어드레스/데이터를 저장하는 어드레스/데이터 레지스터와;
    상기 어드레스/데이터 레지스터에 저장된 어드레스 및 데이터를 인출하여 I2C 버스로 인터페이스하는 I2C 버스 인터페이스부를 포함하여 구성된 것을 특징으로 하는 디지털 티브이(Digital TV)의 셋톱박스(Set-Top Box)용 비디오/그래픽 프로세서.
  7. 제 1 항에 있어서,
    상기 그래픽 프로세서는
    상기 버스 인터페이스부에서 인터페이스된 그래픽 데이터와 텍스트 정보를 그래픽 신호 처리하여 그래픽 또는 텍스트를 생성하는 그래픽 처리부와;
    상기 그래픽 처리부에서 생성된 그래픽 또는 텍스트를 인터널 버스로 인터페이스하기 위한 인터널 버스 인터페이스부를 포함하여 구성된 것을 특징으로 하는 디지털 티브이(Digital TV)의 셋톱박스(Set-Top Box)용 비디오/그래픽 프로세서.
  8. 제 7 항에 있어서,
    상기 그래픽 처리부는
    상기 버스 인터페이스부에서 인터페이스된 그래픽 데이터와 텍스트 정보를 신호 처리하여 2차원 또는 3차원 그래픽 신호를 생성하는 2차원 또는 3차원 엔진과;
    상기 3차원 엔진에서 생성된 텍스쳐 데이터를 저장하는 캐쉬를 포함하여 구성된 것을 특징으로 하는 디지털 티브이(Digital TV)의 셋톱박스(Set-Top Box)용 비디오/그래픽 프로세서.
  9. 제 1 항에 있어서,
    상기 비디오/그래픽 데이터 프로세싱부는
    상기 비디오 프로세서, 및 그래픽 프로세서에서 출력된 비디오 데이터 및 그래픽 데이터를 인터널 버스를 통해 인터페이스하는 인터널 버스 인터페이스부와;
    상기 인터널 버스 인터페이스부에서 상기 비디오 프로세서에서 출력된 비디오 신호를 인터페이스하여 출력된 신호의 칼라 공간을 각각 변환하는 칼라 공간 변환부와;
    상기 인터널 버스 인터페이스부에서 상기 그래픽 프로세서에서 출력된 RGB 그래픽 데이터를 저장한 후 출력하거나 바이패스시키는 룩-업 테이블과;
    커서의 이동을 제어하는 하드웨어 커서와;
    상기 칼라 공간 변환부, 룩-업 테이블 및 하드웨어 커서의 신호를 입력되는 소정 키에 따라 먹스/알파 블렌딩/픽쳐 인 픽쳐(MUX/Alpha blending/PIP)하여 그 결과신호를 출력하는 먹스/알파 블렌딩/픽쳐 인 픽쳐 처리부를 포함하여 구성된 것을 특징으로 하는 디지털 티브이(Digital TV)의 셋톱박스(Set-Top Box)용 비디오/그래픽 프로세서.
KR1019990009448A 1999-03-19 1999-03-19 디지털 티브이(Ｄｉｇｉｔａｌ ＴＶ)의 셋톱박스(Ｓｅｔ-Ｔｏｐ Ｂｏｘ)용 비디오/그래픽 프로세서 KR100565730B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990009448A KR100565730B1 (ko) 1999-03-19 1999-03-19 디지털 티브이(Ｄｉｇｉｔａｌ ＴＶ)의 셋톱박스(Ｓｅｔ-Ｔｏｐ Ｂｏｘ)용 비디오/그래픽 프로세서

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990009448A KR100565730B1 (ko) 1999-03-19 1999-03-19 디지털 티브이(Ｄｉｇｉｔａｌ ＴＶ)의 셋톱박스(Ｓｅｔ-Ｔｏｐ Ｂｏｘ)용 비디오/그래픽 프로세서

Publications (2)

Publication Number Publication Date
KR20000060826A true KR20000060826A (ko) 2000-10-16
KR100565730B1 KR100565730B1 (ko) 2006-03-29

Family

ID=19577121

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990009448A KR100565730B1 (ko) 1999-03-19 1999-03-19 디지털 티브이(Ｄｉｇｉｔａｌ ＴＶ)의 셋톱박스(Ｓｅｔ-Ｔｏｐ Ｂｏｘ)용 비디오/그래픽 프로세서

Country Status (1)

Country Link
KR (1) KR100565730B1 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100572862B1 (ko) * 2003-12-01 2006-04-24 엘지전자 주식회사 제1 및 제2기기로 구성된 복합기기의 클럭공급장치
KR100877497B1 (ko) * 2006-02-22 2009-01-09 엔이씨 일렉트로닉스 가부시키가이샤 이미지 합성기 및 그 이미지 합성 방법
US7679629B2 (en) * 2003-08-15 2010-03-16 Broadcom Corporation Methods and systems for constraining a video signal
US8854545B2 (en) 2003-03-04 2014-10-07 Broadcom Corporation Television functionality on a chip

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8854545B2 (en) 2003-03-04 2014-10-07 Broadcom Corporation Television functionality on a chip
US7679629B2 (en) * 2003-08-15 2010-03-16 Broadcom Corporation Methods and systems for constraining a video signal
KR100572862B1 (ko) * 2003-12-01 2006-04-24 엘지전자 주식회사 제1 및 제2기기로 구성된 복합기기의 클럭공급장치
KR100877497B1 (ko) * 2006-02-22 2009-01-09 엔이씨 일렉트로닉스 가부시키가이샤 이미지 합성기 및 그 이미지 합성 방법

Also Published As

Publication number Publication date
KR100565730B1 (ko) 2006-03-29

Similar Documents

Publication Publication Date Title
KR100386579B1 (ko) 멀티 소스용 포맷 변환 장치
JP3562049B2 (ja) 映像表示方法および装置
JP4646446B2 (ja) 映像信号処理装置
US8259233B2 (en) System and method for processing a television picture-out-picture
JP2007089110A (ja) テレビウォール用画像分割方法
KR19980042031A (ko) 가변 해상도 스크린 디스플레이 시스템
JP2008244981A (ja) 映像合成装置および映像出力装置
JPH0432593B2 (ko)
KR100565730B1 (ko) 디지털 티브이(Ｄｉｇｉｔａｌ ＴＶ)의 셋톱박스(Ｓｅｔ-Ｔｏｐ Ｂｏｘ)용 비디오/그래픽 프로세서
KR100392637B1 (ko) 다중 디스플레이 시스템 및 그 방법
JPH0775014A (ja) 映像表示装置、マルチ画面表示システム及び拡大処理回路
US7893943B1 (en) Systems and methods for converting a pixel rate of an incoming digital image frame
JP2001128089A (ja) マルチスクリーン用画面合成装置
JP2003283925A (ja) 画像合成装置及び方法
JPH11355683A (ja) 映像表示装置
CN111770382B (zh) 使用单一视频处理路径处理多视频的视频处理电路及方法
JP4089590B2 (ja) 映像表示方法
JP3855988B2 (ja) 映像表示方法
JP3966121B2 (ja) 画面合成型表示装置
JPH05252353A (ja) 画像読み取り装置
JP3420151B2 (ja) 画像処理装置
JP2004101924A (ja) 画像信号処理装置および画像信号処理方法
KR100744519B1 (ko) 온 스크린 디스플레이 스케일링 장치 및 그 방법
JP3562050B2 (ja) 映像処理方法およびコンピュータシステム
JPH06308927A (ja) 表示装置

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20091230

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee