KR20000056006A - 반도체소자의 게이트 스페이서 형성방법 - Google Patents

반도체소자의 게이트 스페이서 형성방법 Download PDF

Info

Publication number
KR20000056006A
KR20000056006A KR1019990004987A KR19990004987A KR20000056006A KR 20000056006 A KR20000056006 A KR 20000056006A KR 1019990004987 A KR1019990004987 A KR 1019990004987A KR 19990004987 A KR19990004987 A KR 19990004987A KR 20000056006 A KR20000056006 A KR 20000056006A
Authority
KR
South Korea
Prior art keywords
silicon oxide
film
gate spacer
oxide film
gate
Prior art date
Application number
KR1019990004987A
Other languages
English (en)
Inventor
박제성
최진오
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1019990004987A priority Critical patent/KR20000056006A/ko
Publication of KR20000056006A publication Critical patent/KR20000056006A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823864—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate sidewall spacers, e.g. double spacers, particular spacer material or shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

(가) 게이트 패턴이 형성된 다수매의 반도체 기판이 수직으로 적재되어 있는 고온의 챔버 내로 티이오에스(TEOS: TetraEthOxySilane) 막질을 유입시키는 단계; (나) 상기 반도체 기판 상에 실리콘 산화막을 형성하는 단계; 및 (다) 상기 실리콘 산화막을 에치백하여 상기 게이트 패턴 측벽에 게이트 스페이서를 형성하는 단계;를 포함하여 막질두께의 균일도가 향상되고 증착막의 성장속도가 빨라 단위공정의 진행시 일정시간 동안의 처리량이 증가하여 전체 공정시간을 단축할 수 있으며, 저온 분위기에서 증착가능하기 때문에 열에 민감한 트랜지스터의 소오스/드레인 영역에 가해지는 스트레스가 저하되는 반도체 소자의 게이트 스페이서 형성방법을 개시한다.

Description

반도체 소자의 게이트 스페이서 형성방법{Forming method of gate spacer for semiconductive element}
본 발명은 반도체 소자의 게이트 스페이서 형성방법에 관한 것으로서, 특히 게이트 패턴이 형성된 반도체 기판 상에 TEOS(TetraEthOxySilane) 막질을 적용하여 실리콘 산화막을 형성시키는 반도체 소자의 게이트 스페이서 형성방법에 관한 것이다.
반도체 기술의 급속한 발전을 계기로 반도체 장치의 고 집적화는 빠른 속도로 진행되어 왔고 앞으로는 더욱 가속화될 전망이다. 반도체 장치의 고 집적화는 디바이스의 소형화와 함께 제품의 경량화를 가져왔으며 더 넓고 새로운 기술영역을 펼치고 있다.
반면, 그 제조공정면에서는 반도체 소자의 집적도가 증가함에 따라, 패턴의 폭 및 간격이 점점 작아지고 있다. 이에 따라, 반도체 소자를 구성하는 물질층의 물리적인 스트레스가 반도체 소자의 전기적인 특성 및 신뢰성에 끼치는 영향이 점점 증가하고 있다. 특히, 소오스/드레인 영역을 갖는 트랜지스터를 형성하기 위하여 게이트 전극 측벽에 게이트 스페이서를 형성한다.
이러한 종래의 게이트 스페이서는 HTO(High Temperature Oxide) 막질을 적용하여 실리콘 산화막을 형성하게 되는데, 게이트 전극이 형성된 반도체 기판이 수직으로 적재되어 있는 배치방식의 챔버 내에 상기 HTO 막질을 유입시킴으로써 증착시킨다.
그러나, 상기 HTO 막질을 상기 반도체 기판 상에 증착시키면 반도체 기판 상에서 실리콘 산화막의 두께가 불균일하게 되어 결국에는 트랜지스터의 특성이 저하된다. 또한, 상기 HTO 막질을 챔버 내로 유입시켜 실리콘 산화막을 증착시키면, 포지션별 상기 반도체 기판들에 대한 실리콘 산화막 두께의 균일도(Uniformity) 즉, 상하 포지션 및 센터 포지션에서 각각의 실리콘 산화막에 대응되는 실리콘 산화막의 두께가 불균일하게 증착되어 전체 포지션에 대한 양품 제조가 어렵게 되고, 반도체 기판에서 단위시간당 증착막의 성장속도가 상대적으로 느리기 때문에 결국에는 단위공정 진행시 소정시간 내의 처리량(Through-put)이 불량하여 전체적인 공정진행의 시간이 길어지게 된다.
이와 함께, 상기 HTO 막질은 790℃의 높은 온도에서 증착되기 때문에, 열처리 정도에 민감한 트랜지스터는 열적 스트레스 측면에서 취약한 단점을 가지게 된다.
이에, 상기의 HTO 막질 보다 단위공정 진행시 소정시간 내의 처리량(Through-put)이 우수하면서도 단위공정 진행시간이 단축되며, 스트레스가 적은 막질로 게이트 스페이서를 형성하는 것이 요구되고 있다.
본 발명은 상기와 같은 문제점을 개선하고자 창출된 것으로서, 막질두께의 균일도가 향상되고, 열적 스트레스 측면에서도 유리하며, 단위공정 진행시간을 단축할 수 있도록 된 반도체 소자의 게이트 스페이서 형성방법을 제공하는 점에 그 목적이 있다.
도 1은 본 발명에 따른 반도체 소자의 게이트 스페이서 형성방법을 설명하기 위한 플로우챠트이다.
상기와 같은 목적을 달성하기 위하여 본 발명에 따른 반도체 소자의 게이트 스페이서 형성방법은 (가) 게이트 패턴이 형성된 다수매의 반도체 기판이 수직으로 적재되어 있는 고온의 챔버 내로 티이오에스 막질을 유입시키는 단계; (나) 상기 반도체 기판 상에 실리콘 산화막을 형성하는 단계; 및 (다) 상기 실리콘 산화막을 에치백하여 상기 게이트 패턴 측벽에 게이트 스페이서를 형성하는 단계;를 포함하는 것을 특징으로 한다.
본 발명에 따르면, 상기 (가) 단계에서 상기 티이오에스 막질은 질소가스에 의해 운반되어 챔버 내로 유입되는 것이 바람직하며, 상기 (나) 단계에서 상기 실리콘 산화막은 상기 티이오에스 막질이 산소가스와 함께 670℃ 내지 710℃의 온도에서 열분해되어 화학기상증착법(CVD: Chemical Vapor Deposition)에 의해 증착되는 것이 바람직하다.
따라서, 게이트 스페이서에 HTO(High Temperature Oxide)막질을 적용했던 종래와는 달리 TEOS(TetraEthOxySilane) 막질을 적용함으로써, 막질두께의 균일도가 향상되고 증착막의 성장속도가 빨라 단위공정의 진행시 일정시간 동안의 처리량이 증가하여 전체 공정시간을 단축할 수 있다. 또한, TEOS 막질은 저온 분위기에서 증착가능하기 때문에 열에 민감한 트랜지스터의 소오스/드레인 영역에 가해지는 스트레스가 저하되는 점에 그 특징이 있다.
이러한 특징을 첨부된 도면을 참조하여 본 발명에 따른 반도체 소자의 게이트 스페이서 형성방법을 상세하게 설명하기로 한다.
도 1은 본 발명에 따른 반도체 소자의 게이트 스페이서 형성방법을 설명하기 위한 플로우챠트이다.
도 1을 참조하면, 본 발명에 따른 게이트 스페이서 형성방법은 먼저, TEOS(TetraEthOxySilane) 막질을 챔버 내로 도입하여 유입시키는 단계(10)로서, 상온으로 유지되어 있는 액상의 TEOS 막질을 100℃의 온도를 가지는 스탠바이 탱크로 운반한다. 여기서, 상기 스탠바이 탱크로 TEOS 막질을 운반할 때에 상기 TEOS 막질은 캐리어(carrier)인 질소가스(N2)에 의해 운반되면서 기화된다. 이렇게 기화된 TEOS 개스(Si(C2H5O)는 산소가스(O2)와 함께 게이트 전극이 형성된 반도체 기판이 수직으로 다수매 로딩되어 있는 챔버 내로 유입된다(10).
이 후, 상기 TEOS 개스는 670℃∼710℃를 유지하는 상기 챔버 내에서 열분해 된다. 그러면, TEOS 개스(Si(C2H5O)와 산소가스(O2)는 상기와 같은 열분해에 의해 실리콘 옥사이드(SiO2)(silicon oxide)를 생성하게 되고, 이렇게 생성된 상기 실리콘 옥사이드(SiO2)는 화학기상증착법(CVD: Chemical Vapor Deposition) 방법에 의하여 상기 반도체 기판 상에 증착된다(20). 한편, TEOS 개스(Si(C2H5O)와 산소가스(O2)의 반응에 의해 생성된 실리콘 옥사이드(SiO2)를 제외한 나머지 부산물들인 4C2H4와 2H2O는 상기 열에 의해 증발된다. 여기서, 공정진행시 적용되는 조건들을 살펴보면, 챔버의 적용 온도 및 압력은 670℃∼710℃와, 60Pa을 유지하여야 하며, 기화된 TEOS 개스는 30∼60 sccm 그리고, 산소가스(O2)는 0∼30 sccm의 유량을 가져야 한다.
그 다음은, 상기 반도체 기판의 전면에 증착된 상기 실리콘 산화막의 입자들을 견고히 하게 하는 어닐링(Annealing) 단계(30)로서, 실리콘 산화막이 증착된 반도체 기판을 850℃ 정도를 유지하는 스탭(step)에 40∼50분 정도 노출을 시켜 상기 실리콘 산화막의 견고한 정도를 향상시킨다(30).
다음으로, 상기 실리콘 산화막을 소정의 혼합가스를 사용하여 RIE(Reactive Ion Etching) 또는 MERIE(Magnetic Enhanced RIE) 방법에 의하여 에치백(Etch-back) 한다(40). 그러면, 게이트 패턴의 측벽에는 본 발명을 특징지우는 TEOS 막질이 적용된 게이트 스페이서(Gate spacer)의 형성이 완료된다(50).
이 후, 지금까지의 공정에 의해 형성된 게이트 스페이서에 대하여 소정 항목의 단위공정 테스트를 실시하였으며, 상기 게이트 스페이서를 64MDRAM에 적용하여 평가를 실시하였는데 그 항목들은 다음과 같다.
첫 번째 항목으로, 어닐링(Annealing) 하기 전의 에칭비율과, 어닐링 후의 에칭비율 즉, 단위시간당 TEOS(TetraEthOxySilane) 막질이 적용된 실리콘 산화막과 HTO(High Temperature Oxide) 막질이 적용된 실리콘 산화막이 에치백 되는 정도를 비교하였다. 상기 항목의 테스트 결과는 어닐링 하기 전의 에칭비율은 TEOS 막질이 적용된 실리콘 산화막과 HTO 막질이 적용된 실리콘 산화막을 비교했을 때, 2.5:1.0의 비율이 평가되었다. 한편, 어닐링 후의 에칭비율은 TEOS 막질이 적용된 실리콘 산화막과 HTO 막질이 적용된 실리콘 산화막을 비교했을 때, 1.5:1.0의 비율이 평가되었다. 이것은 TEOS 막질이 적용된 실리콘 산화막과 HTO 막질이 적용된 실리콘 산화막과의 유의차가 미세하다는 것을 알 수 있다.
다음 항목으로, 챔버 내에서 각 포지션별 균일도를 측정하였는데, 모니터링 실리콘 산화막 즉, 패턴이 없는 A급의 실리콘 반도체 기판에 HTO 막질을 적용하여 증착한 실리콘 산화막과, 상기 실리콘 산화막을 64MDRAM에 적용했을 때의 균일도는 각각 상측 포지션에서 3.1%:10.9%, 센터 포지션에서 2.68%:9.95%, 하측 포지션에서 0.81%:10.0%를 나타내었다. 한편, 패턴이 없는 A급의 실리콘 반도체 기판에 TEOS 막질을 적용하여 증착한 모니터링 실리콘 산화막과, 상기 실리콘 산화막을 64MDRAM에 적용했을 때의 균일도는 각각 상측 포지션에서 2.57%:3.05%, 센터 포지션에서 2.02%:2.25%, 하측 포지션에서 1.51%:0.69%를 나타내었다. 상기와 같은 측정결과에서 TEOS 막질을 적용하여 반도체 기판에 실리콘 산화막을 증착할 때가 균일도 면에서 HTO 막질의 적용한 것 보다 훨씬 우수하다는 것을 알 수 있다.
그 다음의 항목으로, HTO 막질을 적용한 실리콘 산화막과 TEOS 막질을 적용한 실리콘 산화막의 파티클 정도와, 수율(HTO 막질을 적용한 실리콘 산화막:TEOS 막질을 적용한 실리콘 산화막은 92.8%:92.7%)을 측정하였으나 그 정도는 거의 유사하다는 것을 알 수 있었다.
마지막 항목으로는, 반도체 기판 상에서의 실리콘 산화막 성장속도를 측정하였는데, 종래의 실리콘 산화막에 적용하였던 HTO 막질 보다 TEOS 막질을 적용한 실리콘 산화막의 성장속도가 3.2배 빠르다는 것을 알 수 있었다.
이와 같은 평가항목의 결과에서 알 수 있듯이 본 발명에 따른 TEOS 막질이 적용된 실리콘 산화막은 챔버 내의 전체적인 포지션 즉, 상하측 포지션 및 센터 포지션에서 반도체 기판 상에 균일한 두께로 증착되고, 실리콘 산화막의 성장속도가 종래의 HTO 막질을 적용한 실리콘 산화막 보다 훨씬 빠르기 때문에 실리콘 산화막을 형성하는 단위공정에서 일정시간 내의 처리량(Through-put)이 우수하여 단위공정에 소요되는 시간을 단축시킬 수 있다. 또한, 본 발명에 따른 게이트 스페이서의 실리콘 산화막은 종래와 달리, 저온에서 열분해 되어 형성되기 때문에 트랜지스터의 소오스/드레인 영역에 가해지는 스트레스를 완화시킬 수 있다
이상에서의 설명에서와 같이, 본 발명에 따른 반도체 소자의 게이트 스페이서 형성방법은 HTO(High Temperature Oxide) 막질을 적용하던 종래와는 달리, 게이트 스페이서에 TEOS(TetraEthOxySilane) 막질을 적용함으로써, 막질두께의 균일도가 향상되고 증착막의 성장속도가 빨라 일정시간 동안의 처리량이 증가하여 단위공정 진행시간을 단축할 수 있다. 또한, TEOS 막질은 저온 분위기에서 증착가능하기 때문에 열에 민감한 트랜지스터의 소오스/드레인 영역에 가해지는 스트레스에 유리하다.

Claims (3)

  1. (가) 게이트 패턴이 형성된 다수매의 반도체 기판이 수직으로 적재되어 있는 고온의 챔버 내로 티이오에스 막질을 유입시키는 단계;
    (나) 상기 반도체 기판 상에 실리콘 산화막을 형성하는 단계; 및
    (다) 상기 실리콘 산화막을 에치백하여 상기 게이트 패턴 측벽에 게이트 스페이서를 형성하는 단계;를 포함하는 것을 특징으로 하는 반도체 소자의 게이트 스페이서 형성방법.
  2. 제1항에 있어서,
    상기 (가) 단계에서,
    상기 티이오에스 막질은 질소가스에 의해 운반되어 챔버 내로 유입되는 것을 특징으로 하는 반도체 소자의 게이트 스페이서 형성방법.
  3. 제1항에 있어서,
    상기 (나) 단계에서,
    상기 실리콘 산화막은 상기 티이오에스 막질이 산소가스와 함께 670℃ 내지 710℃의 온도에서 열분해되어 화학기상증착법에 의해 증착되는 것을 특징으로 하는 반도체 소자의 게이트 스페이서 형성방법.
KR1019990004987A 1999-02-12 1999-02-12 반도체소자의 게이트 스페이서 형성방법 KR20000056006A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990004987A KR20000056006A (ko) 1999-02-12 1999-02-12 반도체소자의 게이트 스페이서 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990004987A KR20000056006A (ko) 1999-02-12 1999-02-12 반도체소자의 게이트 스페이서 형성방법

Publications (1)

Publication Number Publication Date
KR20000056006A true KR20000056006A (ko) 2000-09-15

Family

ID=19574216

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990004987A KR20000056006A (ko) 1999-02-12 1999-02-12 반도체소자의 게이트 스페이서 형성방법

Country Status (1)

Country Link
KR (1) KR20000056006A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030054669A (ko) * 2001-12-26 2003-07-02 주식회사 하이닉스반도체 금속 배선의 형성 방법
KR20040028244A (ko) * 2002-09-30 2004-04-03 주식회사 하이닉스반도체 반도체소자의 제조방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030054669A (ko) * 2001-12-26 2003-07-02 주식회사 하이닉스반도체 금속 배선의 형성 방법
KR20040028244A (ko) * 2002-09-30 2004-04-03 주식회사 하이닉스반도체 반도체소자의 제조방법

Similar Documents

Publication Publication Date Title
US6365519B2 (en) Batch processing for semiconductor wafers to form aluminum nitride and titanium aluminum nitride
JP3529989B2 (ja) 成膜方法及び半導体装置の製造方法
JP4820864B2 (ja) プラズマ原子層成長方法及び装置
US7211506B2 (en) Methods of forming cobalt layers for semiconductor devices
JP4903154B2 (ja) 基板上に応力をもたせた物質を形成する方法
KR100313091B1 (ko) 반도체장치의 ＴａＯＮ 게이트절연막 형성방법
KR101244590B1 (ko) 플라즈마 ｃｖｄ 방법, 질화 규소막의 형성 방법 및 반도체 장치의 제조 방법
US20090269934A1 (en) Plasma treatment method for preventing defects in doped silicon oxide surfaces during exposure to atmosphere
US8318614B2 (en) Method for forming silicon nitride film, method for manufacturing nonvolatile semiconductor memory device, nonvolatile semiconductor memory device and plasma apparatus
KR20090005405A (ko) 플라즈마 ｃｖｄ 방법, 질화 규소막의 형성 방법, 반도체 장치의 제조 방법 및 플라즈마 ｃｖｄ 장치
KR20040068990A (ko) 기판 처리 방법 및 반도체 장치의 제조 방법
KR100668745B1 (ko) 반도체 소자의 트랜지스터 형성 방법
US20120126376A1 (en) Silicon dioxide film and process for production thereof, computer-readable storage medium, and plasma cvd device
JPH04233731A (ja) 集積回路用の可溶性酸化物
KR20000056006A (ko) 반도체소자의 게이트 스페이서 형성방법
TW201712731A (zh) 以uv輔助方式將材料注入多孔膜
JPH0574763A (ja) ゲート絶縁膜の形成方法
KR100780686B1 (ko) 반도체소자의 제조방법
JPH0855846A (ja) 酸化珪素膜の加熱処理方法および加熱処理装置
KR20030064083A (ko) 원자층 적층을 이용하여 실리콘 나이트라이드 박막을형성하는 방법
JPH0855847A (ja) 酸化珪素膜の加熱処理方法および加熱処理装置
KR20160120511A (ko) 반도체 소자의 제조방법
JP3256595B2 (ja) 薄膜トランジスタおよびその製造方法
JP2682734B2 (ja) 誘電体膜堆積方法および装置
CN115376911A (zh) 一种衬底处理方法及系统

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination