KR20000055243A - 핀 다이오드 및 그의 제조 방법 - Google Patents
핀 다이오드 및 그의 제조 방법 Download PDFInfo
- Publication number
- KR20000055243A KR20000055243A KR1019990003764A KR19990003764A KR20000055243A KR 20000055243 A KR20000055243 A KR 20000055243A KR 1019990003764 A KR1019990003764 A KR 1019990003764A KR 19990003764 A KR19990003764 A KR 19990003764A KR 20000055243 A KR20000055243 A KR 20000055243A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- epitaxial layer
- type epitaxial
- pin diode
- high concentration
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 9
- 238000004519 manufacturing process Methods 0.000 title description 12
- 239000000758 substrate Substances 0.000 claims abstract description 21
- 239000004020 conductor Substances 0.000 claims description 11
- 239000004065 semiconductor Substances 0.000 claims description 3
- 238000005530 etching Methods 0.000 claims description 2
- 238000001039 wet etching Methods 0.000 claims description 2
- 239000002184 metal Substances 0.000 abstract description 25
- 229920002120 photoresistant polymer Polymers 0.000 description 7
- CSCPPACGZOOCGX-UHFFFAOYSA-N Acetone Chemical compound CC(C)=O CSCPPACGZOOCGX-UHFFFAOYSA-N 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 239000003960 organic solvent Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/868—PIN diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02293—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process formation of epitaxial layers by a deposition process
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/30604—Chemical etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
본 발명은 노출된 고농도 n형 에피택셜층 측면부위와 그에 인접한 기판 상에 고농도 n형 오믹 금속층을 형성하므로 순방향 저항을 감소시키기 위한 핀 다이오드 및 그의 제조 방법에 관한 것이다.
본 발명의 핀 다이오드 및 그의 제조 방법은 기판, 핀 다이오드가 형성될 부위의 기판상에 전체의 단면 형상이 사다리꼴의 형상인 제 1 도전형 에피택셜층, 버퍼층과, 제 2 도전형 에피택셜층을 차례로 형성하고, 상기 제 2 도전형 에피택셜층상에 제 1 오믹 도전체층을 형성하며, 상기 노출된 제 1 도전형 에피택셜층 측면부위와 그에 인접한 기판상에 제 2 오믹 도전체층을 형성하는 것을 특징으로 한다.
Description
본 발명은 핀 다이오드(Pin Diode) 및 그의 제조 방법에 관한 것으로, 특히 고주파 특성을 향상시키는 핀 다이오드 및 그의 제조 방법에 관한 것이다.
일반적으로 고속 스위치(Switch)용 핀 다이오드는 순방향 바이어스(Bias) 일 때는 단자 저항이 0이고 역 방향 바이어스 일 때는 단자 저항이 무한대가 된다.
즉, P형 층과 N형 층 사이에 순수 반도체층인 버퍼(Buffer)층을 갖는 핀 다이오드는 순방향 바이어스 일 때는 캐리어(Carrier)가 상기 버퍼층에 주입되어 전체의 라디오 주파수(RF) 사이클 동안 매우 적은 저항을 갖게 되고 역 방향 바이어스 일 때는 모든 캐리어가 상기 버퍼층으로부터 상기 P형 층 또는 N형 층으로 유입되기 때문에 손실이 적은 유전체 역할을 하게 되어 PN 접합 다이오드 보다 아주 큰 저항을 갖는다.
그러므로 핀 다이오드를 입/출력 사이의 전송선과 직렬 혹은 병렬로 연결해 줌으로써 입/출력 사이의 스위치 동작이 이루어진다.
또한 고속 스위치용 핀 다이오드의 특성을 향상시키기 위하여 핀 다이오드의 순방향 저항을 감소시켜 스위치를 통과한 입력신호의 감소를 방지하여야 한다.
이하, 첨부된 도면을 참조하여 종래 핀 다이오드 및 그의 제조 방법을 설명하기로 한다.
도 1은 종래의 핀 다이오드를 나타낸 구조 단면도이다.
종래의 핀 다이오드는 도 1에서와 같이, 핀 다이오드가 형성될 부위와 그 외 부위와의 단차를 갖는 기판(11), 상기 핀 다이오드가 형성될 부위의 기판(11)상에 형성된 고농도 n형 에피택셜(Epitaxial)층(12), 상기 고농도 n형 에피택셜층(12)상의 중앙부위에 차례로 형성되며 사다리꼴의 단면 형상을 갖는 버퍼층(13), 고농도 p형 에피택셜층(14)과, 상기 고농도 p형 에피택셜층(14)상에 형성된 고농도 p형 오믹(Ohmic) 금속층(15)과, 상기 노출된 고농도 n형 에피택셜층(12)상에 형성된 고농도 n형 오믹 금속층(16)으로 형성된다.
그러나 종래의 핀 다이오드 및 그의 제조 방법은 고농도 n형 오믹 금속층이 노출된 고농도 n형 에피택셜층상에 형성되므로 고농도 n형 오믹 금속층과 고농도 p형 에피택셜층 사이의 거리가 길어져 즉 순방향 저항의 길이가 길어져 순방향 저항이 증가되므로 스위치를 통과한 입력신호가 감소하여 핀 다이오드의 고주파 특성이 저하된다는 문제점이 있었다
본 발명은 상기의 문제점을 해결하기 위해 안출한 것으로 노출된 고농도 n형 에피택셜층 측면부위와 그에 인접한 기판 상에 고농도 n형 오믹 금속층을 형성하므로 순방향 저항을 감소시키는 핀 다이오드 및 그의 제조 방법을 제공하는데 그 목적이 있다.
도 1은 종래의 핀 다이오드를 나타낸 구조 단면도
도 2는 본 발명의 실시 예에 따른 핀 다이오드를 나타낸 구조 단면도
도 3a 내지 도 3e는 본 발명의 실시 예에 따른 핀 다이오드의 제조 방법을 나타낸 공정 단면도
도면의 주요부분에 대한 부호의 설명
31: 기판 32: 고농도 n형 에피택셜층
33: 버퍼층 34: 고농도 p형 에피택셜층
35: 고농도 p형 오믹 금속층 36: 제 2 감광막
37: 이미지 리버설 감광막 38: 고농도 n형 오믹 금속층
본 발명의 핀 다이오드는 기판, 핀 다이오드가 형성될 부위의 기판상에 차례로 형성되며 사다리꼴의 단면 형상을 갖는 제 1 도전형 에피택셜층, 버퍼층과, 제 2 도전형 에피택셜층, 상기 제 2 도전형 에피택셜층상에 형성된 제 1 오믹 도전체층과, 상기 노출된 제 1 도전형 에피택셜층 측면부위와 그에 인접한 기판상에 형성된 제 2 오믹 도전체층을 포함하여 구성됨을 특징으로 한다.
그리고 본 발명의 핀 다이오드의 제조 방법은 기판상에 제 1 도전형 에피택셜층, 버퍼층과, 제 2 도전형 에피택셜층을 형성하는 단계, 상기 제 2 도전형 에피택셜층상의 제 2 도전형 오믹 도전체층이 형성될 부위에 제 1 오믹 도전체층을 형성하는 단계, 상기 제 1 오믹 도전체층을 중심으로 사다리꼴의 단면형상을 갖도록 상기 제 1 도전형 에피택셜층, 버퍼층과, 제 2 도전형 에피택셜층을 선택적으로 식각하는 단계와, 상기 노출된 제 1 도전형 에피택셜층 측면부위와 그에 인접한 기판상에 제 2 오믹층을 형성하는 단계를 포함하여 이루어짐을 특징으로 한다.
상기와 같은 본 발명에 따른 핀 다이오드 및 그의 제조 방법의 바람직한 실시 예를 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다.
도 2는 본 발명의 실시 예에 따른 핀 다이오드를 나타낸 구조 단면도이고, 도 3a 내지 도 3e는 본 발명의 실시 예에 따른 핀 다이오드의 제조 방법을 나타낸 공정 단면도이다.
본 발명의 실시 예에 따른 핀 다이오드는 도 2에서와 같이, 핀 다이오드가 형성될 부위와 그 외 부위와의 단차를 갖는 기판(31), 상기 핀 다이오드가 형성될 부위의 기판(31)상에 차례로 형성되며 사다리꼴의 단면 형상을 갖는 고농도 n형 에피택셜층(32), 버퍼층(33), 고농도 p형 에피택셜층(34), 상기 고농도 p형 에피택셜층(34)상에 형성된 고농도 p형 오믹 금속층(35)과, 상기 노출된 고농도 n형 에피택셜층(32) 측면부위와 그에 인접한 기판(31)상에 형성된 고농도 n형 오믹 금속층(38)으로 형성된다.
본 발명의 실시 예에 따른 핀 다이오드의 제조 방법은 도 3a에서와 같이, 기판(31) 상에 고농도 n형 에피택셜층(32), 순수 반도체층인 버퍼층(33), 고농도 p형 에피택셜층(34)과, 제 1 감광막을 형성한다.
그리고, 상기 제 1 감광막을 고농도 p형 오믹 금속층이 형성될 부위에만 제거되도록 선택적으로 노광 및 현상한다.
이어, 상기 노출된 고농도 p형 에피택셜층(34)을 포함한 제 1 감광막상에 제 1 오믹 금속층을 형성한 후, 리프트 오프(Lift-off) 공정을 진행하여 상기 제 1 감광막을 제거함과 동시에 상기 고농도 p형 에피택셜층(34)상에 고농도 p형 오믹 금속층(35)을 형성한다.
도 3b에서와 같이, 상기 고농도 p형 오믹 금속층(35)을 포함한 고농도 p형 에피택셜층(34)상에 제 2 감광막(36)을 도포하고, 상기 제 2 감광막(36)을 핀 다이오드가 형성될 부위에만 남도록 선택적으로 노광 및 현상한다.
그리고, 상기 선택적으로 노광 및 현상된 제 2 감광막(36)을 마스크로 상기 고농도 p형 에피택셜층(34), 버퍼층(33)과, 고농도 n형 에피택셜층(32)을 습식식각한다.
이때, 상기 고농도 p형 에피택셜층(34), 버퍼층(33)과, 고농도 n형 에피택셜층(32)의 습식식각 공정으로 그 단면 형상이 사다리꼴의 단면 형상을 갖게된다.
도 3c에서와 같이, 상기 제 2 감광막(36)을 제거하고, 전면에 이미지 리버설(Image Reverser) 감광막(37)을 도포한 후, 상기 이미지 리버설 감광막(37)을 고농도 n형 오믹 금속층이 형성될 부위에만 노광하지 않도록 선택적으로 노광한다.
도 3d에서와 같이, 상기 선택 노광된 이미지 리버설 감광막(37)을 현상한다.
이때, 상기 고농도 n형 오믹 금속층이 형성될 부위의 이미지 리버설 감광막(37)만 제거된다.
그리고, 상기 이미지 리버설 감광막(37)을 포함한 전면에 제 2 오믹 금속층(38a)을 형성한다.
이때, 상기 제 2 오믹 금속층(38a)을 직진성이 높은 이빔(E-beam) 증착 장비를 사용하여 형성한다.
도 3e에서와 같이, 상기 제 2 오믹 금속층(38a)을 유기 용매인 아세톤에서 상기 잔존한 이미지 리버설 감광막(37)의 리프트 오프(Lift-off) 방법에 의해 선택 식각하여 고농도 n형 오믹 금속층(38)을 형성한다.
본 발명의 핀 다이오드 및 그의 제조 방법은 노출된 고농도 n형 에피택셜층 측면부위와 그에 인접한 기판 상에 고농도 n형 오믹 금속층을 형성하므로, 상기 노출된 고농도 n형 에피택셜층상에 고농도 n형 오믹 금속층을 형성하는 종래 기술보다 고농도 n형 오믹 금속층과 고농도 p형 에피택셜층 사이의 거리가 짧아 순방향 저항을 감소시켜 스위치를 통과한 입력신호의 감소를 방지하므로 핀 다이오드의 고주파 특성을 향상시키는 효과가 있다.
Claims (4)
- 기판;핀 다이오드가 형성될 부위의 기판상에 차례로 형성되며 사다리꼴의 단면 형상을 갖는 제 1 도전형 에피택셜층, 버퍼층과, 제 2 도전형 에피택셜층;상기 제 2 도전형 에피택셜층상에 형성된 제 1 오믹 도전체층;상기 노출된 제 1 도전형 에피택셜층 측면부위와 그에 인접한 기판상에 형성된 제 2 오믹 도전체층을 포함하여 구성됨을 특징으로 하는 핀 다이오드.
- 기판상에 제 1 도전형 에피택셜층, 버퍼층과, 제 2 도전형 에피택셜층을 형성하는 단계;상기 제 2 도전형 에피택셜층상의 제 2 도전형 오믹 도전체층이 형성될 부위에 제 1 오믹 도전체층을 형성하는 단계;상기 제 1 오믹 도전체층을 중심으로 사다리꼴의 단면형상을 갖도록 상기 제 1 도전형 에피택셜층, 버퍼층과, 제 2 도전형 에피택셜층을 선택적으로 식각하는 단계;상기 노출된 제 1 도전형 에피택셜층 측면부위와 그에 인접한 기판상에 제 2 오믹층을 형성하는 단계를 포함하여 이루어짐을 특징으로 하는 핀 다이오드의 제조방법.
- 제 2 항에 있어서,상기 버퍼층을 순수 반도체층으로 형성함을 특징으로 하는 핀 다이오드의 제조방법.
- 제 2 항에 있어서,상기 제 1 오믹 도전체층을 중심으로 사다리꼴의 단면형상을 갖도록 상기 제 1 도전형 에피택셜층, 버퍼층과, 제 2 도전형 에피택셜층을 선택적으로 습식 식각함을 특징으로 하는 핀 다이오드의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-1999-0003764A KR100450259B1 (ko) | 1999-02-04 | 1999-02-04 | 핀 다이오드 및 그의 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-1999-0003764A KR100450259B1 (ko) | 1999-02-04 | 1999-02-04 | 핀 다이오드 및 그의 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20000055243A true KR20000055243A (ko) | 2000-09-05 |
| KR100450259B1 KR100450259B1 (ko) | 2004-09-30 |
Family
ID=19573361
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-1999-0003764A KR100450259B1 (ko) | 1999-02-04 | 1999-02-04 | 핀 다이오드 및 그의 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100450259B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100781538B1 (ko) * | 2004-02-07 | 2007-12-03 | 삼성전자주식회사 | 성능이 향상된 멀티 게이트 트랜지스터용 액티브 구조의제조 방법, 이에 의해 제조된 액티브 구조 및 멀티 게이트트랜지스터 |
-
1999
- 1999-02-04 KR KR10-1999-0003764A patent/KR100450259B1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100781538B1 (ko) * | 2004-02-07 | 2007-12-03 | 삼성전자주식회사 | 성능이 향상된 멀티 게이트 트랜지스터용 액티브 구조의제조 방법, 이에 의해 제조된 액티브 구조 및 멀티 게이트트랜지스터 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100450259B1 (ko) | 2004-09-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20030056332A (ko) | 고전자 이동도 트랜지스터 전력 소자 및 그 제조 방법 | |
| JPH06326120A (ja) | ヘテロ接合バイポーラトランジスタ及びその集積化受光回路 | |
| US3999281A (en) | Method for fabricating a gridded Schottky barrier field effect transistor | |
| KR19980058393A (ko) | 애벌런치 포토 다이오드 및 그의 제조방법 | |
| KR100450259B1 (ko) | 핀 다이오드 및 그의 제조 방법 | |
| US5429953A (en) | Method of forming solid state suppressors with concave and diffused substitution regions | |
| KR930700878A (ko) | 광통신부품 | |
| KR980006653A (ko) | 레이저 다이오드 제조방법 | |
| EP0525762B1 (en) | Microwave heterojunction bipolar transistor, and corresponding integrated circuit and fabrication methods | |
| US5872391A (en) | Bipolar junction transistors having an increased safe operating area | |
| CN115621125A (zh) | 异质结双极晶体管结构的形成方法 | |
| US5541424A (en) | Permeable base transistor having laminated layers | |
| JP2001308312A (ja) | Ｉｉｉ−ｖ材料上にダブルヘテロ接合バイポーラトランジスタを製造する方法 | |
| JP3276836B2 (ja) | 半導体導波路型受光器 | |
| CN117766388A (zh) | 异质结双极型晶体管的形成方法 | |
| KR100236761B1 (ko) | 반도체 장치의 정전방지소자 및 그 제조방법 | |
| KR100230743B1 (ko) | 바이폴라 트랜지스터 및 그의 제조방법 | |
| US5780915A (en) | Semiconductor device having spiral electrode pattern | |
| KR920002092B1 (ko) | 매립형 쇼트키 전극을 이용한 고속 수광소자 | |
| KR100379614B1 (ko) | 이종접합 바이폴라 트랜지스터 및 그 제조방법 | |
| Kopf et al. | Dry-etch fabrication of reduced area InGaAs/InP DHBT devices for high speed circuit applications | |
| CN115775731A (zh) | 异质结双极晶体管结构及其形成方法 | |
| KR19990004939A (ko) | 반도체 장치 제조 방법 | |
| KR100226852B1 (ko) | 바이폴라 트랜지스터 및 그의 제조방법 | |
| US5601687A (en) | Mask design |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| N231 | Notification of change of applicant | ||
| N231 | Notification of change of applicant | ||
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20080822 Year of fee payment: 5 |
|
| LAPS | Lapse due to unpaid annual fee |