KR20000047156A - 데이타 억세스 및 시뮬레이터장치 - Google Patents
데이타 억세스 및 시뮬레이터장치 Download PDFInfo
- Publication number
- KR20000047156A KR20000047156A KR1019980063939A KR19980063939A KR20000047156A KR 20000047156 A KR20000047156 A KR 20000047156A KR 1019980063939 A KR1019980063939 A KR 1019980063939A KR 19980063939 A KR19980063939 A KR 19980063939A KR 20000047156 A KR20000047156 A KR 20000047156A
- Authority
- KR
- South Korea
- Prior art keywords
- data
- computer
- system computer
- memory
- monitor
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/20—Design optimisation, verification or simulation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/24—Handling requests for interconnection or transfer for access to input/output bus using interrupt
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4063—Device-to-bus coupling
- G06F13/409—Mechanical coupling
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F5/00—Methods or arrangements for data conversion without changing the order or content of the data handled
- G06F5/06—Methods or arrangements for data conversion without changing the order or content of the data handled for changing the speed of data flow, i.e. speed regularising or timing, e.g. delay lines, FIFO buffers; over- or underrun control therefor
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F8/00—Arrangements for software engineering
- G06F8/20—Software design
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Software Systems (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- Debugging And Monitoring (AREA)
Abstract
본 발명은 시스템 컴퓨터와 추후 개발될 하드웨어 I/O 데이타를 모의해 주도록 하는 데이타 억세스 및 시뮬레이터 장치에 관한 것으로 소프트웨어 개발기간 동안 실제 하드웨어 I/D를 모의해 주어 소프트웨어의 동작을 검증할 수 있도록 하는 것이다.
이러한 본 발명은 시스템컴퓨터에 탑재된 소프트웨어에서 수행되는 맵(Map) 개념의 I/O 데이타를 대응된 메모리소자를 사용하여 저장하거나 대응된 메모리소자에서 읽어가도록 하고, 상기 메모리소자의 I/O 현황을 모니터 컴퓨터로 전달하여 확인할 수 있도록 하므로써 이루어진다.
Description
본 발명은 시스템 컴퓨터와 추후 개발될 하드웨어 I/O 데이타를 모의해 주도록 하는 데이타 억세스 및 시뮬레이터 장치에 관한 것으로 소프트웨어 개발기간 동안 실제 하드웨어 I/D를 모의해 주어 소프트웨어의 동작을 검증할 수 있도록 하는 것이다.
컴퓨터를 이용한 시스템 개발과정에서 소프트웨어와 하드웨어는 병행하여 개발되는 것이 일반적이다.
그러나 소프트웨어 개발을 위해 하드웨어 I/O 장치가 반드시 필요하나 실제적으로 하드웨어는 소프트웨어가 거의 완성되는 시점에 완성되므로 별도의 연동시험을 수행하기 전에는 하드웨어와 소프트웨어 모두에 대한 완전한 검증이 어렵게 된다.
또한 하드웨어 I/O 장치가 개발된 이후라도 소프트웨어의 보완을 위하여 전체 I/O 장치를 모두 동작시켜야 하는 문제점이 따르게 된다.
본 발명은 소프트웨어 측면에서 하드웨어에 대한 I/O는 특별히 설정된 입출력주소 혹은 경우에 따라서 메모리주소를 통하여 수행된다는 점에 착안한 것으로써,
입출력주소 혹은 메모리주소를 통하여 소프트웨어는 읽기 또는 쓰기명령을 수행하여 원하는 정보를 얻거나 제어를 수행하게되므로 시스템컴퓨터의 버스와 접속하여 이들 정보를 모의해주도록 하여 전체 하드웨어 개발전이라도 소프트웨어를 개발할 수 있도록 한 것이다.
이러한 본 발명은 시스템컴퓨터에 탑재된 소프트웨어에서 수행되는 맵(Map) 개념의 I/O 데이타를 대응된 메모리소자를 사용하여 저장하거나 대응된 메모리소자에서 읽어가도록 하고,
상기 메모리소자의 I/O 현황을 모니터 컴퓨터로 전달하여 확인할 수 있도록 하므로써 이루어진다.
여기서 메모리소자는 듀얼포트메모리와 FIFO 메모리를 사용하고 시스템컴퓨터 인터페이스 제어장치에서 상기 메모리소자로 I/O 데이타를 저장하거나 읽기를 제어하며, 모니터컴퓨터 인터페이스 제어장치에서 메모리소자에 기록한 I/O 데이타를 모니터컴퓨터에서 확인하거나 새로운 데이터를 준비하도록 한다.
도 1 은 본 발명의 구성도
도 2 는 본 발명의 일실시예 구성도
<도면의 주요부분에 대한 부호의 설명>
1 : 시스템 컴퓨터 2 : 시스템 컴퓨터 인터페이스 제어장치
3 : 듀얼포트 메모리 4 : FIFO 메모리
5 : 모니터 컴퓨터 인터페이스 제어장치
6 : 모니터 컴퓨터
도 1 은 본 발명의 구성도로써
개발소프트웨어가 탑재되는 시스템컴퓨터(1)와,
시스템컴퓨터(1)에 탑재된 소프트웨어에서 수행되는 실제 I/O인 시스템컴퓨터버스신호(1-1)와,
시스템컴퓨터버스신호(1-1)에 따라 듀얼포트메모리(3)의 데이타를 읽거나 쓰도록 제어하고 어떤주소로 I/O 제어가 수행되었는가에 대하 정보(읽기 혹은 쓰기, I/O 주소 등)을 FIFO 메모리(4)에 저장하도록 제어하는 시스템컴퓨터인터페이스제어장치(2)와,
FIFO 메모리(4)의 데이터 저장상태 표시(Empty flag) 혹은 시스템컴퓨터인터페이스제어장치(2)에서 제공하는 신호로써 시스템컴퓨터(1)에서 I/O가 수행되었음을 인터럽트 혹은 플래그(Flag)를 통해 모니터컴퓨터(6)로 전달하는 모니터컴퓨터인터페이스제어장치(5)와,
모니터인터페이스제어장치(5)와 연동하여 시스템컴퓨터(1)에서 기록한 데이타를 확인하거나 시스템컴퓨터(1)를 위한 새로운 데이터를 준비하는 모니터컴퓨터(6)로 구성된다.
시스템컴퓨터인터페이스제어장치(2)는 모니터컴퓨터인터페이스제어장치(5)로 시스템컴퓨터(1)의 전원 인가상태 등의 추가정보를 제공할 수 있다.
모니터컴퓨터인터페이스제어장치(5)는 모니터컴퓨터버스신호(6-1)와 인터페이스함으로써 모니터컴퓨터(6)의 제어에 따라 듀얼포트메모리(3)의 데이타를 읽거나 쓸 수 있도록 하며, FIFO 메모리(4)의 정보를 읽을 수 있도록 한다.
이러한 본 발명은 시스템컴퓨터(1)에 탑재된 소프트웨어에 의해 수행되는 I/O를 모의하도록 하기 위한 것이며,
시스템컴퓨터(1)에서 수행되는 모든 I/O는 인터럽트(interrupt) 혹은 폴링(Polling) 등 모니터컴퓨터(6)에서 확인할 수 있는 다양한 방법으로 전달될 수 있고, 그에 상응하여 모의데이타는 모니터컴퓨터(6)에 의해 생성되어 확인이 가능하도록 되어 있다.
따라서 본 발명의 성능은 시스템컴퓨터(1)에서 소프트웨어에 의해 수행되는 I/O의 빈도와 모니터컴퓨터(6)에서 모의 할 데이타량에 따라 다른 성능을 갖게 되며 최대성능을 갖게하기 위해서는 시스템컴퓨터(1)의 모든 I/O 동작에 대해 모니터컴퓨터(6)로 인터럽트를 발생하도록 하여 I/O 동작이 있었슴을 실시간으로 전달하는 것이 가장 좋다.
동일영역에 대해 I/O가 반복적으로 이루어지지 않는 경우에는 FIFO 메모리(4)의 깊이를 깊게하는 것으로 모니터컴퓨터(6)에 대한 전달시간 완충이 가능하다.
시스템컴퓨터(1)의 I/O 빈도가 작으며 모니터컴퓨터(6)에서 빠른시간 내에 I/O 결과를 확인하도록 한 경우에는 FIFO 메모리(4)를 사용치 않고 대신 두개의 인터페이스제어장치(2)(5)가 서로 직접 연동하도록 할 수 있다.
이러한 본 발명은 KOMPSAT 프로그램의 소프트웨어 시험/개발장치(Software Test Bed)에 적용되어 소프트웨어 개발에 사용되고 있는 도 2 의 실시예로 살펴본다.
본 발명은 시스템컴퓨터(1)로의 탑재컴퓨터를 사용하고 모니터컴퓨터(6)로는 IBM-PC/486을 사용하며 본 발명은 모니터컴퓨터(6)에 ISA 카드형태로 제작, 장착되고 시스템컴퓨터(1)의 버스를 연장하여 연결하도록 한다.
시스템컴퓨터(1)의 I/O영역은 64Kbyte(혹은 32 Kword)영역이고, 16비트 단위의 데이터 I/O가 이루어지며, 이를 위하여 32Kbyte 듀얼포트메모리(3)를 두개 사용하여 16비트 데이터처리가 가능하도록 한다.
FIFO 메모리(4)로는 I/O 주소와 읽기/쓰기 구분 플래그가 저장되도록 한다.
시스템컴퓨터(1)에서 듀얼포트메모리(3)로의 억세스와 FIFO 메모리(4)로의 데이타저장제어는 시스템컴퓨터인터페이스제어장치(2)에서 수행되도록 한다.
모니터컴퓨터인터페이스제어장치(5)에서는 FIFO 메모리(4)의 데이터저장상태표시(empty flag)를 기준으로 모니터컴퓨터(6)로 인터럽트를 발생시킴으로써 시스템컴퓨터(1)에서 I/O가 수행되었음을 표시하도록 하는 한편 모니터컴퓨터(6)에서 I/O 데이터 및 상태를 확인하기 위한 FIFO 메모리(4)억세스제어 및 듀얼포트메모리(3) 억세스를 위한 제어를 수행할 수 있도록 한다.
IBM PC에서는 FIFO 메모리(4)억세스 및 본 발명의 제어를 위해 I/O 주소영역을 할달하였으며, 듀얼포트메모리(3) 억세스를 위해 PC의 상위 메모리영역을 할당하였으며 이들의 메모리영역 및 I/O 영역에 대한 PC의 제어신호는 모니터컴퓨터인터페이스제어장치(5)에서 처리되도록 한다.
본 발명은 시스템컴퓨터와 추후 개발된 하드웨어 I/O 데이터를 모의해 주도록하므로써, 전체 하드웨어 개발 이전이라도 소프트웨어의 개발을 끝낼 수 있는 것이다.
Claims (3)
- 시스템컴퓨터에 탑재된 소프트웨어에서 수행되는 맵개념의 I/O 데이타 및 그에 대한 정보를 대응된 메모리소자에 저장하고,시스템컴퓨터의 I/O 수행을 알리며 메모리소자의 데이터를 읽어내어 모니터컴퓨터로 전달하여 확인시키게 구성된 것을 특징으로 하는 데이타 억세스 및 시뮬레이터 장치.
- 제 1 항에서, 메모리소자는 시스템컴퓨터인터페이스제어장치에 의해 I/O 데이타를 저장하고 읽어내는 듀얼포트메모리와,I/O 제어수행정보를 저장하고 읽어내는 FIFO 메모리로 구성된 것을 특징으로 하는 데이타 억세스 및 시뮬레이터 장치.
- 제 1 항에서, 메모리소자인 FIFO 메모리의 데이터저장상태표시나 시스템컴퓨터의 I/O 수행 인터럽트를 모니터컴퓨터로 전달하고 메모리소자의 데이타 및 정보를 읽어내어 모니터컴퓨터로 전달하는 모니터컴퓨터 인터페이스 제어장치로 이루어진 것을 특징으로 하는 데이타 억세스 및 시뮬레이터 장치.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980063939A KR100334509B1 (ko) | 1998-12-31 | 1998-12-31 | 데이타억세스및시뮬레이터장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980063939A KR100334509B1 (ko) | 1998-12-31 | 1998-12-31 | 데이타억세스및시뮬레이터장치 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20000047156A true KR20000047156A (ko) | 2000-07-25 |
| KR100334509B1 KR100334509B1 (ko) | 2002-08-27 |
Family
ID=19570462
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980063939A KR100334509B1 (ko) | 1998-12-31 | 1998-12-31 | 데이타억세스및시뮬레이터장치 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100334509B1 (ko) |
-
1998
- 1998-12-31 KR KR1019980063939A patent/KR100334509B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR100334509B1 (ko) | 2002-08-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4633417A (en) | Emulator for non-fixed instruction set VLSI devices | |
| US4792896A (en) | Storage controller emulator providing transparent resource sharing in a computer system | |
| CN105940384B (zh) | 外围设备的通用串行总线仿真 | |
| US5058112A (en) | Programmable fault insertion circuit | |
| KR20010086102A (ko) | 엔터테인먼트 장치, 정보처리 장치, 및 휴대용 기록장치 | |
| KR20000011227A (ko) | 칩인에이블신호생성회로및메모리장치 | |
| CN103812739B (zh) | Fpga与dsp的通信装置和通信方法 | |
| CN102737727B (zh) | 双倍速率同步动态随机存储器稳定性测试的方法及系统 | |
| US6442725B1 (en) | System and method for intelligent analysis probe | |
| JP2001134629A (ja) | シミュレーション方法およびシミュレーション装置 | |
| KR20000047156A (ko) | 데이타 억세스 및 시뮬레이터장치 | |
| CN112885403B (zh) | 一种Flash控制器的功能测试方法、装置及设备 | |
| JP4479131B2 (ja) | 制御装置 | |
| CN111488175B (zh) | 一种访问控制方法、装置、设备及可读存储介质 | |
| CN110489359B (zh) | 一种数据传输控制方法及系统 | |
| CN102375674B (zh) | 信息处理装置 | |
| JP3672758B2 (ja) | デバッグ支援装置 | |
| KR0118343Y1 (ko) | 메모리카드 제어장치 | |
| KR100387940B1 (ko) | 실시간 데이터 입출력 모사 장치 | |
| JPH06250929A (ja) | セキュリティシステム | |
| KR100261557B1 (ko) | 로칼시스템 | |
| JP3674936B2 (ja) | データ処理方法および処理ユニット | |
| KR950010938B1 (ko) | 응용 프로그램 저장용 메모리 보드 | |
| JPH07271563A (ja) | プログラマブルコントローラ用メモリカセット | |
| JP2000057786A (ja) | Ｒｏｍのデータ書込方法、メモリボードおよびｒｏｍライタ用アダプタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20060328 Year of fee payment: 5 |
|
| LAPS | Lapse due to unpaid annual fee |