KR100334509B1 - 데이타억세스및시뮬레이터장치 - Google Patents

데이타억세스및시뮬레이터장치 Download PDF

Info

Publication number
KR100334509B1
KR100334509B1 KR1019980063939A KR19980063939A KR100334509B1 KR 100334509 B1 KR100334509 B1 KR 100334509B1 KR 1019980063939 A KR1019980063939 A KR 1019980063939A KR 19980063939 A KR19980063939 A KR 19980063939A KR 100334509 B1 KR100334509 B1 KR 100334509B1
Authority
KR
South Korea
Prior art keywords
computer
input
system computer
software
output
Prior art date
Application number
KR1019980063939A
Other languages
English (en)
Other versions
KR20000047156A (ko
Inventor
김대영
조창범
채태병
천이진
정창호
Original Assignee
한국항공우주연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국항공우주연구원 filed Critical 한국항공우주연구원
Priority to KR1019980063939A priority Critical patent/KR100334509B1/ko
Publication of KR20000047156A publication Critical patent/KR20000047156A/ko
Application granted granted Critical
Publication of KR100334509B1 publication Critical patent/KR100334509B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/20—Design optimisation, verification or simulation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/24—Handling requests for interconnection or transfer for access to input/output bus using interrupt
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/409—Mechanical coupling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F5/00—Methods or arrangements for data conversion without changing the order or content of the data handled
    • G06F5/06—Methods or arrangements for data conversion without changing the order or content of the data handled for changing the speed of data flow, i.e. speed regularising or timing, e.g. delay lines, FIFO buffers; over- or underrun control therefor
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F8/00—Arrangements for software engineering
    • G06F8/20—Software design

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Software Systems (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • Debugging And Monitoring (AREA)

Abstract

본 발명은 시스템 컴퓨터에서 구동되는 프로그램과 추후 개발될 하드웨어 간의 입출력 자료를 실제 하드웨어 없이 모의해 주도록 하는 데이터 억세스 및 시뮬레이터 장치에 관한 것으로, 소프트웨어 개발 기간동안 실제 하드웨어와 연동되는 입출력 자료를 모의해 주어 개발될 전체 소프트웨어의 동작을 사전에 검증할 수 있도록 하는 것이다.
이러한 본 발명은 컴퓨터를 이용한 일반적인 입출력 방법인 메모리(memory) 주소 혹은 입출력(I/O)주소에 의한 맵(Map) 개념을 활용한 것으로서, 시스템 컴퓨터에 탑재된 소프트웨어에서 수행되는 입출력 데이터를 외부의 모니터 컴퓨터를 통해 전달하거나 확인할 수 있도록 하여 실제 하드웨어 없이도 입출력 기능을 포함한 소프트웨어를 검증할 수 있도록 하는 것이다.

Description

데이타 억세스 및 시뮬레이터 장치{Data access and simulation system}
본 발명은 시스템 컴퓨터에서 구동되는 프로그램과 추후 개발될 하드웨어 간의 입출력 자료를 실제 하드웨어 없이 모의해 주도록 하는 데이터 억세스 및 시뮬레이터 장치에 관한 것으로, 소프트웨어 개발 기간동안 실제 하드웨어와 연동되는 입출력 자료를 모의해 주어 개발될 전체 소프트웨어의 동작을 사전에 검증할 수 있도록 하는 것이다.
컴퓨터를 이용한 시스템 개발과정에서 소프트웨어와 하드웨어는 병행하여 개발되는 것이 일반적이다.
그러나 소프트웨어 개발을 위해 하드웨어 입출력(I/O) 장치가 반드시 필요하나 실제적으로 하드웨어는 전체 소프트웨어가 대부분 완성되는 시점에 준비됨으로써 별도의 하드웨어-소프트웨어 연동시험을 통해 하드웨어의 기능을 하나씩 확인하기 전까지는 하드웨어와 소프트웨어 모두에 대한 완전한 검증이 어렵게 된다.
더욱이 하드웨어 입출력 장치가 개발된 이후라도 소프트웨어의 보완을 위하여 전체 입출력 장치를 모두 동작시켜야 하는 문제점이 따르게 된다.
본 발명은 소프트웨어 측면에서 하드웨어에 대한 입출력이 특별히 설정된 입출력 주소 혹은 경우에 따라서 메모리 주소를 통하여 이진수(binary)로 표시되는 값을 읽거나 쓰는 것으로 수행된다는 점에 착안한 것으로써,
기존에 개발된 임베디드 컴퓨터(Embedded Computer) 등 최소한의 컴퓨터 모듈만을 이용하여 실제 입출력 장치 및 이와 연동되는 외부 장치가 갖춰진 완전한 시스템이 구축되기 이전까지 완전한 제어 소프트웨어를 간단한 입출력 모듈과 출력값을 모니터하고 그에 따라 모의된 입력 값을 생성할 수 있는 모니터용 컴퓨터만으로 검증할 수 있도록 하는 것이다.
임베디드 컴퓨터 즉 시스템 컴퓨터와 입출력 모듈 사이는 시스템 컴퓨터 인터페이스 제어장치를 통해 인터페이스 되도록 하며, 입출력 모듈과 모니터 컴퓨터 사이는 모니터 컴퓨터 인터페이스 제어장치를 통해 인터페이스 되도록 하여 전기적인 연결이 이루어지도록 하고 있다.
입출력 모듈은 입출력을 위한 주소에 대응하는 영역 이상의 크기를 갖으며 두 개의 서로 다른 단자를 통해 저장된 내용에 접근할 수 있도록 하는 듀얼 포트 메모리(Dual Port Memory) 소자와 가장 최근에 시스템 컴퓨터에서 출력한 내용 혹은 주소를 저장하는 선입선출 메모리(FIFO Memory)를 사용하여, 시스템 컴퓨터에서 입출력되는 내용 혹은 외부의 모니터 컴퓨터에서 입출력되는 내용을 기록할 수 있도록 하는 장치이다.
즉, 시스템 컴퓨터에서 출력되는 내용은 듀얼 포트 메모리로 기록되도록 함과 동시에 그 내용을 곧바로 외부의 모니터 컴퓨터에서 읽어갈 수 있도록 하는 한편 시스템 전체의 동작 상황 혹은 시스템 컴퓨터에서 출력된 값에 따라 실제 입출력 장치가 시스템 컴퓨터로 입력하는 값은 듀얼 포트 메모리로 기록하여 추후에 시스템 컴퓨터가 예정된 순서에 따라 그 내용을 읽어갈 수 있도록 한다. 시스템 컴퓨터에서 출력한 내용을 모니터 컴퓨터에 손쉽게 확인할 수 있도록 하기 위해 FIFO 메모리를 사용하였다.
모니터 컴퓨터는 전체 시스템에서 시스템 컴퓨터를 제외한 나머지 하드웨어에 대한 동작을 모의하는 소프트웨어로 구성되어 있다.
시스템 컴퓨터에서 출력된 주소와 값은 입출력 장치를 통해 곧바로 모니터 컴퓨터에 전달되도록 하고, 모니터 컴퓨터는 이에 대응하도록 실제 하드웨어 동작 내용을 모의함과 동시에 이를 포함한 모든 하드웨어 모의 결과 이전의 상태와 다를 경우마다 변경된 상황을 입출력 모듈로 기록함으로서 추후에 예정된 순서에 따라 시스템 컴퓨터가 읽을 수 있도록 한다.
이러한 과정을 통해 시스템 컴퓨터 상의 소프트웨어는 실제 하드웨어가 원하는 상태로 동작하는 가를 확인할 수 있으며, 잘못된 경우 정확하게 동작하도록 제어할 수 있으며, 이를 통해 실제 하드웨어 없이도 전체 소프트웨어 기능을 검증할 수 있도록 한다.
도 1 은 본 발명의 구성도
도 2 는 본 발명의 일실시예 구성도
[도면의 주요부분에 대한 부호의 설명]
1 : 시스템 컴퓨터 2 : 시스템 컴퓨터 인터페이스 제어장치
3 : 듀얼포트 메모리 4 : FIFO 메모리
5 : 모니터 컴퓨터 인터페이스 제어장치
6 : 모니터 컴퓨터
도 1 은 본 발명의 구성도로서,
개발 소프트웨어가 탑재되는 시스템 컴퓨터(1)와,
시스템 컴퓨터(1)에 탑재된 소프트웨어에서 수행되어 하드웨어로 전달되는 실제 입출력신호인 시스템 컴퓨터 버스 신호(1-1)와,
시스템 컴퓨터 버스 신호(1-1)에 따라 듀얼포트메모리(3)의 데이터를 읽거나 쓰도록 제어하고, 어떤 주소로 입출력 제어가 수행되는가에 대한 정보(읽기 혹은 쓰기, 입출력 주소 등)을 FIFO 메모리(4)에 저장하도록 하는 시스템 컴퓨터 인터페이스 제어장치(2)와,
FIFO 메모리(4)의 데이터 저장 상태 표시(Empty Flag) 혹은 시스템 컴퓨터 인터페이스 제어장치(2)에 제공하는 신호로서 시스템 컴퓨터(1)에서 입출력 제어가 수행되었음을 인터럽트(Interrupt) 혹은 플래그(Flag)를 통해 모니터 컴퓨터(6)로 전달하는 모니터 컴퓨터 인터페이스 제어장치(5)와,
모니터 인터페이스 제어장치(5)와 연동하여 시스템컴퓨터(1)에서 기록한 데이터를 확인하거나 시스템컴퓨터(1)를 위한 새로운 데이터를 준비하는 모니터컴퓨터(6)로 구성된다.
시스템 컴퓨터 인터페이스 제어장치(2)는 모니터 컴퓨터 인터페이스 제어장치(5)로 시스템 컴퓨터(1)의 전원 인가 상태 등의 추가 정보를 제공할 수 있다.
모니터 컴퓨터 인터페이스 제어장치(5)는 모니터 컴퓨터 버스 신호(6-1)를 통해 모니터 컴퓨터(6)와 연결하여 모니터 컴퓨터(6)의 제어에 따라 듀얼포트메모리(3)의 데이타를 읽거나 쓰도록 할 수 있으며, FIFO(4)의 정보를 읽을 수 있도록 한다.
이러한 본 발명은 시스템 컴퓨터(1)에 탑재된 소프트웨어에 의해 수행되는 입출력 제어 결과를 모니터 컴퓨터(6)에서 확인한 후 그에 대한 적절한 대응 동작을 모의해 주고, 그에 대한 결과를 시스템 컴퓨터(1)로 다시 전달(feed-back)할 수 있도록 하기 위한 방법을 제시하는 것으로,
시스템 컴퓨터(1)에서 수행되는 모든 입출력 제어는 인터럽트(interrupt) 혹은 폴링(polling) 등 모니터 컴퓨터(6)에서 확인할 수 있는 다양한 방법으로 전달될 수 있고, 그에 상응하는 모의 데이타는 모니터 컴퓨터(6)에 의해 생성되어 확인이 가능하도록 되어 있다.
따라서 본 발명의 성능은 시스템 컴퓨터(1)에서 수행되는 소프트웨어 프로그램의 일부로 동작하는 입출력 제어(IN date, address 혹은 OUT data, address 등) 루틴(routine)의 빈도와 그에 따라 모니터 컴퓨터(6)에서 모의 할 데이터 량에 따라 다른 성능을 갖게 되므로, 최대 성능을 갖게 하기 위해서는 시스템 컴퓨터(1)의 모든 입출력 제어 루틴이 수행될 때마다 모니터 컴퓨터(6)로 인터럽트를 발생하도록 하여 입출력 제어가 수행되었음을 실시간으로 전달하도록 하는 것이 가장 좋다.
동일 영역에 대해 입출력 제어가 반복적으로 이루어지지 않는 경우에는 FIFO 메모리(4)의 깊이(depth)를 깊게 하도록 함으로서 다소 느린 모니터 컴퓨터(6)에서 빈번한 인터럽트 발생에 대해 모두 대처하지 못하더라도 모두 처리할 수 있도록 할 수 있다.
시스템 컴퓨터(1)의 입출력 제어 빈도가 작으며, 매우 빠른 모니터 컴퓨터(6)를 사용하여 빠른 시간 내에 시스템 컴퓨터(1)의 입출력 제어 결과를 곧바로 확인할 수 있는 경우에는 FIFO 메모리(4)를 사용하지 않는 대신 두 개의 인터페이스 제어장치(2)(5)를 서로 직접 연동하도록 할 수도 있다.
이러한 본 발명은 다목적실용위성(KOMPSAT, KOrea Multi-Purpose SATellite)개발을 위해 별도로 제작된 소프트웨어 개발/시험 장치(Software Test Bed)에 도 2와 같은 실시예로 적용되어 소프트웨어 개발을 위해 직접 사용되었다.
본 발명은 시스템컴퓨터(1)로서 다목적실용위성의 탑재컴퓨터를 사용하고, 모니터 컴퓨터(6)로는 IBM-PC/486을 사용하며, 본 발명은 모니터 컴퓨터(6)에 ISA 카드 형태로 제작, 장착된다. 시스템 컴퓨터 버스 신호(1-1)는 시스템컴퓨터(1)의 버스를 연장하여 연결하였으며 IBM-PC/486의 ISA 버스 자체가 모니터 컴퓨터 버스 신호(6-1)가 된다.
시스템 컴퓨터(1)의 입출력 주소 영역은 64Kbyte(혹은 32 Kword)영역이며, 16-비트 단위의 데이터 입출력 제어가 이루어지도록 하였다. 이를 위하여 32Kbytes 듀얼포터 메모리(3)를 두 개 사용하여 16비트의 데이터 처리가 가능하도록 하였다.
FIFO 메모리(4)로는 입출력 주소와 읽기/쓰기 동작에 대해 구별할 수 있도록1 비트 플래그가 저장되도록 하였다.
시스템컴퓨터(1)에서 듀얼포트 메모리(3)로의 억세스와 FIFO 메모리(4)로의 입출력 데이터 저장 제어는 시스템 컴퓨터 인터페이스 제어장치(2)에서 수행되도록 하였다.
모니터 컴퓨터 인터페이스 제어장치(5)에서는 FIFO 메모리(4)의 데이터 저장상태 표시(empty flag)를 기준으로 모니터 컴퓨터(6)로 인터럽트를 발생시킴으로써 시스템 컴퓨터(1)에서 입출력 제어가 수행되었음을 표시하도록 하는 한편 모니터 컴퓨터(6)에서 입출력 데이터 및 상태를 확인하기 위한 FIFO 메모리(4) 억세스 제어 및 듀얼포트 메모리(3) 억세스를 위한 제어를 수행할 수 있도록 하였다.
IBM-PC에서는 FIFO 메모리(4) 억세스 및 본 발명의 제어를 위해 입출력 주소 영역을 할당하였으며, 듀얼포트 메모리(3) 억세스를 위해 PC의 상위 메모리 영역을 할당하였으며, 이들의 메모리 영역 및 입출력 영역에 대한 PC의 제어 신호는 모니터 컴퓨터 인터페이스 제어장치(5)에서 처리되도록 하였다.
본 발명은 기존에 개발된 임베디드 컴퓨터(Embedded Computer) 등의 최소한의 컴퓨터 모듈과 추후에 개발된 하드웨어의 동작을 모의할 수 있는 소프트웨어 시뮬레이터 사이에 간단한 하드웨어를 추가함으로서 전체 하드웨어 개발 이전이라도 실제 동작 상황을 모의한 상태에서 컴퓨터 시스템에서 구동할 탑재 소프트웨어에 대한 검증을 할 수 있도록 함으로서 하드웨어 및 소프트웨어를 포함한 전체 개발 기간을 단축할 수 있는 효과를 가질 수 있다.

Claims (3)

  1. 시스템 컴퓨터에 탑재된 소프트웨어에서 하드웨어 제어를 위해 메모리 맵(map) 혹은 I/O 맵(map) 등의 맵 개념으로 입출력 제어를 수행하는 경우에 대해, 입출력 데이터 및 억세스 제어 방법(읽기 혹은 쓰기)에 대한 정보를 맵에 대응된 메모리 소자에 저장하는 한편으로 시스템 컴퓨터에서 입출력 제어가 수행되었음을 모니터 컴퓨터로 전달함으로서 실제 하드웨어의 동작만을 모의하는 모니터 컴퓨터와 실제로 소프트웨어가 탑재되어 전체를 제어하는 시스템 컴퓨터가 서로 연동 동작이 가능하도록 하는 것을 특징으로 하는 데이터 억세스 및 시뮬레이터 장치.
  2. 제 1 항에서, 메모리 소자는 시스템 컴퓨터 혹은 모니터 컴퓨터에서 동시에 데이터를 저장하거나 읽을 수 있도록 하는 듀얼포트 메모리 개념을 사용한 것과 입출력 제어 수행 정보를 기록하는 FIFO 메모리로 구성된 것을 특징으로 하는 데이터 억세스 및 시뮬레이터 장치.
  3. 제 1 항에서, 시스템 컴퓨터에 의해 메모리 소자에 대한 접근(Access)이 이루어졌음을 인터럽트 신호로서 모니터 컴퓨터로 전달할 수 있도록 하는 것을 특징으로 하는 데이터 억세스 및 시뮬레이터 장치.
KR1019980063939A 1998-12-31 1998-12-31 데이타억세스및시뮬레이터장치 KR100334509B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980063939A KR100334509B1 (ko) 1998-12-31 1998-12-31 데이타억세스및시뮬레이터장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980063939A KR100334509B1 (ko) 1998-12-31 1998-12-31 데이타억세스및시뮬레이터장치

Publications (2)

Publication Number Publication Date
KR20000047156A KR20000047156A (ko) 2000-07-25
KR100334509B1 true KR100334509B1 (ko) 2002-08-27

Family

ID=19570462

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980063939A KR100334509B1 (ko) 1998-12-31 1998-12-31 데이타억세스및시뮬레이터장치

Country Status (1)

Country Link
KR (1) KR100334509B1 (ko)

Also Published As

Publication number Publication date
KR20000047156A (ko) 2000-07-25

Similar Documents

Publication Publication Date Title
CN111488631B (zh) 一种核级安全显示装置及其组态-解析系统
US4633417A (en) Emulator for non-fixed instruction set VLSI devices
CN108763743B (zh) 验证平台、方法及电子设备
JPS60164848A (ja) モデリング動作の方法
US11237832B2 (en) Module with a serialization unit and improved compatibility with deserialization units of different series
US9183118B2 (en) Method for simulating a system on board an aircraft for testing an operating software program and device for implementing said method
CN102147831A (zh) 逻辑验证方法和装置
CN114385480A (zh) 一种用于车辆fota功能自动验证的硬件在环测试系统
KR100334509B1 (ko) 데이타억세스및시뮬레이터장치
CN101095119A (zh) 分析用于机动车内的安全关键计算机系统的嵌入式系统的装置和方法
CN2874629Y (zh) 计算机测试的错误插入模拟装置
CN112885403B (zh) 一种Flash控制器的功能测试方法、装置及设备
KR20230076317A (ko) 모의 시험 장치 및 그 제어 방법
US20130117610A1 (en) Emulator verification system, emulator verification method
CN208873368U (zh) 一种plc实验装置
US6553328B1 (en) Non-intrusive memory access for embedded processors
TW200722988A (en) System and method of creating virtual testing environment
KR20020053106A (ko) 피드백 기능을 가지는 전자 제어 장치 시뮬레이터
CN111143144B (zh) 一种具有错误注入和可移植性的芯片验证方法及验证平台
CN112464499B (zh) 非易失芯片擦写数据检查方法、装置、存储介质和终端
CN112115008A (zh) 一种一拖多数据记录器测试方法及系统
CN114492261B (zh) 一种芯片仿真系统
JPS6234261A (ja) メモリのアクセス状況監視装置
CN103052920A (zh) 可编程控制器系统、工具装置、工具用程序、记录介质以及可编程控制器
KR950012494B1 (ko) 백 업 저장 장치를 갖는 시스템의 테스트 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20060328

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee