KR20000045083A - 반도체패키지의 회로기판 구조 및 회로기판을 이용한 접지방법 - Google Patents

Abstract

본 발명은 반도체패키지의 회로기판 구조 및 회로기판을 이용한 접지방법에 관한 것이다.

종래에는 스트립자재(P)를 구성하는 금속 재질의 캐리어프레임(1)에 가요성회로기판(2)을 부착하기 위하여 사각홀(1a)의 주연에 사각띠 형상의 비전도성 양면접착테이프(5; 비전도성)를 접착하는 구성을 하고 있기 때문에 와이어본딩 시나 몰딩 공정 등에서 발생하는 정전기를 용이하게 방전할 수 없어 미세한 정전기가 회로 내에 축적되어져 있다가 순간적으로 고밀도로 설계된 반도체칩 내부를 통하여 흐르는 경우 반도체칩이 손상을 유발하게 되고 따라서 반도체패키지의 불량을 야기시키는 원인이 되어 왔었다.

이에, 본 발명에서는 상기와 같은 문제점을 감안하여 캐리어프레임에 비전도성 양면접착테이프(5)를 접착하되 상기 양면접착테이프(5)에 부착되는 가요성회로기판(2)의 접지리드(3a) 및 버스바(4)가 직접 캐리어프레임(1)에 접촉 접지되도록 하여 반도체패키지의 제조공정 중 발생하는 정전기가 그때 그때 회로 외부로 바로 방전이 이루어지도록 함으로써 축적된 정전기로 인한 반도체패키지의 불량을 미연에 예방할 수 있도록 한 것이다.

Description

반도체패키지의 회로기판 구조 및 회로기판을 이용한 접지방법

본 발명은 fBGA반도체패키지를 구성하는 회로기판의 구조 및 회로기판을 이용한 접지방법에 관한 것이다. 더욱 상세하게는 fBGA반도체패키지를 제조하는 과정에서 발생하는 정전기를 용이하게 방전시켜 줄 수 있는 반도체패키지의 회로기판 구조 및 회로기판을 이용한 접지방법에 대한 것이다.

일반적으로, 반도체패키지는 그 내부에 반도체칩을 비롯한 고밀도의 회로를 내장하게 되는 관계로 외부환경(외력, 먼지, 습기, 전기적 열적 부하 등)으로부터 회로를 보호하고 반도체칩의 성능을 극대화하기 위하여 금속재질의 리드프레임이나 회로패턴이 실장된 플라스틱 스트립자재(회로기판; PCB)를 이용해 신호의 입출력단자를 형성하고 봉지수단(봉지제에 의한 성형화 또는 코팅화)으로 패키지 성형한 납작한 형태의 구조(표면실장형)를 취하게 된다.

한편, 근자 전자기기의 고성능화와 더불어 휴대용화가 진행됨에 따라 이러한 전자기기에 사용되는 반도체패키지 또한 고집적화, 초경량화, 소형화, 박형화되는 경향으로 이미 패키지의 양측(또는 사방)으로 리드를 형성한 반도체패키지 구조에서 패키지의 저면에 솔더볼(Solder Ball)을 형성한 BGA(Ball Grid Array)반도체패키지 계열로 빠르게 전환되고 있다.

그리고, 더 나아가 이러한 BGA반도체패키지의 부자재로 사용되는 고가의 플라스틱 스트립자재를 저가의 가요성회로기판(회로패턴이 인쇄된 수지필림)으로 대체하는 이른바 유연성을 갖는 BGA반도체패키지(fBGA반도체패키지) 및 마이크로 BGA반도체패키지(μBGA반도체패키지)로의 연구개발이 활발히 이루어지고 있다.

한편, 상기한 바의 가요성회로기판을 사용하는 fBGA반도체패키지나 μBGA반도체패키지(이하, "fBGA반도체패키지"라 통칭함)를 제조함에 있어서는,

도1, 도2의 예시와 같이 금속(예; 구리)으로 된 캐리어프레임(1)에 가요성회로기판(2)을 부착하기 위한 양면접착테이프(5)를 접착하고, 그 위에 접지리드(3a) 등의 회로패턴(3)이 인쇄된 가요성회로기판(2)을 부착하여 상기 가요성회로기판(2)의 취급이 용이하도록 통상의 리드프레임과 같은 소위 스트립자재(P; 회로기판)를 구성하게 된다.

그런 다음 상기 가요성회로기판(2)에 반도체칩을 부착하고 골드와이어로 본딩한 후, 봉지제로 봉지성형해서 싱귤레이션공정을 거침으로써 유연성을 갖는 낱개의 fBGA반도체패키지가 만들어지는 것이다.

그런데, 반도체패키지를 제조하는 과정(와이어본딩 및 몰딩 공정) 중에는 와이어와 와이어 또는 와이어와 흘러드는 봉지제의 마찰 등으로 통상 정전기(미세전류)가 발생하여 반도체패키지의 회로 내에 축적되게 되지만, 저밀도로 설계되는 반도체칩의 경우에 있어서는 반도체칩의 설계회로패턴이 수 마이크론 단위를 유지하는 관계로 축적된 정전기로 인한 피해가 없어 반도체패키지의 불량을 초래하지 아니 하였었다.

그러나, 최근에는 초소형, 초박형, 고밀도의 반도체패키지가 요구됨에 따라 반도체칩의 회로설계가 복잡해지고 회로패턴이 0.15∼0.35 마이크론의 초정밀 단위설계되는 추세에 있다. 따라서 와이어본딩 및 몰딩 공정 중에 와이어와의 마찰 등으로 정전기(미세전류)가 발생할 경우 발생된 미세정전기가 바로 회로 외부로 방전되어져야 하나 가요성회로기판(2)을 접착하고 있는 사각띠 형상의 양면접착테이프(5)가 비전도성이어서 정전기가 방전되지 못하고 성형된 반도체패키지 내에 그대로 축적되는 문제로 인한 반도체패키지의 불량 요인이 되게 되었다.

종래와 같이 스트립자재(P)를 구성하는 금속 재질의 캐리어프레임(1)에 가요성회로기판(2)을 부착하기 위하여 사각홀(1a)의 주연에 사각띠 형상의 비전도성 양면접착테이프(5; 비전도성)를 접착하는 경우에 있어서는 와이어본딩 시나 몰딩공정 등에서 발생하는 정전기를 용이하게 방전할 수 없어 미세한 정전기가 회로 내에 축적되어져 있다가 순간적으로 반도체칩 내부를 통하여 흐르는 경우 반도체칩을 손상시켜 오동작을 유발시키거나 동작불능의 상태를 만드는 등 반도체패키지의 불량을 야기시키게 되는 것이다.

이에, 본 발명에서는 상기와 같은 문제점을 감안하여 제조공정 중에 발생하는 정전기를 바로 바로 회로의 외부를 흘려 보낼 수 있는 새로운 구성의 회로기판 및 회로기판을 이용한 접지방법을 제안하게 된 것으로써,

본 발명의 목적은 캐리어프레임에 사각띠 형상의 비전도성 양면접착테이프를 접착하되 상기 양면접착테이프에 부착되는 가요성회로기판의 접지리드 및 버스바가 직접 캐리어프레임에 접촉 접지되도록 하여 반도체패키지의 제조공정 중 발생하는 정전기가 그때 그때 바로 방전이 이루어지도록 함으로써 축적된 정전기로 인한 반도체패키지의 불량을 미연에 예방할 수 있도록 하는데 있다.

도 1은 fBGA(Flexible Ball Grid Array)반도체패키지의 제조를 위해 사용하는 캐리어프레임에 양면접착테이프와 가요성회로기판(회로패턴이 인쇄된 수지필림)이 부착되어지는 상태를 예시한 분리 사시도

도 2는 도 1에서 금속재질의 캐리어프레임에 양면접착테이프를 접착한 상태를 예시한 저면도

도 3은 본 발명에 있어서 fBGA반도체패키지를 제조하는데 사용되는 캐리어프레임에 가요성회로기판(회로패턴이 인쇄된 수지필림)을 부착하기 위해 사각홀의 주연에 양면접착테이프를 접착한 상태를 예시한 평면구성도

도 4는 도 3의 "A"에 가요성회로기판을 부착한 상태의 확대도

도 5는 도 4의 B-B선 단면도

도 6은 본 발명의 회로기판(스트립자재)을 구성하는 가요성회로기판의 형상도

도 7은 본 발명의 스트립자재를 사용하여 fBGA반도체패키지를 제조하는 과정에 있어서 와이어본딩 및 몰딩공정의 수행과정에서 정전기의 방전과정을 나타낸 정전기 흐름순서도

(도면의 주요부분에 대한 부호의 설명)

P : 스트립자재(회로기판) 1 : 캐리어프레임

1a : 사각홀

2 : 가요성회로기판(회로패턴이 인쇄된 수지필림)

3 : 회로패턴 3a :접지리드(그라운드 트레이스)

4 : 버스바(메탈부) 5 : 양면접착테이프

5a : 접지용공간부

상기와 같은 목적을 달성하기 위한 본 발명의 회로기판 구조 및 회로기판을 이용한 접지방법은 다음과 같은 특징을 제공한다.

금속재질의 캐리어프레임(1)에 형성된 사각홀(1a)의 주연에 비전도성 양면접착테이프(5)를 접착하고 상기 양면접착테이프(4)에 회로패턴(3)이 인쇄된 가요성회로기판(2)을 부착하여서 이루어지는 fBGA반도체패키지 제조용 스트립자재(P)를 형성함에 있어서,

캐리어프레임(1)의 사각홀(1a) 주연에 비전도성의 양면접착테이프(5)를 접착하되 상기 양면접착테이프(5)에 부착되는 가요성회로기판(2)에 인쇄된 접지리드(3a) 및 버스바(4)가 금속 재질의 캐리어프레임(1)에 전기적으로 접촉 접지되도록 접지용공간부(5a)를 마련하는 것을 특징으로 한다.

또한, 반도체패키지의 제조공정 중에 발생하는 정전기를 회로 외부로 접지시키는 접지방법에 있어서,

양면접착테이프(5)가 접착되는 캐리어프레임(1)의 사각홀(1a)에 형성되는 접지용공간부(5a)를 통하여 가요성회로기판(2)에 인쇄된 접지리드(3a) 및 버스바(4)가 직접 접촉 접지되로록 하는 스트립자재(P)의 구성을 통해 반도체패키지의 제조공정 중에서 발생하는 정전기가 상기 접지리드(3a) 및 버스바(4)를 통하여 금속재질의 캐리어프레임(1)으로 방전될 수 있도록 하는 접지방법을 제공함을 특징으로 한다.

따라서, 본 발명에 의하면 반도체패키지의 제조공정 중에 발생하는 정전기가 캐리어프레임(1)을 통하여 바로 바로 방전됨으로써 축적된 정전기로 인한 반도체칩의 손상 등 반도체패키지의 불량을 미연에 예방할 수 있는 효과를 제공하게 된다.

(실시예)

이하, 본 발명을 첨부된 예시도면을 통해 보다 구체적으로 설명하면 다음과 같다.

도3은 본 발명에 있어서 fBGA반도체패키지를 제조하는데 사용되는 캐리어프레임(1)에 가요성회로기판(2; 회로패턴이 인쇄된 수지필림)을 부착하기 위해 사각홀(1a)의 주연에 양면접착테이프(5)를 접착한 상태를 예시한 캐리어프레임의 평면구성도이고, 도4는 도3의 "A" 부분 확대도이며, 도5는 도3의 "A" 부분 확대 단면도이고, 도6은 본 발명의 회로기판(P; 스트립자재)을 구성하는 가요성회로기판(2)의 형상도를 나타낸 것이다.

도시한 바와 같이, 본 발명의 fBGA반도체패키지를 구성하는 스트립자재(P)는 다수의 사각홀(1a)이 형성된 금속재질의 캐리어프레임(1)과, 상기 캐리어프레임(1)의 사각홀(1a) 주연에 접착되는 비전도성 양면접착테이프(5)와, 상기 캐리어프레임(1)의 사각홀(1a) 주연에 접착된 양면접착테이프(5)에 의해 사각홀(1a)에 부착되는 가요성회로기판(2)으로 구성되는데,

본 발명에서는 캐리어프레임(1)의 주연에 비전도성 양면접착테이프(5)를 접착함에 있어서 상기 양면접착테이프(5)가 부착되는 캐리어프레임(1)의 사각홀(1a) 주연에 접지용공간부(5a)를 마련함으로써 가요성회로기판(2)에 인쇄된 접지리드(3a) 및 버스바(4)가 금속 재질의 캐리어프레임(1)에 전기적으로 접촉 접지될 수 있도록 한 것이다.

양면접착테이프(5)가 접착되는 상기 캐리어프레임(1)의 사각홀(1a) 주연에 형성되는 접지용공간부(5a)는 가요성회로기판(2)에 인쇄된 접지리드(3a) 및 버스바(4)가 캐리어프레임(1)에 직접 접촉 접지될 수 있도록 적어도 하나이상 형성할 수가 있으며, 가능하면 상기 접지용공간부(5a)는 가요성회로기판(2)에 인쇄된 접지리드(3a)와 대응하는 위치에 마련되는 것이 바람직하다.

이와 같이 본 발명에서는 양면접착테이프(5)가 접착되는 캐리어프레임(1)의 사각홀(1a) 주연에 구비되는 접지용 공간부(5a)를 통하여 가요성회로기판(2)의 접지리드(3a) 및 버스바(4)가 직접 금속 재질의 캐리어프레임(1)에 접촉 접지는 구성을 하고 있기 때문에, 반도체패키지의 제조과정(와이어본딩, 몰딩 공정 등) 중에 발생하는 정전기가 회로 내에 축적되지 않고 바로 바로 방전될 수가 있는 것이다.

도7은 본 발명의 스트립자재(P)를 사용하여 fBGA반도체패키지를 제조하는 과정 중 와이어본딩 및 몰딩 공정의 진행과정에서 발생하는 정전기의 방전과정을 보여주는 것이다.

상기 예시와 같이 반도체패키지의 제조공정 중, 즉 예를 들어 몰드과정에서 와이어의 사이사이로 흘러드는 봉지제와 와이어가 부딪쳐 정전기가 발생한 경우, 이 미세한 정전기는 축적되지 않고 그때그때 바로 본딩된 와이어를 거쳐 가요성회로기판(2)에 인쇄된 접지리드(3a))나 버스바(4)를 통해 금속 재질의 캐리어프레임(1)으로 직접 방전되어 없어지게 되므로 성형된 반도체패키지 내에는 정전기가 축적되지 않게 되는 것이다.

이와 같이, 본 발명에 의하면 반도체패키지의 제조공정 중에 발생하는 정전기가 캐리어프레임(1)을 통하여 바로 바로 방전됨으로써 축적된 정전기로 인한 반도체칩으 손상 등 반도체패키지의 불량을 미연에 예방할 수 있는 효과를 제공하게 되고, 궁극적으로 반도체패키지의 품질향상에 기여할 수 있게 되는 것이다.

이상에서 설명한 것은 본 발명에 의한 반도체패키지의 회로기판(스트립자재) 구조 및 회로기판을 이용한 접지방법을 설명하기 위한 하나의 실시예에 불과한 것이며, 본 발명은 상기한 실시예에 한정하지 않고 이하의 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진자라면 누구든지 다양한 변경 실시가 가능할 것이다.

Claims (4)

1. 금속재질의 캐리어프레임(1)에 형성된 사각홀(1a)의 주연에 사각띠 형상의 비전도성 양면접착테이프(5)를 접착하고 상기 양면접착테이프(4)에 회로패턴(3)이 인쇄된 가요성회로기판(2)을 부착하여서 이루어지는 fBGA반도체패키지 제조용 스트립자재(P)를 형성함에 있어서,

   캐리어프레임(1)의 사각홀(1a) 주연에 비전도성의 양면접착테이프(5)를 접착하되 상기 양면접착테이프(5)에 부착되는 가요성회로기판(2)에 인쇄된 접지리드(3a) 및 버스바(4)가 금속 재질의 캐리어프레임(1)에 전기적으로 접촉 접지되도록 접지용공간부(5a)를 마련하는 것을 특징으로 하는 반도체패키지의 회로기판 구조.
2. 제 1항에 있어서, 양면접착테이프(5)가 접착되는 캐리어프레임(1)의 사각홀(1a) 주연에 가요성회로기판(2)에 인쇄된 접지리드(3a) 및 버스바(4)가 상기 캐리어프레임(1)에 접촉 접지될 수 있는 접지용공간부(5a)를 형성하되 적어도 하나이상 형성하는 것을 특징으로 하는 반도체패키지의 회로기판 구조.
3. 제 1항 또는 제 2항에 있어서, 상기 접지용공간부(5a)가 상기 가요성회로기판(2)에 인쇄된 접지리드(3a)에 대응하는 위치에 형성되는 것을 특징으로 하는 반도체패키지의 회로기판 구조.
4. 반도체패키지의 제조공정 중에 발생하는 정전기를 회로 외부로 방전시키는 접지방법에 있어서,

   양면접착테이프(5)에 마련된 접지용 공간부(5a)를 통하여 가요성회로기판(2)에 인쇄된 접지리드(3a) 및 버스바(4)가 직접 접촉 접지되로록 하는 스트립자재(P)의 구성을 통해 반도체패키지의 제조공정 중에서 발생하는 정전기가 상기 접지리드(3a) 및 버스바(4)를 통하여 금속재질의 캐리어프레임(1)으로 직접 방전되도록 하는 것을 특징으로 하는 반도체패키지의 회로기판을 이용한 접지방법.