KR20000028998A - 반도체장치 제조방법 - Google Patents

반도체장치 제조방법 Download PDF

Info

Publication number
KR20000028998A
KR20000028998A KR1019990043971A KR19990043971A KR20000028998A KR 20000028998 A KR20000028998 A KR 20000028998A KR 1019990043971 A KR1019990043971 A KR 1019990043971A KR 19990043971 A KR19990043971 A KR 19990043971A KR 20000028998 A KR20000028998 A KR 20000028998A
Authority
KR
South Korea
Prior art keywords
film
semiconductor device
copper
manufacturing
polishing
Prior art date
Application number
KR1019990043971A
Other languages
English (en)
Other versions
KR100359070B1 (ko
Inventor
하세가와미에코
Original Assignee
가네꼬 히사시
닛본 덴기 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가네꼬 히사시, 닛본 덴기 가부시끼가이샤 filed Critical 가네꼬 히사시
Publication of KR20000028998A publication Critical patent/KR20000028998A/ko
Application granted granted Critical
Publication of KR100359070B1 publication Critical patent/KR100359070B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

웨이퍼(10)의 표면에 형성된 구리배선층(14)에 화학적기계적연마를 수행하는 단계를 구비하고, 상기 구리배선층(14)은, 상기 웨이퍼(10)중심에서의 선속도가 0.1 ㎧이하인 조건에서 연마되는 것을 특징으로 하는 반도체장치 제조방법이 제공된다. 종래의 방법에서는 CMP가 수행된 후 구리막이 벗겨지는 경향이 있지만, 본 발명에서는 CMP가 수행된 후에도 구리막이 더이상 벗겨지지 않는다.

Description

반도체장치 제조방법{Method of fabricating a semiconductor device}
본 발명은 LSI등의 반도체장치 제조방법에 관한 것으로서, 보다 상세하게는, 이러한 방법에서 화학적기계적연마(CMP)에 관한 것이다.
최근, LSI의 고집적화에 따라, 장치를 보다 소형으로 제조하는 기술에 대한 요구가 증가하고 있다. 특히, 현재에는, 배선패턴의 최소사이즈가 서브미크론의 오더에 있기 때문에, 장치를 소형화로 제조하는 데에 대한 요구가 증가하고 있다.
이러한 요구에 대하여 개발된 기술중의 하나가 화학적기계적연마이다(이하 간단하게 CMP로 기재). 현재에는, 이 CMP는, 예컨대, 층간절연막의 평탄화, 비아홀내의 플러그 형성, 매립금속배선의 형성등에 필수적이다.
도 1a 내지 도 1e는 CMP를 이용하여 매립금속배선층을 형성하는 단계들을 나타낸다.
먼저, 도 1a에 도시된 바와 같이, 반도체기판(40)상에 절연막(41)이 형성된다. 다음에, 이 절연막(41)은 평탄화된다.
다음에, 도 1b에 도시된 바와 같이, 포토리소그래피 및 에칭에 의해, 절연막(41)의 표면에 복수개의 리세스(42)가 형성된다.
다음에, 도 1c에 도시된 바와 같이, 절연막(41)의 전면상에 배리어메탈막(43)이 형성된다.
다음에, 도 1d에 도시된 바와 같이, 배리어메탈막(43)상에 배선층형성용 금속막(44)이 증착된다.
다음에, 금속막(44)과 배리어메탈막(43)은 CMP에 의해 연마되어, 도 1e에 도시된 바와 같이, 금속막(44)은 리세스(42)내에만 남게된다.
이로써, 금속막(44)으로 이루어진 배선층이 완성된다.
도 2a는 구리로 이루어진 배선층을 형성하는 단계를 나타낸다.
먼저, 기초산화막으로서 실리콘이산화막(51)이 리세스(52)를 구비하여 형성된다. 다음에, 실리콘이산화막(51) 전면상에 배리어막으로서 티타늄나이트라이드(TiN)막(53)이 형성된다.
다음에, TiN배리어막(53)상에 도금에 의해 구리막(54)을 형성하여 리세스(52)가 구리막(54)으로 채워진다.
다음에, 구리막(54)은, 알루미나입자와 산화제로서의 과산화수소의 수용액으로 이루어진 슬러리가 사용된 CMP에 의해 연마된다.
구리막(54)을 연마하기 위한 연마조건은 일반적으로 아래와 같다.
연마하중 : 490 g/㎠
웨이퍼중심에서의 선속도 : 0.2 ㎧
그러나, 상술한 조건으로 구리막(54)을 CMP에 의해 연마하는 경우에, 연마하중 및 선속도가 모두 상대적으로 높기 때문에, 구리막(54)에 기계적인 힘이 작용하여, CMP가 수행된 후에, 도 2b에 나타낸 바와 같이, 구리막(54)이 배리어막(53)으로부터 벗겨지는 경우가 있다.
예컨대, 특개평7-86216, 7-193034, 9-22907, 9-213699, 그리고 8-288389호 공보(일본특허 제2728025호 공보)에는, CMP에 관한 많은 제안이 제시되었다.
특개평7-86216호 공보에는, 유기고분자화합물로 이루어진 입자를 연마입자로 사용하여, CMP가 수행된 후 잔류슬러리를 연소시켜 제거하는 방법이 제시되어 있다. 이 방법에서, 연마입자가 구형이기 때문에, 연마되는 막이 손상을 입지 않는다. 이 방법에서의 연마조건은 아래와 같다.
분당회전수(rpm) : lOO(100rpm은 0.2 ㎧의 선속도와 동등)
하중 : 300 gf/㎠
특개평9-213699호 공보에는, 선택 CVD에 의해 알루미늄을 리세스에 채우고 CMP로 알루미늄을 연마하는 단계들을 포함하는 다층배선구조 형성방법이 제시되어 있다. 연마조건은 아래와 같다.
정반의 분당회전수 : 30 ∼ 60rpm
하중 : 2 ∼ 8 psi
30 ∼ 60rpm은 0.15 ∼ 0.3 ㎧의 선속도와 동등하고, 2 ∼ 8 psi는 140 ∼ 560 gf/㎠과 동등하다.
상술한 방법들에서는, 연마하중과 선속도가 모두 상대적으로 높기 때문에, 도 2b에 나타낸 와 같이, 기계적인 힘이 구리막에 작용하여, CMP수행 후, 구리막이 벗겨지는 것을 피할 수 없었다.
상술한 문제점을 고려하여, 본 발명의 목적은, CMP가 수행된 후 구리막이 벗겨지는 것을 피할 수 있는 반도체장치 제조방법을 제공하는 데 있다.
도 1a 내지 도 1e는 종래의 반도체장치 제조방법의 각 단계를 설명하는 반도체장치의 단면도이다.
도 2a 내지 도 2b는 또 다른 종래의 반도체장치 제조방법의 각 단계를 설명하는 반도체장치의 단면도이다.
도 3a 내지 도 3e는 본 발명의 제 1 실시예에 따른 반도체장치 제조방법의 각 단계를 설명하는 반도체장치의 단면도이다.
도 4는 제 1 실시예에서 CMP를 수행하기 위해 사용되는 장치를 나타내는 사시도이다.
도 5a 내지 도 5d는 본 발명의 제 1 실시예에 따른 반도체장치 제조방법의 각 단계를 설명하는 반도체장치의 단면도이다.
※도면의 주요부분에 대한 부호의 설명
10,30,40 : 반도체기판 11,31,41,51 : 실리콘이산화막
12,32,42,52 : 리세스 13,43 : 배리어메탈막
14,34,44,54 : 구리막 20 : 정반
21 : 연마패드 22 : 웨이퍼
23 : 캐리어 24 : 슬러리원
25 : 슬러리주입파이프
본 발명의 일면에 따르면, 웨이퍼의 표면에 형성된 구리배선층에 화학적기계적연마를 적용하는 단계를 포함하며, 구리배선층은 웨이퍼중심에서의 선속도가 0.1㎧이하의 조건에서 연마되는 반도체장치 제조방법이 제공된다.
연마하중은 140 g/㎠이하인 것이 바람직하다.
도 3a 내지 도 3e는 제 1 실시예에 따른 반도체장치 제조방법의 각 단계를 나타낸다.
먼저, 도 3a에 도시된 바와 같이, 반도체기판(10)상에 절연막으로서 실리콘이산화막(11)이 형성된다. 다음에, 실리콘이산화막(11)이 평탄화된다.
다음에, 도 3b에 도시된 바와 같이, 포토리소그래피 및 에칭에 의해 실리콘이산화막(11)의 표면에 복수개의 리세스(12)가 형성된다. 이 리세스(12)는 5000Å의 깊이를 갖는다.
다음에, 도 3c에 도시된 바와 같이, 실리콘이산화막(11)의 전면상에 배리어메탈막으로서 티타늄나이트라이드(TiN)막(13)이 형성된다. 이 티타늄나이트라이드막(13)은 500Å의 두께를 갖는다.
다음에, 도 3d에 도시된 바와 같이, 배리어메탈막(13)상에 구리막(14)이 증착되어 리세스(12)를 구리막(14)으로 채운다.
구리막(14)은, 스퍼터링에 의해 구리씨드층을 1000Å의 두께로 형성한 후, 즉시 도금에 의해 구리막을 8000Å두께로 형성하는 단계들에 의해 증착된다.
다음에, 구리막(14)과 티타늄나이트라이드막(13)이 CMP로 연마되어, 도 3e에 도시된 바와 같이, 리세스(12)내에만 구리막(14)이 남게된다. 따라서, 다마신배선층이 형성된다.
구리막(14)과 티타늄나이트라이드막(13)을 CMP로 연마하는 단계에서, 알루미나입자를 함유하는 현탁액과, 산화제로서 과산화수소의 수용액으로 이루어진 슬러리를 사용한다. 현탁액과 과산화수소의 수용액간의 혼합비는 1:1이다.
연마조건은 아래와 같다.
연마하중 : 140 g/㎠
이면하중 : 112 g/㎠
웨이퍼중심에서의 선속도 : 0.1 ㎧
도 4는 제 1 실시예에서 CMP를 수행하기 위해 사용되는 장치를 나타낸다.
도시된 장치는, 모터(미도시)에 의해 회전하도록 구동되는 정반(20), 이 정반(20)상에 고정되고 발포우레탄으로 구성된 연마패드(21), 연마패드(21)상으로 웨이퍼(22)를 고정시키는 회전가능한 캐리어(23), 상술한 슬러리를 함유하는 슬러리원(24), 그리고, 연마패드(21)와 웨이퍼(22)사이에 슬러리를 공급하는 슬러리주입파이프(25)로 이루어진다.
웨이퍼(22)의 표면에는 도 3d에 도시된 바와 같은 구리막(14)이 형성되어 있다. 웨이퍼(22)는, 구리막(14)이 연마패드(21)와 접촉하는 방식으로 캐리어(23)에 의해 지지된다. 정반(20)과 캐리어(23)는 서로 독립적으로 회전하기 때문에, 연마패드(21)와 웨이퍼(22)는 서로 접촉한 상태에서 서로 독립적으로 회전한다. 따라서, 구리막(14)에 CMP가 인가된다.
제 1 실시예에 따르면, CMP에 의해 발생되어 구리막(14)에 작용하는 기계적인 힘을 억제함으로써, 그 결과, 약한 밀착력을 가지는 구리막(14)이 배리어메탈막(13)으로부터 벗겨져서 구리막(14)이 스크래치되는 문제점을 해결하는 것이 가능하다.
제 1 실시예에서, 배리어메탈막(13)으로서 티타늄나이트라이드(TiN)막(13)이 사용되었지만, 티타늄나이트라이드막 대신 TiW막, Ta막 또는 TaN막이 사용될 수 있다.
또한, 제 1 실시예에서, 배리어메탈막(13)은 500Å의 두께를 갖도록 설계될 수 있고, 이 배리어메탈막은, 1000Å이하이면, 어떠한 두께를 갖도록 설계되어도 가능하다.
또한, 제 1 실시예에서, 구리막(14)이 형성되는 경우에, 스퍼터링에 의해 씨드층이 형성되고 도금에 의해 매립구리막이 형성된다. 그러나, 이 씨드층 및 매립구리막은 도금, CVD 및 스퍼터링중 어느 하나에 의해 형성될 수 있다.
또한, 제 1 실시예에서, 현탁액과 과산화수소의 수용액간의 혼합비는 1:1로 설계된다. 그러나, 이 혼합비는 3:1 ∼ 1:3의 범위내에서 설계될 수 있다.
또한, 알루미나입자 대신 실리카입자가 선택될 수 있다.
제 1 실시예에서, 연마하중이 140 g/㎠로 설정되지만, 연마하중은, 140 g/㎠이하이면, 어떠한 하중으로 설계되어도 가능하다.
또한, 제 1 실시예에서, 이면하중은 112 g/㎠로 설정된다. 그러나, 이면하중은, 연마하중의 80％이하이면, 어떠한 하중으로 설계되어도 가능하다.
또한, 제 1 실시예에서, 웨이퍼중심에서의 선속도가 0.1 ㎧로 설정되지만, 선속도가 0.1 ㎧이하이면, 어떠한 선속도가 설계되어도 가능하다.
도 5a 내지 도 5d는 제 2 실시예에 따른 반도체장치 제조방법의 각 단계를 나타낸다.
먼저, 도 5a에 도시된 바와 같이, 반도체기판(30)상에 절연막으로서 실리콘이산화막(31)이 형성된다. 다음에, 실리콘이산화막(31)이 평탄화된다.
다음에, 도 5b에 도시된 바와 같이, 포토리소그래피 및 에칭에 의해 실리콘이산화막(31)의 표면에 복수개의 리세스(32)가 형성된다. 이 리세스(32)는 5000Å의 깊이를 갖는다.
다음에, 실리콘이산화막(31)에 플라즈마처리가 수행된다.
다음에, 도 5c에 도시된 바와 같이, 실리콘이산화막(31)상에 구리막(34)이 증착되어 리세스(32)가 구리막(34)으로 채워진다.
구리막(34)은, 스퍼터링에 의해 구리씨드층을 1000Å의 두께로 형성한 직후, 도금에 의해 구리막을 8000Å두께로 형성하는 단계들에 의해 증착된다.
다음에, 구리막(34)이 CMP로 연마되어, 도 5d에 도시된 바와 같이, 리세스(32)내에만 구리막(34)이 남게된다. 따라서, 다마신배선층이 형성된다.
구리막(14)을 CMP로 연마하는 단계에서, 알루미나입자를 함유하는 현탁액과, 산화제로서 과산화수소의 수용액으로 이루어진 슬러리를 사용한다. 현탁액과 과산화수소의 수용액간의 혼합비는 1:1이다.
연마조건은 아래와 같다.
연마하중 : 140 g/㎠
이면하중 : 112 g/㎠
웨이퍼중심에서의 선속도 : 0.1 ㎧
CMP는, 제 1 실시예와 유사하게, 도 4에 도시된 장치를 이용하여 수행된다.
제 2 실시예에 따르면, CMP에 의해 발생되어 구리막(34)에 작용하는 기계적인 힘을 억제함으로써, 그 결과, 약한 밀착력을 가지는 구리막(34)이 실리콘이산화막(31)으로부터 벗겨져서 구리막(14)이 스크래치되는 문제점을 해결하는 것이 가능하다.
또한, 제 2 실시예에서는, 제 1 실시예와는 다르게, 배리어메탈막(13)을 형성할 필요가 없기 때문에, 공정단계의 수가 감소될 수 있다.
본 발명에 따르면, 웨이퍼중심에서의 선속도와 연마하중이 상술한 범위로 제어된다. 그 결과, CMP에 위한 기계적 힘이 구리막에 작용하는 것을 방지하여, 구리막이 약한 밀착력을 가져 벗겨지는 것을 방지하는 것이 가능하다.

Claims (11)

  1. 웨이퍼의 표면에 형성된 구리배선층에 화학적기계적연마를 수행하는 단계를 구비하는 반도체장치 제조방법에 있어서,
    상기 구리배선층은, 상기 웨이퍼중심에서의 선속도가 0.1 ㎧이하인 조건에서 연마되는 것을 특징으로 하는 반도체장치 제조방법.
  2. 반도체장치 제조방법에 있어서:
    (a)기초절연막의 표면에 리세스들을 형성하는 단계와;
    (b)상기 기초절연막위에 구리막을 증착하여 상기 리세스들을 구리로 채우는 단계와; 그리고
    (c)무기 슬러리를 사용하고, 연마하중이 140 g/㎠이하이고 웨이퍼중심에서의 선속도가 0.1 ㎧이하인 조건에서 상기 구리막에 화학적기계적연마를 수행하는 단계를 구비하는 반도체장치 제조방법.
  3. 제 2 항에 있어서, (d)상기 기초절연막에 플라즈마처리를 수행하는 단계를 추가로 구비하고, 상기 (d)단계는 상기 (a)단계 후에 그리고 상기 (b)단계 전에 수행되는 것을 특징으로 하는 반도체장치 제조방법.
  4. 제 2 항에 있어서, (e)상기 리세스들의 내측면과 상기 기초절연막의 표면을 배리어막으로 덮는 단계를 추가로 구비하고, 상기 (e)단계는 상기 (a)와 (b)단계 사이에서 수행되는 것을 특징으로 하는 반도체장치 제조방법.
  5. 제 2 항 내지 제 4 항중 어느 한 항에 있어서, 이면하중은 상기 연마하중의 80％이하인 것을 특징으로 하는 반도체장치 제조방법.
  6. 제 2 항 내지 제 4 항중 어느 한 항에 있어서, 상기 (b)단계는:
    (b1)구리로 이루어지며 제 1 두께를 갖는 씨드층을 형성하는 단계와; 그리고
    (b2)상기 씨드층상에 상기 제 1 두께보다 큰 제 2 두께를 갖는 구리층을 형성하는 단계를 추가로 포함하는 것을 특징으로 하는 반도체장치 제조방법.
  7. 제 6 항에 있어서, 상기 씨드층은, 도금, 화학적기상증착(CVD) 또는 스퍼터링에 의해 형성되는 것을 특징으로 하는 반도체장치 제조방법.
  8. 제 4 항에 있어서, 상기 배리어막은 TiN, TiW, Ta 및 TaN중 하나로 이루어지는 것을 특징으로 하는 반도체장치 제조방법.
  9. 제 4 항에 있어서, 상기 배리어막은 1000Å이하의 두께를 가지는 것을 특징으로 하는 반도체장치 제조방법.
  10. 제 2 항 내지 제 4 항중 어느 한 항에 있어서, 상기 무기슬러리는, 알루미나입자 또는 실리카입자를 함유하는 현탁액과 과산화수소의 수용액의 혼합물로 이루어지는 것을 특징으로 하는 반도체장치 제조방법.
  11. 제 10 항에 있어서, 상기 현탁액과 상기 수용액간의 혼합비는 3:1 ∼ 1:3의 범위내인 것을 특징으로 하는 반도체장치 제조방법.
KR1019990043971A 1998-10-13 1999-10-12 반도체 장치 제조방법 KR100359070B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP29053998A JP3144635B2 (ja) 1998-10-13 1998-10-13 半導体装置の製造方法
JP10-290539 1998-10-13

Publications (2)

Publication Number Publication Date
KR20000028998A true KR20000028998A (ko) 2000-05-25
KR100359070B1 KR100359070B1 (ko) 2002-11-04

Family

ID=17757343

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990043971A KR100359070B1 (ko) 1998-10-13 1999-10-12 반도체 장치 제조방법

Country Status (3)

Country Link
US (1) US6100197A (ko)
JP (1) JP3144635B2 (ko)
KR (1) KR100359070B1 (ko)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6572453B1 (en) * 1998-09-29 2003-06-03 Applied Materials, Inc. Multi-fluid polishing process
JP3141939B2 (ja) * 1998-11-26 2001-03-07 日本電気株式会社 金属配線形成方法
US7078308B2 (en) * 2002-08-29 2006-07-18 Micron Technology, Inc. Method and apparatus for removing adjacent conductive and nonconductive materials of a microelectronic substrate
US7160176B2 (en) * 2000-08-30 2007-01-09 Micron Technology, Inc. Methods and apparatus for electrically and/or chemically-mechanically removing conductive material from a microelectronic substrate
US7094131B2 (en) 2000-08-30 2006-08-22 Micron Technology, Inc. Microelectronic substrate having conductive material with blunt cornered apertures, and associated methods for removing conductive material
US7112121B2 (en) 2000-08-30 2006-09-26 Micron Technology, Inc. Methods and apparatus for electrical, mechanical and/or chemical removal of conductive material from a microelectronic substrate
US7134934B2 (en) * 2000-08-30 2006-11-14 Micron Technology, Inc. Methods and apparatus for electrically detecting characteristics of a microelectronic substrate and/or polishing medium
US7129160B2 (en) * 2002-08-29 2006-10-31 Micron Technology, Inc. Method for simultaneously removing multiple conductive materials from microelectronic substrates
US7153410B2 (en) 2000-08-30 2006-12-26 Micron Technology, Inc. Methods and apparatus for electrochemical-mechanical processing of microelectronic workpieces
US7074113B1 (en) * 2000-08-30 2006-07-11 Micron Technology, Inc. Methods and apparatus for removing conductive material from a microelectronic substrate
US7220166B2 (en) * 2000-08-30 2007-05-22 Micron Technology, Inc. Methods and apparatus for electromechanically and/or electrochemically-mechanically removing conductive material from a microelectronic substrate
US6551935B1 (en) 2000-08-31 2003-04-22 Micron Technology, Inc. Slurry for use in polishing semiconductor device conductive structures that include copper and tungsten and polishing methods
US6602117B1 (en) 2000-08-30 2003-08-05 Micron Technology, Inc. Slurry for use with fixed-abrasive polishing pads in polishing semiconductor device conductive structures that include copper and tungsten and polishing methods
US7192335B2 (en) * 2002-08-29 2007-03-20 Micron Technology, Inc. Method and apparatus for chemically, mechanically, and/or electrolytically removing material from microelectronic substrates
US7153195B2 (en) 2000-08-30 2006-12-26 Micron Technology, Inc. Methods and apparatus for selectively removing conductive material from a microelectronic substrate
US6867448B1 (en) 2000-08-31 2005-03-15 Micron Technology, Inc. Electro-mechanically polished structure
KR100396883B1 (ko) * 2000-11-23 2003-09-02 삼성전자주식회사 화학기계적 연마용 슬러리 및 이를 이용한 구리 금속배선제조방법
US6376376B1 (en) 2001-01-16 2002-04-23 Chartered Semiconductor Manufacturing Ltd. Method to prevent CU dishing during damascene formation
JP4948715B2 (ja) 2001-06-29 2012-06-06 富士通セミコンダクター株式会社 半導体ウエハ装置およびその製造方法
KR100516887B1 (ko) * 2002-12-10 2005-09-23 제일모직주식회사 금속배선층 연마용 ｃｍｐ 슬러리 조성물
US7112122B2 (en) * 2003-09-17 2006-09-26 Micron Technology, Inc. Methods and apparatus for removing conductive material from a microelectronic substrate
US7153777B2 (en) 2004-02-20 2006-12-26 Micron Technology, Inc. Methods and apparatuses for electrochemical-mechanical polishing
US7566391B2 (en) 2004-09-01 2009-07-28 Micron Technology, Inc. Methods and systems for removing materials from microfeature workpieces with organic and/or non-aqueous electrolytic media
US7291557B2 (en) * 2004-09-13 2007-11-06 Taiwan Semiconductor Manufacturing Company Method for forming an interconnection structure for ic metallization
US8728934B2 (en) 2011-06-24 2014-05-20 Tessera, Inc. Systems and methods for producing flat surfaces in interconnect structures
KR20170032817A (ko) 2015-09-15 2017-03-23 삼우주식회사 해수 또는 오염물질의 역류방지 수문

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0240917A (ja) * 1988-08-01 1990-02-09 Nippon Steel Corp Ｓｉウエハの鏡面加工方法
US4910155A (en) * 1988-10-28 1990-03-20 International Business Machines Corporation Wafer flood polishing
JPH07193034A (ja) * 1993-03-26 1995-07-28 Toshiba Corp 研磨方法
JP3172008B2 (ja) * 1993-09-17 2001-06-04 株式会社東芝 半導体装置の製造方法
JP3397501B2 (ja) * 1994-07-12 2003-04-14 株式会社東芝 研磨剤および研磨方法
JPH08139060A (ja) * 1994-11-04 1996-05-31 Ricoh Co Ltd 半導体装置の製造方法及び化学的機械研磨装置
KR960026633A (ko) * 1994-12-28 1996-07-22 김주용 금속 배선층간 절연막의 평탄화방법 및 그 장치
US5637185A (en) * 1995-03-30 1997-06-10 Rensselaer Polytechnic Institute Systems for performing chemical mechanical planarization and process for conducting same
JP3911643B2 (ja) * 1995-07-05 2007-05-09 富士通株式会社 埋め込み導電層の形成方法
JPH09213699A (ja) * 1996-02-06 1997-08-15 Tokyo Electron Ltd 多層配線半導体装置の配線形成方法
US5893754A (en) * 1996-05-21 1999-04-13 Micron Technology, Inc. Method for chemical-mechanical planarization of stop-on-feature semiconductor wafers
US5961373A (en) * 1997-06-16 1999-10-05 Motorola, Inc. Process for forming a semiconductor device
US5928962A (en) * 1998-06-01 1999-07-27 Motorola, Inc. Process for forming a semiconductor device

Also Published As

Publication number Publication date
US6100197A (en) 2000-08-08
JP2000124216A (ja) 2000-04-28
KR100359070B1 (ko) 2002-11-04
JP3144635B2 (ja) 2001-03-12

Similar Documents

Publication Publication Date Title
KR100359070B1 (ko) 반도체 장치 제조방법
US6071809A (en) Methods for forming high-performing dual-damascene interconnect structures
US6627539B1 (en) Method of forming dual-damascene interconnect structures employing low-k dielectric materials
US6323554B1 (en) Refractory metal capped low resistivity metal conductor lines and vias formed using PVD and CVD
US6004188A (en) Method for forming copper damascene structures by using a dual CMP barrier layer
US6245663B1 (en) IC interconnect structures and methods for making same
KR100873759B1 (ko) 반도체 집적 회로 장치의 제조 방법
EP2194574B1 (en) Method for producing interconnect structures for integrated circuits
US6184141B1 (en) Method for multiple phase polishing of a conductive layer in a semidonductor wafer
US6656842B2 (en) Barrier layer buffing after Cu CMP
US7208404B2 (en) Method to reduce Rs pattern dependence effect
JP2001156029A (ja) 少ない欠陥のための後ＣｕＣＭＰ
US6753249B1 (en) Multilayer interface in copper CMP for low K dielectric
US6372632B1 (en) Method to eliminate dishing of copper interconnects by the use of a sacrificial oxide layer
WO2000039849A1 (en) Dual-damascene interconnect structures and methods of fabricating same
US7589021B2 (en) Copper metal interconnection with a local barrier metal layer
US6908863B2 (en) Sacrificial dielectric planarization layer
JP2003179135A (ja) 非常に低い誘電率の層間絶縁体を有する銅インターコネクトを製造する方法
US6316364B1 (en) Polishing method and polishing solution
US6461226B1 (en) Chemical mechanical polishing of a metal layer using a composite polishing pad
US5780204A (en) Backside wafer polishing for improved photolithography
US7172963B2 (en) Manufacturing method of semiconductor integrated circuit device that includes chemically and mechanically polishing two conductive layers using two polishing pads that have different properties
KR19980063840A (ko) 매립 플러그 및 상호접속물 형성 방법
US6841470B2 (en) Removal of residue from a substrate
KR20090024854A (ko) 반도체 소자의 금속배선 및 그 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee