KR20000027660A - 박막 트랜지스터 액정표시소자의 게이트 형성방법 - Google Patents

박막 트랜지스터 액정표시소자의 게이트 형성방법 Download PDF

Info

Publication number
KR20000027660A
KR20000027660A KR1019980045620A KR19980045620A KR20000027660A KR 20000027660 A KR20000027660 A KR 20000027660A KR 1019980045620 A KR1019980045620 A KR 1019980045620A KR 19980045620 A KR19980045620 A KR 19980045620A KR 20000027660 A KR20000027660 A KR 20000027660A
Authority
KR
South Korea
Prior art keywords
metal film
etching
aluminum metal
acid
nitric acid
Prior art date
Application number
KR1019980045620A
Other languages
English (en)
Other versions
KR100325073B1 (ko
Inventor
신원철
민태엽
Original Assignee
김영환
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업 주식회사 filed Critical 김영환
Priority to KR1019980045620A priority Critical patent/KR100325073B1/ko
Publication of KR20000027660A publication Critical patent/KR20000027660A/ko
Application granted granted Critical
Publication of KR100325073B1 publication Critical patent/KR100325073B1/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Weting (AREA)
  • ing And Chemical Polishing (AREA)

Abstract

본 발명은 박막 트랜지스터 액정표시소자의 게이트 재료로서, 비교적 값이 싸고, 저저항을 갖는 알루미늄 금속을 이용하는 방법에 관한 것이다. 본 발명의 박막 트랜지스터 액정표시소자의 게이트 형성방법은, 알루미늄 금속막을 식각하여 게이트를 형성하는 방법으로서, 상기 식각 공정은 인산 : 초산 : 질산 : 초순수가 60∼65 : 7∼8 : 12∼13 : 17∼18의 중량비(wt%)로 혼합되어진 용액을 이용한 스프레이 방식으로 수행하는 것을 특징으로 한다.

Description

박막 트랜지스터 액정표시소자의 게이트 형성방법
본 발명은 박막 트랜지스터 액정표시소자의 게이트 재료로서, 비교적 값이 싸고, 저저항을 갖는 알루미늄 금속을 이용하는 방법에 관한 것이다.
텔레비젼 및 그래픽 디스플레이 등의 표시 장치에 이용되는 액정표시소자(Liquid Crystal Display : 이하, LCD)는 CRT(Cathod-ray tube)를 대신하여 개발되어져 왔다. 특히, 매트릭스 형태로 배열된 각 화소에 스위칭 소자로서 박막 트랜지스터(Thin Film Transistor : 이하, TFT)가 구비되는 TFT LCD는 고속 응답 특성을 갖는 잇점과 높은 화소수에 적합하다는 잇점 때문에 CRT에 필적할만한 표시 화면의 고화질화 및 대형화, 컬러화 등을 실현하는데 크게 기여하고 있다.
이러한 TFT LCD는 통상 매트릭스 형태로 배열된 각 화소마다 TFT가 배열되어있는 하부기판과, 컬러필터가 반복·배열된 상부기판이 소정 간격을 두고 대향하게 합착되고, 그들 사이의 공간에는 액정이 봉입된 형태를 이루고 있다.
도 1은 상기한 TFT LCD의 하부기판을 도시한 단면도로서, 도시된 바와 같이, 유리기판(1) 상에 게이트 전극(2)이 형성되어 있으며, 상기 게이트 전극(2)이 덮혀지도록 유리기판(1) 전면에는 게이트 절연막(3)이 도포되어 있다. 그리고, 게이트절연막(3) 상에는 패턴의 형태로 반도체층(4)이 형성되어 있으며, 상기 반도체층(4)의 중심부 상에는 에치 스톱퍼(5)가 형성되어 있고, 노출된 반도체층(4) 부분 및 이에 인접된 에치 스톱퍼(5)의 일측 및 타측 상부에는 오믹층(6)이 형성되어 있으며, 상기 오믹층(6) 상에는 TFT의 소오스/드레인 전극(7a,7b)이 형성되어 TFT(10)가 구성되어져 있다.
또한, 화소영역에 해당하는 케이트 절연막(3) 부분에는 ITO 금속으로된 화소전극(8)이 형성되어 있으며, 이러한 화소전극(8)은 소오스 전극(7a)과 콘택되어 있다.
한편, 게이트 전극, 즉, 게이트 라인의 재료로는, 통상, MoW 금속막, 또는, Mo/Al의 적층 금속막을 사용하고 있는데, MoW 금속막의 경우에는 몰리브덴 타겟이 고가이기 때문에 제조비용이 증가되는 문제점이 있고, 아울러, Mo/Al 금속막의 경우에는 상기 금속막의 식각시에 테이퍼 각(Taper Angle)의 제어가 어려운 문제점이 있었다.
따라서, 최근에는 상기 게이트용 재료로서 저가이면서도 전기 전도도가 우수한 알루미늄 금속막을 사용하고 있다.
그런데, 알루미늄 금속막을 이용하여 게이트 라인을 형성하는 종래의 기술에서는, 식각액이 담겨져 있는 욕조에 알루미늄 금속막이 증착되어진 유리기판을 담구어 상기 알루미늄 금속막을 패터닝하는 딥(DIP) 방식에 의해서만 상기 알루미늄 금속막의 식각 프로파일을 제어할 수 있었는데, 이 경우에는 식각시에 발생하는 수소 가스에 의해 알루미늄 금속막의 표면에 기포(Bubble)가 형성됨으로써, 이러한 기포에 의해 식각해낼 알루미늄 금속 부분과 식각액간의 접촉이 차단됨으로써, 식각이 제대로 이루어지지 못하게 되는 문제점이 있었다.
도 2a 및 도 2b는 상기한 딥 방식을 이용한 알루미늄 금속막의 식각 프로파일을 보여주는 사진이고, 도면부호 11은 유리기판, 12은 알루미늄 금속막이다.
한편, 상기한 문제를 해결하기 위하여, 종래에는 식각해낼 부위에 식각액을 분사시키는 스프레이 방식도 이용하고 있으나, 이 방식은 스프레이 압에 의해 버블을 제거할 수 있는 것에 기인하여 알루미늄 금속막의 찌꺼기가 잔류되는 것은 방지할 수 있으나, 알루미늄 금속막에 대한 식각 프로파일의 제어가 불가능하기 때문에, 식각 완료된 알루미늄 금속막의 테이퍼 각이 거의 90°에 가깝게 됨으로써, 후속 공정, 예컨데, ITO 금속층의 식각시에 식각액에 의해 게이트 오픈 등과 같은 결함을 유발시키게 되는 또 다른 문제점이 있었다.
따라서, 상기와 같은 문제점을 해결하기 위하여 안출된 본 발명은, 스프레이 방식을 이용함과 동시에 식각액의 조성비를 변화시킴으로써, 알루미늄 금속막에 대한 안정된 식각 프로파일을 얻을 수 있는 TFT LCD의 게이트 형성방법을 제공하는데, 그 목적이 있다.
도 1은 종래 박막 트랜지스터 액정표시소자의 하부기판을 개략적으로 도시한 단면도.
도 2a 및 도 2b는 종래 딥(DIP) 방식에 따른 알루미늄 금속막의 식각 프로파일을 보여주는 사진.
도 3a 내지 도 3e는 질산 첨가량에 따른 알루미늄 금속막의 식각 프로파일을 보여주는 본 발명의 실시예에 따른 사진.
상기와 같은 목적을 달성하기 위한 본 발명의 TFT LCD의 게이트 형성방법은, 알루미늄 금속막을 식각하여 게이트를 형성하는 TFT LCD의 게이트 형성방법으로서, 상기 식각 공정은 인산 : 초산 : 질산 : 초순수가 60∼65 : 7∼8 : 12∼13 : 17∼18의 중량비(wt%)로 혼합되어진 용액을 이용한 스프레이 방식으로 수행하는 것을 특징으로 한다.
본 발명에 따르면, 스프레이 방식을 이용하여 식각 공정을 수행하기 때문에 수소 가스 발생에 기인된 버블에 의해 식각이 제대로 이루어지지 못하는 문제점을 해결할 수 있으며, 아울러, 식각액의 조성비를 변경시킴으로써, 원하는 정도의 식각 프로파일을 얻을 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 보다 상세하게 설명하도록 한다.
본 발명의 실시예에서는 알루미늄 금속막으로 게이트를 형성함에 있어서, 딥 방식 대신에 스프레이 방식으로 식각 공정을 수행하고, 아울러, 스프레이 방식을 이용할 경우에 알루미늄 금속막의 식각 프로파일이 불량한 단점을 개선하기 위해서 종래와는 다른 조성비의 식각액을 사용한다.
즉, 스프레이 방식으로 알루미늄 금속막에 대한 식각 공정을 수행할 경우에, 종래에는 인산, 초산, 질산 및 초순수(DI Water)가 75∼80 : 13∼17 : 2∼5 : 5∼10의 중량비(wt%)로 혼합되어져 있는 식각액을 사용하여 수행하고 있다. 그런데, 이 경우에는 알루미늄 금속막의 식각 프로파일을 제어할 수 없기 때문에, 알루미늄 금속막에 대한 양호한 식각 프로파일을 얻을 수 없었다.
여기서, 인산, 초산, 질산 및 초순수가 혼합되어져 있는 식각액에서 인산은 알루미늄 금속막의 실질적인 식각이 이루어지게 하는 역할을 하게 되며, 초산은 식각에 필요한 농도를 일정하게 유지시키는 역할을 하게 되고, 질산은 식각 마스크로 사용되는 감광막과 유리기판의 표면에 형성되어 있는 언더 레이어, 즉, 산화막간의 계면에 침투하여 알루미늄 금속막의 식각 프로파일을 조절하는 역할을 하게 된다.
따라서, 본 발명의 실시예에서는 알루미늄 금속막의 식각 프로파일을 조절하게 되는 질산의 혼합비를 변경시킨 것에 의해 단위 면적에서 반응하는 인자의 수를 증가시킴으로써, 알루미늄 금속막의 식각 프로파일을 개선시켰다.
자세하게, 도 3a 내지 도 3e는 질산의 혼합량에 따른 알루미늄 금속막의 식각 프로파일을 보여주는 사진으로서, 도 3a는 인산 : 초산 : 질산 : 초순수의 중량비(wt%)가 66.5 : 13 : 5.5 : 15인 식각액을 사용한 경우의 알루미늄 금속막에 대한 식각 프로파일을 보여주는 사진이고, 도 3b는 인산 : 초산 : 질산 : 초순수의 중량비가 64.7 : 12.6 : 11.1 : 11.6인 식각액을 사용한 경우의 식각 프로파일을 보여주는 사진이며, 도 3c는 인산 : 초산 : 질산 : 초순수의 중량비가 62.58 : 7.13 : 12.36 : 17.93인 식각액을 사용한 경우의 식각 프로파일을 보여주는 사진이고, 도 3d는 인산 : 초산 : 질산 : 초순수의 중량비가 61.4 : 11.9 : 16.5 : 10.2 인 식각액을 사용한 경우의 식각 프로파일을 보여주는 사진이며, 도 3e는 인산 : 초산 : 질산 : 초순수의 중량비가 60 : 11.6 : 17.8 : 10.6인 식각액을 사용한 경우의 식각 프로파일을 보여주는 사진이다.
사진에서, 질산의 첨가량이 증가될수록 알루미늄 금속막의 테이퍼 각이 감소됨을, 즉, 식각 프로파일이 개선됨을 볼 수 있다.
그런데, 주지된 바와 같이, 게이트의 형성시에는 공정상에서 원하는 게이트의 테이퍼 각이 대략 30±5°이기 때문에, 인산 : 초산 : 질산 : 초순수의 중량비가 62.58 : 7.13 : 12.36 : 17.93인 식각액을 사용하는 도 3c의 경우가 바람직하게, 대략 30±5°에 가까운 식각 프로파일이 얻어짐을 볼 수 있다.
한편, 도 3a 및 도 3c에서 보여지는 바와 같이, 질산의 첨가량이 증가되는 것에 의해 테이퍼 각이 90°이하가 되기는 하지만, 여전히 그 테이퍼 각이 만족할만한 것이 못되고, 반대로, 도 3d 및 도 3e에서 보여지는 바와 같이, 질산의 첨가량이 과하게 되면, 게이트의 표면에 돌출부와 같은 팁(Tip)이 발생되어 오히려 게이트의 특성을 저하시키게 된다.
그러므로, 인산 : 초산 : 질산 : 초순수가 60∼65 : 7∼8 : 12∼13 : 17∼18의 중량비로 혼합되어진 식각액을 사용하는 경우가 가장 양호한 식각 프로파일을 얻을 수 있게 된다.
본 발명에 따르면, 스프레이 방식을 이용하여 알루미늄 금속막을 식각하기 때문에, 스프레이 압에 의해 기포를 제거할 수 있는 것에 기인하여 식각이 불완전하게 이루어지는 것을 해결할 수 있고, 아울러, 질산의 첨가량을 증가시킴으로써, 알루미늄 금속막에 대한 양호한 식각 프로파일을 얻을 수 있다.
이상에서와 같이, 본 발명은 딥 방식 대신에 스프레이 방식을 이용하기 때문에, 알루미늄 금속막의 찌꺼기가 잔류되는 것을 방지할 수 있고, 아울러, 스프레이 방식을 이용함에 있어서는 질산의 첨가량을 적절하게 조절하여 알루미늄 금속막에 대한 양호한 식각 프로파일을 얻을 수 있기 때문에, TFT LCD의 전기적 특성 및 신뢰성을 향상시킬 수 있다.
또한, 비교적 값이 싸고, 저저항의 알루미늄 금속을 사용하여 게이트를 형성할 수 있기 때문에, TFT LCD의 제작 비용을 감소시킬 수 있다. 한편, 여기에서는 본 발명의 특정 실시예에 대하여 설명하고 도시하였지만, 당업자에 의하여 이에 대한 수정과 변형을 할 수 있다. 따라서, 이하, 특허청구의 범위는 본 발명의 진정한 사상과 범위에 속하는 한 모든 수정과 변형을 포함하는것으로 이해할 수 있다.

Claims (2)

  1. 알루미늄 금속막을 식각하여 게이트를 형성하는 박막 트랜지스터 액정표시소자의 게이트 형성방법으로서,
    상기 식각 공정은 인산 : 초산 : 질산 : 초순수가 60∼65 : 7∼8 : 12∼13 : 17∼18의 중량비(wt%)로 혼합되어진 용액을 이용한 스프레이 방식으로 수행하는 것을 특징으로 하는 박막 트랜지스터 액정표시소자의 게이트 형성방법.
  2. 제 1 항에 있어서, 상기 식각액은 인산 : 초산 : 질산 : 초순수가 62.58 : 7.13 : 12.36 : 17.93의 중량비(wt%)로 혼합되어져 있는 것을 특징으로 하는 박막트랜지스터 액정표시소자의 게이트 형성방법.
KR1019980045620A 1998-10-29 1998-10-29 박막트랜지스터액정표시소자의게이트형성방법 KR100325073B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980045620A KR100325073B1 (ko) 1998-10-29 1998-10-29 박막트랜지스터액정표시소자의게이트형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980045620A KR100325073B1 (ko) 1998-10-29 1998-10-29 박막트랜지스터액정표시소자의게이트형성방법

Publications (2)

Publication Number Publication Date
KR20000027660A true KR20000027660A (ko) 2000-05-15
KR100325073B1 KR100325073B1 (ko) 2002-11-11

Family

ID=19555995

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980045620A KR100325073B1 (ko) 1998-10-29 1998-10-29 박막트랜지스터액정표시소자의게이트형성방법

Country Status (1)

Country Link
KR (1) KR100325073B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030041694A (ko) * 2001-11-21 2003-05-27 테크노세미켐 주식회사 박막트랜지스터용 액정표시장치의 게이트 전극용 식각액조성물
KR100848109B1 (ko) * 2001-10-23 2008-07-24 삼성전자주식회사 배선용 식각액, 이를 이용한 배선의 제조 방법 및 이를포함하는 박막 트랜지스터 어레이 기판의 제조 방법
KR101146385B1 (ko) * 2004-04-29 2012-05-17 엘지디스플레이 주식회사 식각용액, 이를 이용한 액정표시장치 및 그 제조방법

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4478383B2 (ja) 2002-11-26 2010-06-09 関東化学株式会社 銀を主成分とする金属薄膜のエッチング液組成物

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100848109B1 (ko) * 2001-10-23 2008-07-24 삼성전자주식회사 배선용 식각액, 이를 이용한 배선의 제조 방법 및 이를포함하는 박막 트랜지스터 어레이 기판의 제조 방법
KR20030041694A (ko) * 2001-11-21 2003-05-27 테크노세미켐 주식회사 박막트랜지스터용 액정표시장치의 게이트 전극용 식각액조성물
KR101146385B1 (ko) * 2004-04-29 2012-05-17 엘지디스플레이 주식회사 식각용액, 이를 이용한 액정표시장치 및 그 제조방법

Also Published As

Publication number Publication date
KR100325073B1 (ko) 2002-11-11

Similar Documents

Publication Publication Date Title
US8148182B2 (en) Manufacturing method of electro line for liquid crystal display device
US10727256B2 (en) Method for fabricating array substrate, array substrate and display
KR20030046851A (ko) 에천트와 이를 이용한 금속배선 제조방법 및박막트랜지스터의 제조방법
US6075257A (en) Thin film transistor substrate for a liquid crystal display having a silicide prevention insulating layer in the electrode structure
CN105789120A (zh) Tft基板的制作方法及tft基板
JPH08236775A (ja) 薄膜トランジスタおよびその製造方法
KR100325073B1 (ko) 박막트랜지스터액정표시소자의게이트형성방법
KR101136165B1 (ko) 박막 트랜지스터 및 그 제조 방법
US20030124863A1 (en) Method of forming insulating layer and method of fabricating thin film transistor using the same
KR100303348B1 (ko) 액정표시소자의 데이터 라인 형성방법
KR100289649B1 (ko) 박막트랜지스터액정표시소자의제조방법
KR20010003446A (ko) 액정표시소자의 데이터 라인 형성방법
KR100289650B1 (ko) 박막 트랜지스터 액정표시소자의 제조방법
KR100590918B1 (ko) 액정표시소자의 제조방법
KR20020076934A (ko) 박막트랜지스터 액정표시장치 및 그 제조방법
KR100494705B1 (ko) 액정표시소자의 박막트랜지스터 제조방법
US20020085167A1 (en) Method of fabricating a liquid crystal display panel
KR20040013209A (ko) 박막트랜지스터 액정표시장치의 제조방법
KR20000003756A (ko) 박막 트랜지스터 및 그의 제조방법
CN115662997A (zh) 显示面板及其制作方法、显示装置
KR20000045306A (ko) 박막 트랜지스터 액정표시소자의 제조방법
KR100336882B1 (ko) 버티컬구조의박막트랜지스터를구비한액정표시소자및그의제조방법
KR950011024B1 (ko) 액정표시장치의 박막트랜지스터의 제조방법
KR20000003758A (ko) 박막 트랜지스터 액정표시소자
KR950007356B1 (ko) 액정표시장치의 박막트랜지스터 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130107

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20140116

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20150116

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20170119

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20180118

Year of fee payment: 17

EXPY Expiration of term