KR20000025776A - 롬 제조방법 - Google Patents

Abstract

본 발명은 롬 제조방법에 관한 것으로, 종래의 플랫 롬은 제조가 완료되면 이미 프로그램된 상태이므로, 사용자의 프로그램이 불가능한 문제점이 있었다. 따라서, 본 발명은 반도체기판의 롬 영역에 산화막과 폴리실리콘이 적층된 세로방향의 배선을 소정거리 이격되도록 형성하는 공정과; 상기 배선이 형성된 롬 영역의 상부전면에 안티퓨즈층을 증착한 후, 배선이 노출되지 않을 정도로 블랭킹 식각하는 공정과; 상기 안티퓨즈층의 상부전면에 금속층을 가로방향으로 증착하는 공정을 구비하여 이루어지는 롬 제조방법을 제공하여 종래의 플랫 롬의 모스트랜지스터 형성에 요구되는 마스크의 갯수와 공정단계를 줄이고, 롬 영역의 면적을 줄일 수 있어 제조비용을 절감할 수 있는 효과와; 사용자가 프로그래밍 전압을 인가하여 롬을 프로그램할 수 있어 사용편리성이 향상되는 효과가 있다.

Description

롬 제조방법

본 발명은 롬 제조방법에 관한 것으로, 특히 제조공정을 단순화함과 아울러 제조가 완료된 후에 사용자의 프로그램이 가능하도록 한 롬 제조방법에 관한 것이다.

종래의 롬 제조방법을 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.

도1은 종래의 플랫 롬(flat ROM)을 보인 평면도이고, 도2는 도1의 플랫 롬에서 A-A선의 단면도로서, 이와같은 종래 플랫 롬의 제조방법은 반도체기판(미도시)상에 피형 불순물이온을 주입하여 롬 영역(1)을 정의하는 단계와; 상기 정의된 롬 영역(1)에 마스크를 통해 선택적으로 고농도의 엔형 불순물이온을 주입한 후, 어닐링하여 매몰 N+층(2) 및 매몰 산화막(3)을 형성하는 단계와; 상기 매몰 산화막(3)이 형성된 영역을 제외한 롬 영역(1)의 상부에 패드 산화막(4)을 형성하는 단계와; 상기 패드 산화막(4) 및 매몰 산화막(3)의 상부에 폴리실리콘(5)을 형성한 후, 상기 매몰 N+층(2) 및 매몰 산화막(3)이 형성된 영역을 제외한 롬 영역(1) 상에 문턱전압을 조절하기 위해 불순물이온을 선택적으로 주입하는 단계로 이루어진다. 이하, 상기한 바와같은 종래의 플랫 롬 제조방법을 좀더 상세히 설명한다.

먼저, 반도체기판상에 피형 불순물이온을 주입하여 롬 영역(1)을 정의한다. 이때, 피형 불순물이온은 주변영역 트랜지스터의 문턱전압을 조절하기 위하여 주입되며, 롬 영역(1)은 상기 피형 불순물이온이 주입될 때 마스크를 통해 정의된다.

그리고, 상기 정의된 롬 영역(1)에 마스크를 통해 선택적으로 고농도의 엔형 불순물이온을 주입한 후, 어닐링하여 매몰 N+층(2) 및 매몰 산화막(3)을 형성한다. 이때, 매몰 N+층(2)은 모스트랜지스터의 소스/드레인으로 세로방향의 비트/비트바 라인에 해당되며, 매몰 산화막(3)은 모스트랜지스터의 채널간을 격리시키는 필드산화막에 해당된다.

그리고, 상기 매몰 산화막(3)이 형성된 영역을 제외한 롬 영역(1)의 상부에 패드 산화막(4)을 형성한다. 이때, 패드 산화막(4)은 모스트랜지스터의 게이트산화막에 해당된다.

그리고, 상기 패드 산화막(4) 및 매몰 산화막(3)의 상부에 폴리실리콘(5)을 형성한 후, 상기 매몰 N+층(2) 및 매몰 산화막(3)이 형성된 영역을 제외한 롬 영역(1) 상에 문턱전압을 조절하기 위해 불순물이온을 선택적으로 주입한다. 이때, 상기 폴리실리콘(5)은 모스트랜지스터의 게이트전극에 해당되며, 선택적으로 주입되는 문턱전압 조절용 불순물이온에 의해 해당 모스트랜지스터의 문턱전압값이 상승한다.

따라서, 어드레스에 의해 상기 폴리실리콘(5)에 전압이 인가되면, 문턱전압값이 상승한 모스트랜지스터는 턴오프되고, 문턱전압용 불순물이온이 주입되지 않은 트랜지스터는 턴온되므로, 문턱전압 조절용 불순물이온의 선택적인 주입에 의해 상기 매몰 N+층(2)으로부터 원하는 데이터가 출력된다.

그러나, 상기한 바와같은 종래의 플랫 롬은 제조가 완료되면 이미 프로그램된 상태이므로, 사용자의 프로그램이 불가능한 문제점이 있었다.

본 발명은 상기한 바와같은 종래의 문제점을 해결하기 위하여 창안한 것으로, 본 발명의 목적은 제조공정을 단순화함과 아울러 사용자가 프로그램할 수 있는 롬 제조방법을 제공하는데 있다.

도1은 종래의 플랫 롬을 보인 평면도.

도2는 도1에 있어서, A-A선의 단면도.

도3은 본 발명의 일 실시예를 보인 수순단면도.

***도면의 주요 부분에 대한 부호의 설명***

11:반도체기판 12:게이트산화막

13:폴리실리콘 14:층간절연막

15:안티퓨즈층 16:금속층

PR1:포토레지스트 패턴

상기한 바와같은 본 발명의 목적을 달성하기 위한 롬 제조방법의 바람직한 일 실시예는 반도체기판의 롬 영역에 산화막과 폴리실리콘이 적층된 세로방향의 배선을 소정거리 이격되도록 형성하는 공정과; 상기 배선이 형성된 롬 영역의 상부전면에 안티퓨즈층을 증착한 후, 배선이 노출되지 않을 정도로 블랭킹 식각(blanking etch)하는 공정과; 상기 안티퓨즈층의 상부전면에 금속층을 가로방향으로 증착하는 공정을 구비하여 이루어짐을 특징으로 한다.

상기한 바와같은 본 발명의 일 실시예를 첨부한 도3a 내지 도3e의 수순단면도를 참조하여 상세히 설명하면 다음과 같다.

먼저, 도3a에 도시한 바와같이 반도체기판(11)상에 게이트산화막(12) 및 폴리실리콘(13)의 적층구조로 게이트를 형성하고, 그 상부에 층간절연막(14)을 형성하는 주변회로의 트랜지스터 제조공정시에 반도체기판(11)의 롬 영역에도 게이트산화막(12) 및 폴리실리콘(13)의 적층구조를 세로방향으로 소정거리 이격되도록 형성하고, 그 적층구조의 상부전면에 층간절연막(14)을 형성한다.

그리고, 도3b에 도시한 바와같이 상기 층간절연막(14)의 상부전면에 포토레지스트를 도포한 후, 노광 및 현상하여 롬 영역의 층간절연막(14)이 노출되도록 포토레지스트 패턴(PR1)을 형성하고, 그 포토레지스트 패턴(PR1)을 적용하여 노출된 층간절연막(14)을 제거한다.

그리고, 도3c에 도시한 바와같이 상기 포토레지스트 패턴(PR1)을 제거하고, 반도체기판(11)의 상부전면에 안티퓨즈층(15)을 형성한다. 이때, 안티퓨즈층(15)으로는 비정질실리콘을 사용한다.

그리고, 도3d에 도시한 바와같이 상기 롬 영역에 형성된 게이트산화막(12) 및 폴리실리콘(13)의 적층구조 상부에 안티퓨즈층(15)이 적당한 두께로 형성되도록 안티퓨즈층(15)을 블랭킹 식각한다.

그리고, 도3e에 도시한 바와같이 상기 안티퓨즈층(15) 및 층간절연막(14)의 상부에 금속층(16)을 가로방향으로 증착하여 롬 제조를 완료한다.

상기한 바와같이 제조된 롬의 코딩과정을 설명하면 다음과 같다.

먼저, 코딩하고자 하는 금속층(16)과 폴리실리콘(13)을 선택한다.

그리고, 상기 선택된 금속층(16)에 프로그래밍 전압을 인가한다. 이때, 프로그래밍 전압은 상기 금속층(16)의 하부에 형성된 안티퓨즈층(15)의 비정질실리콘이 용해되는 전압이다.

따라서, 프로그래밍 전압이 가해진 금속층(16)과 상기 선택된 폴리실리콘(13) 사이의 안티퓨즈층(15)은 전계의 집중으로 인해 비정질실리콘이 용해되어 선택된 금속층(16)과 폴리실리콘(13)이 접촉되게 된다.

상기한 바와같은 본 발명에 의한 롬 제조방법은 종래의 플랫 롬의 모스트랜지스터 형성에 요구되는 마스크의 갯수와 공정단계를 줄이고, 롬 영역의 면적을 줄일 수 있어 제조비용을 절감할 수 있는 효과와; 사용자가 프로그래밍 전압을 인가하여 롬을 프로그램할 수 있어 사용편리성이 향상되는 효과가 있다.

Claims (2)

1. 반도체기판의 롬 영역에 산화막과 폴리실리콘이 적층된 세로방향의 배선을 소정거리 이격되도록 형성하는 공정과; 상기 배선이 형성된 롬 영역의 상부전면에 안티퓨즈층을 증착한 후, 배선이 노출되지 않을 정도로 블랭킹 식각하는 공정과; 상기 안티퓨즈층의 상부전면에 금속층을 가로방향으로 증착하는 공정을 구비하여 이루어지는 것을 특징으로 하는 롬 제조방법.
2. 제 1항에 있어서, 상기 안티퓨즈층은 비정질실리콘으로 형성되는 것을 특징으로 하는 롬 제조방법.