KR20000023413A - 디스큐 회로 - Google Patents

Abstract

회로규모를 크게 하지 않고 타이밍조정의 오차를 저감할 수 있고, 또한 고정밀도의 디스큐(de-skew)를 행한다.

테스터핀(1a)의 타이밍조정은 반도체스위치(3a, 3n)를 온으로 하고, 테스터핀(1a)을 기준핀인 테스터핀(1n)과 접속하여 행하여진다. 마찬가지로, 테스터핀 (1b)의 타이밍조정은 반도체스위치(3b, 3n)를 온으로 하고, 테스터핀(1b)을 기준핀인 테스터핀(1n)과 접속하여 행하여진다. 어느 쪽의 경우에도, 전송라인을 접속하고 있는 반도체스위치의 온저항과, 전송라인의 라인 임피던스는, 모두 측정 보드(4)상에 준비된 임피던스정합저항(5)에 의해 정합된다.

Description

디스큐 회로{DE-SKEW CIRCUIT}

본 발명은, IC테스터에 있어서, 측정보드상에 탑재된 피측정 장치(DUT: Devi ce under Test, 이하, DUT라 칭한다)를 시험하는 디스큐 회로(de-skew circuit)에 관한 것이다.

도 2는, 종래 기술에 의한 디스큐 회로의 구성을 나타내는 회로도이다. 도면에 있어서, 참조번호 (1a, 1b, …, 1n)은 테스터핀이고, 참조번호 (2a, 2b, …, 2n)은 전송라인이며, 참조번호(4)는 측정 보드, 참조번호(6a, 6b, …, 6n)은 릴레이이고, 참조번호(7)은 릴레이 매트릭스회로이며, 참조번호(8)은 기준핀이다.

먼저, 테스터핀(1a)에 대한 타이밍조정은, 릴레이(6a)를 온으로 하고, 릴레이 매트릭스회로(7)에서 테스터핀(1a)의 라인을 선택하여 기준핀(8)과 접속하여 행하여진다. 마찬가지로, 테스터핀(1n)의 타이밍조정은 릴레이(6n)를 온으로 하고, 릴레이 매트릭스회로(7)에서 테스터핀(1n)의 라인을 선택하며, 기준핀(8)과 접속하여 행하여진다.

그런데, 종래의 기술에서는 타이밍조정시에, 실제로 DUT를 측정할 때에는 측정 보드(4)상에서 측정을 행하기 때문에, 타이밍조정시와 조건이 달라 오차가 발생한다고 하는 문제가 있다.

또한, 측정 보드(4)상에 릴레이로 구성된 매트릭스회로(7)를 장착하면, 물리적인 회로규모가 너무 커져 버린다고 하는 문제가 있다. 그래서, 릴레이 대신에 반도체 스위치를 사용하면, 반도체스위치는 온저항이 크기 때문에, 전송라인에 임피던스의 부정합이 발생하여, 파형을 열화시켜 버린다고 하는 문제가 있다.

본 발명은 상술한 사정을 감안하여 이루어진 것으로, 회로규모를 크게 하지 않고, 타이밍조정의 오차를 저감시킬 수 있으며, 또한 고정밀도의 디스큐를 행할 수 있는 디스큐 회로를 제공하는 것을 목적으로 한다.

도 1은, 본 발명에 의한 디스큐 회로의 구성을 나타내는 회로도,

도 2는, 종래기술의 디스큐 회로의 구성을 나타내는 회로도이다.

<도면의 주요 부분에 대한 부호의 설명>

1a, 1b, …, 1n : 테스터핀 2a, 2b, …, 2n : 전송라인

3a, 3b, …, 3n : 반도체 스위치 4 : 측정보드

5 : 임피던스정합저항 6a, 6b, …, 6n : 릴레이

7 : 릴레이 매트릭스회로 8 : 기준핀

상술한 문제점을 해결하기 위해서, 청구항 1에 기재된 발명에서는, 측정보드상에 탑재된 피측정 장치를 시험하는 디스큐 회로에 있어서, 피측정 장치에 신호를 인가하거나, 피측정 장치로부터 출력되는 신호를 판정하는 복수의 테스터핀과, 상기 복수의 테스터핀과 상기 측정보드를 접속하는 전송라인과, 상기 복수의 테스터핀마다 상기 측정보드상에 설치되어 일끝단을 상기 전송라인에 접속하고, 다른 끝단을 측정보드상에서 공통으로 접속하여 테스터핀끼리의 접속 및 절단을 행하는 복수의 반도체스위치를 구비하는 것을 특징으로 한다.

또한, 청구항 2에 기재된 발명에서는, 청구항 1에 기재된 디스큐 회로에 있어서, 상기 복수의 테스터핀중, 어느 하나를 기준핀으로 하고, 이 기준핀과 타이밍조정대상의 테스터핀을, 대응하는 반도체스위치를 온상태로 하고 접속하여, 타이밍조정대상의 테스터핀의 타이밍조정을 행하는 것을 특징으로 한다.

또한, 청구항 3에 기재된 발명에서는, 청구항 1 또는 2에 기재된 디 스큐회로에 있어서, 상기 측정 보드상에 설치되어, 일끝단을 상기 복수의 반도체스위치의 공통접속점에 접속하고, 다른 끝단을 접지한 임피던스정합저항을 구비하는 것을 특징으로 한다.

본 발명에서는, 테스터핀의 타이밍조정은 상기 복수의 테스터핀중, 기준핀과 타이밍 조정대상의 테스터핀을, 측정보드상에 설치된 대응하는 반도체스위치를 온상태로 하고 접속하여 타이밍조정대상의 테스터핀의 타이밍조정을 행하도록 하였기 때문에, 회로규모를 크게 하지 않고 타이밍조정의 오차를 저감하는 것이 가능하고, 또한 고정밀도의 디스큐를 행하는 것이 가능해진다. 또한, 전송라인을 접속하고 있는 반도체스위치의 온저항과, 전송라인의 라인 임피던스는, 마찬가지로 측정 보드상에 준비된 임피던스정합저항에 의해 정합된다.

[발명의 실시형태]

이하, 도면을 사용하여 본 발명의 실시의 형태를 설명한다.

도 1은, 본 발명의 실시형태에 따른 전체 구성을 나타내는 회로도이다. 도면에 있어서, 참조번호(1a, 1b, …, 1n)은 DUT에 신호를 인가하거나, DUT로부터 출력되는 신호를 판정하는 기능을 가진 테스터핀이다. 참조번호(2a, 2b, …, 2n)은 각각 대응하는 테스터핀과 측정 보드(4)를 접속하는 전송라인이다. 참조번호(3a, 3b, …, 3n)은 측정 보드(4)상에 배설되어 각각 대응하는 테스터핀과 다른 테스터핀과의 접속 및 분리를 행하는 반도체스위치이다. 참조번호(4)는 DUT를 탑재하는 측정보드이다. 참조번호(5)는 측정 보드(4)상에 배설되어, 일끝단을 반도체스위치와 반도체스위치의 공통 접속점에 접속하고, 다른 끝단을 GND에 접속한 임피던스정합저항이다.

먼저, 테스터핀(1n)을 기준핀으로 했을 때에 대하여 설명한다. 테스터핀 (1a)의 타이밍조정은 반도체스위치(3a,3n)를 온으로 하고, 테스터핀(1a)을 기준핀인 테스터핀(1n)과 접속하여 행하여진다. 이 때, 전송라인(2a)과 전송라인(2n)을 접속하고 있는 반도체스위치의 온저항과, 전송라인의 라인 임피던스는, 모두 측정 보드(4)상에 준비된 임피던스정합저항(5)에 의해 정합되므로, 고품질의 파형을 전송할 수 있고, 고정밀도의 타이밍조정을 행할 수 있다.

마찬가지로, 테스터핀(1b)의 타이밍조정은 반도체스위치(3b, 3n)를 온으로 하고, 테스터핀(1b)을 기준핀인 테스터핀(1n)과 접속하여 행하여진다. 이 때, 전송라인(2b)과 전송라인(2n)을 접속하고 있는 반도체스위치의 온저항과, 전송라인의 라인 임피던스는, 모두 측정 보드(4)상에 준비된 임피던스정합저항(5)에 의해 정합되므로, 고품질의 파형을 전송할 수 있고, 고정밀도의 타이밍조정을 행할 수 있다.

이상 설명한 바와 같이, 본 발명에 의하면, 실제로 DUT를 측정할 때와 같은 측정 보드상에서 타이밍조정을 행하도록 하였기 때문에, 회로규모를 크게 하지 않고 타이밍조정의 오차를 저감할 수 있고, 또한 고정밀도의 디스큐를 행할 수 있다고 하는 이점을 얻을 수 있다.

Claims (3)

1. 측정 보드상에 탑재된 피측정 장치를 시험하는 디스큐회로에 있어서,

   피측정 장치에 신호를 인가하거나, 피측정 장치로부터 출력되는 신호를 판정하는 복수의 테스터핀과,

   상기 복수의 테스터핀과 상기 측정 보드를 접속하는 전송라인과,

   상기 복수의 테스터핀마다 상기 측정 보드상에 설치되어, 일끝단을 상기 전송라인에 접속하고, 다른 끝단을 측정 보드상에서 공통 접속하여, 테스터핀끼리의 접속 및 절단을 행하는 복수의 반도체스위치를 구비하는 것을 특징으로 하는 디스큐회로.
2. 제 1 항에 있어서, 상기 복수의 테스터핀중, 어느 하나를 기준핀으로 하고, 이 기준핀과 타이밍조정대상의 테스터핀을, 대응하는 반도체스위치를 온상태로 하고 접속하여, 타이밍조정대상의 테스터핀의 타이밍조정을 행하는 것을 특징으로 하는 디스큐회로.
3. 제 1 항 또는 제 2 항에 있어서, 상기 측정 보드상에 설치되어, 일끝단을 상기 복수의 반도체스위치의 공통접속점에 접속하고, 다른 끝단을 접지한 임피던스정합저항을 더욱 구비하는 것을 특징으로 하는 디스큐회로.