KR20000021078A - 비트라인 센스앰프의 구동장치 - Google Patents

비트라인 센스앰프의 구동장치 Download PDF

Info

Publication number
KR20000021078A
KR20000021078A KR1019980040015A KR19980040015A KR20000021078A KR 20000021078 A KR20000021078 A KR 20000021078A KR 1019980040015 A KR1019980040015 A KR 1019980040015A KR 19980040015 A KR19980040015 A KR 19980040015A KR 20000021078 A KR20000021078 A KR 20000021078A
Authority
KR
South Korea
Prior art keywords
bit line
pull
driving
sense amplifier
power supply
Prior art date
Application number
KR1019980040015A
Other languages
English (en)
Inventor
홍종훈
Original Assignee
김영환
현대반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대반도체 주식회사 filed Critical 김영환
Priority to KR1019980040015A priority Critical patent/KR20000021078A/ko
Publication of KR20000021078A publication Critical patent/KR20000021078A/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/08—Control thereof
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines

Abstract

본 발명은 비트라인센스앰프 구동장치에 관한 것으로, 종래에는 비트라인을 보다 빠르게 센싱하기 위해서는 비트라인 풀업 트랜지스터의 사이즈가 커지고, 또한 프리챠지시 이퀄라이저부에 전원전압이 입력되므로 이퀄라이저 되는 시간이 늦어지는 문제점이 있었다. 따라서, 본 발명은 비트라인을 외부 전원전압레벨 및 내부 전원전압레벨로 구동시키는 풀업구동부와; 비트라인을 접지전압레벨로 구동시키는 풀다운구동부와; 상기 풀업구동부 및 상기 풀다운구동부를 이퀄라이저신호에 의해 이퀄라이저 시키는 이퀄라이저부로 구성된 비트라인 센스앰프의 구동장치에 있어서, 센스앰프인에이블시 상기 풀업구동부를 외부전원전압레벨로 풀업시키는 대신에 서브바이어스전압레벨로 풀업시키고, 비트라인 프리챠지시 상기 이퀄라이저부는 부팅전압레벨의 신호를 가산한 이퀄라이저신호를 입력받게 함으로써 비트라인의 프리챠지시 비트라인을 보다 빠르게 프리챠지레벨로 챠지시켜 낮은 전압의 반도체 메모리에서 비트라인을 보다 빠르게 센싱할 수 있고, 또한 오버 드라이브구간동안 동작하는 트랜지스터의 사이즈를 작게 하여 칩의 면적을 최소화할 수 있는 효과가 있다.

Description

비트라인 센스앰프의 구동장치
본 발명은 비트라인센스앰프의 구동장치에 관한 것으로, 특히 비트라인의 프리챠지시 비트라인을 보다 빠르게 프리챠지레벨로 챠지시켜 낮은 전압의 반도체 메모리에서 비트라인을 보다 빠르게 센싱할 수 있도록 한 비트라인센스앰프의 구동장치에 관한 것이다.
도1은 일반적인 비트라인센스앰프의 구동장치에 대한 구성을 보인 블록도로서, 이에 도시된 바와같이 비트라인을 외부 전원전압(VCC) 레벨 및 내부 전원전압(VDC) 레벨로 구동시키는 풀업구동부(10)와; 비트라인을 접지전압(VSS) 레벨로 구동시키는 풀다운구동부(12)와; 상기 풀업구동부(10) 및 상기 풀다운구동부(12)를 이퀄라이저신호(EQ)에 의해 이퀄라이저 시키는 이퀄라이저부(11)로 구성된다.
상기 풀업구동부(10)는 소스에 외부 전원전압(VCC)이 인가되고 게이트에 제1 입력신호(SP1)가 인가된 제1 피모스트랜지스터(PM1)의 드레인과 소스에 내부 전원전압(VDC)이 인가되고 게이트에 제2 입력신호(SP2)가 인가된 제2 피모스트랜지스터(PM2)의 드레인을 공통 접속하여 그 공통접속점에서 제1 출력신호(SPC)가 발생하도록 구성된다.
상기 이퀄라이저부(11)는 상기 풀업구동부(10)의 제1 출력신호(SPC)가 드레인에 인가되고 이퀄라이저신호(EQ)가 게이트에 인가된 제1 엔모스트랜지스터(NM1)의 소스를 게이트에 이퀄라이저신호(EQ)가 인가된 제2 엔모스트랜지스터(NM2)의 드레인에 접속하고, 상기 제2 엔모스트랜지스터(NM2)의 소스를 상기 풀업구동부(10)의 제1 출력신호(SPC)가 드레인에 인가되고 이퀄라이저신호(EQ)가 게이트에 인가된 제3 엔모스트랜지스터(NM3)의 소스에 공통 접속하여 그 공통접속점에서 제2 출력신호(SNC/)가 발생하도록 구성된다.
상기 풀다운구동부(12)는 게이트에 제3 입력신호(SN)가 인가되고 드레인에 상기 이퀄라이저부(11)의 제2 출력신호(SNC/)가 인가되며 소스가 접지된 엔모스트랜지스터(NM4)로 구성된다.
이와같이 구성된 종래 장치의 동작을 도2의 타이밍도를 참조하여 상세히 설명한다.
처음에, 비트라인 센스앰프를 구동할 때 풀업구동부(10)를 먼저 인에이블시킨후 풀다운구동부(12)를 인에이블시킨다.
여기서, 도2의 (a)는 상기 비트라인 센스앰프를 인에블시키는 신호이다.
상기 풀업구동부(11)의 외부 전원전압(VCC) 레벨로 풀업하는 제1 피모스트랜지스터(PM1)는 게이트에 도2의 (b)와 같은 제1 입력신호(SP1)를 게이트에 인가받아 그 신호(SP1)의 접지전압(VSS) 레벨에서 턴온된다.
그러면, 상기 풀업구동부(10)의 제1 출력신호(SPC)는 상기 제1 피모스트랜지스터(PM1)를 통해 들어오는 전원전압(VCC) 레벨로 풀업되어 도2의 (f)와 같이 일부구간이 전원전압(VCC) 레벨로 풀업된 후, 내부 전원전압(VDC) 레벨로 풀업하는 제2 피모스트랜지스터(PM2)의 게이트에 도2의 (c)와 같은 제2 입력신호(SP2)를 인가하면 그 신호의 접지전압(VSS) 레벨에서 제1 출력신호(SPC)를 내부 전원전압(VDC) 레벨로 유지시킨다.
이후, 풀다운구동부(12)를 구동시킬 경우 풀다운하는 엔모스트랜지스터(NM4)의 게이트에 도2의 (d)와 같은 신호(SN)가 입력되어 그 신호(SN)의 전원전압(VCC) 레벨에서 제2 출력신호(SNC/)를 도2의 (g)와 같이 접지전압(VSS) 레벨로 풀다운시킨다.
그리고, 센스앰프 인에이블구간을 제외한 프리챠지시에는 이퀄라이저부(11)의 엔모스트랜지스터(NM1~NM3)의 게이트에 도2의 (e)와 같은 신호(EQ)가 인가되어 그 신호(EQ)의 전원전압(VCC) 레벨에서 제1,제2 출력신호(SPC),(SNC)를 1/2 전원전압(VCC) 레벨로 유지된다.
그러나, 상기와 같은 종래 기술은 비트라인을 보다 빠르게 센싱하기 위해서는 비트라인 풀업 트랜지스터의 사이즈가 커지고, 또한 프리챠지시 이퀄라이저부에 전원전압이 입력되므로 이퀄라이저 되는 시간이 늦어지는 문제점이 있었다.
따라서, 상기와 같은 문제점을 감안하여 창안한 본 발명은 비트라인의 프리챠지시 비트라인을 보다 빠르게 프리챠지레벨로 챠지시켜 낮은 전압의 반도체 메모리에서 비트라인을 보다 빠르게 센싱할 수 있도록 한 비트라인센스앰프의 구동장치를 제공함에 그 목적이 있다.
도1은 일반적인 비트라인 센스앰프의 구동장치에 대한 구성을 보인 회로도.
도2는 도1에 적용되는 종래 각 부분의 타이밍도.
도3은 도1에 적용되는 본 발명 각 부분의 타이밍도.
*****도면의 주요부분에 대한 부호의 설명*****
10:풀업구동부 11:이퀄라이저부
12:풀다운구동부
상기와 같은 목적을 달성하기 위한 본 발명은 비트라인을 외부 전원전압레벨 및 내부 전원전압레벨로 구동시키는 풀업구동부와; 비트라인을 접지전압레벨로 구동시키는 풀다운구동부와; 상기 풀업구동부 및 상기 풀다운구동부를 이퀄라이저신호에 의해 이퀄라이저 시키는 이퀄라이저부로 구성된 비트라인 센스앰프의 구동장치에 있어서, 센스앰프인에이블시 상기 풀업구동부를 외부전원전압레벨로 풀업시키는 대신에 서브바이어스전압레벨로 풀업시키고, 비트라인 프리챠지시 상기 이퀄라이저부는 부팅전압레벨의 신호를 가산한 이퀄라이저신호를 입력받는 것을 특징으로 한다.
이하, 본 발명에 의한 비트라인 센스앰프 구동장치에 대한 작용 및 효과를 첨부한 도3의 타이밍도를 참조하여 상세히 설명한다.
먼저, 본 발명의 구성은 종래 도면인 도1과 동일하므로 일반적인 동작 또한 종래와 동일한데 이를 본 발명의 타이밍도인 도3을 참조하여 설명한다.
즉, 종래와 같이 비트라인 센스앰프를 구동할 때 풀업구동부(10)를 먼저 인에이블시킨후 풀다운구동부(12)를 인에이블시킨다.
여기서, 도3의 (a)는 상기 비트라인 센스앰프를 인에블시키는 신호이다.
상기 풀업구동부(11)의 외부 전원전압(VCC) 레벨로 풀업하는 제1 피모스트랜지스터(PM1)는 게이트에 도3의 (b)와 같은 서브바이서스전압(VBB)을 제1 입력신호(SP1)로 게이트에 인가받아 그 신호(SP1)의 서브바이어스전압(VBB) 레벨에서 턴온된다.
그러면, 상기 풀업구동부(10)의 제1 출력신호(SPC)는 상기 제1 피모스트랜지스터(PM1)를 통해 들어오는 전원전압(VCC) 레벨로 풀업되어 도2의 (f)와 같이 일부구간이 전원전압(VCC) 레벨로 풀업된후, 내부 전원전압(VDC) 레벨로 풀업하는 제2 피모스트랜지스터(PM2)의 게이트에 도3의 (c)와 같은 제2 입력신호(SP2)를 인가하면 그 신호의 접지전압(VSS) 레벨에서 제1 출력신호(SPC)를 내부 전원전압(VDC) 레벨로 유지시킨다.
이후, 풀다운구동부(12)를 구동시킬 경우 풀다운하는 엔모스트랜지스터(NM4)의 게이트에 도3의 (d)와 같은 신호(SN)가 입력되어 그 신호(SN)의 전원전압(VCC) 레벨에서 제2 출력신호(SNC/)를 도3의 (g)와 같이 접지전압(VSS) 레벨로 풀다운시킨다.
그리고, 센스앰프인에이블구간을 제외한 프리챠지시에는 이퀄라이저부(11)의 엔모스트랜지스터(NM1~NM3)의 게이트에 도3의 (e)와 같은 신호(EQ)가 인가되어 그 신호(EQ)의 전원전압(VCC) 레벨에서 제1,제2 출력신호(SPC),(SNC)를 1/2 전원전압(VCC) 레벨로 유지된다.
즉, 상기와 같이 본 발명은 입력되는 신호(SP1),(EQ)가 다른데 도3의 (f)와 같이 센스앰프 인에이블시 오버 드라이브(OVER DRIVE) 구간동안 상기 풀업구동부(10)의 제1 피모스트랜지스터(PM1)의 소스에 도3의 (b)와 같은 서브바이어스전압(VBB)을 인가시킴으로써 그 제1 피모스트랜지스터(PM1)의 게이트-소스간의 전압(Vgs)이 커지게 된다.
이에 따라, 상기 제1 피모스트랜지스터(PM1)의 사이즈를 작게 가져갈 수 있다. 그리고, 비트라인 프리챠지시 이퀄라이저부(11)의 입력신호인 이퀄라이저신호(EQ)에 부팅전압(Vpp)을 가하여 도3의 (f)와 같이 프리챠지 시점에서 도착점까지를 빨리 가져간다.
즉, 비트라인 프리챠지시 이퀄라이저부(11)의 엔모스트랜지스터(NM1~NM3)의 게이트에 도3의 (e)와 같은 이퀄라이저신호를 인가하면 도3의 (f)와 같이 비트라인을 빠르게 프리챠지 레벨로 천이시킬수 있다.
이상에서 상세히 설명한 바와같이 본 발명은 비트라인의 프리챠지시 비트라인을 보다 빠르게 프리챠지레벨로 챠지시켜 낮은 전압의 반도체 메모리에서 비트라인을 보다 빠르게 센싱할 수 있고, 또한 오버 드라이브구간동안 동작하는 트랜지스터의 사이즈를 작게 하여 칩의 면적을 최소화할 수 있는 효과가 있다.

Claims (1)

  1. 비트라인을 외부 전원전압레벨 및 내부 전원전압레벨로 구동시키는 풀업구동부와; 비트라인을 접지전압레벨로 구동시키는 풀다운구동부와; 상기 풀업구동부 및 상기 풀다운구동부를 이퀄라이저신호에 의해 이퀄라이저 시키는 이퀄라이저부로 구성된 비트라인 센스앰프 구동장치에 있어서, 센스앰프인에이블시 상기 풀업구동부를 외부전원전압레벨로 풀업시키는 대신에 서브바이어스전압레벨로 풀업시키고, 비트라인 프리챠지시 상기 이퀄라이저부는 부팅전압레벨의 신호를 가산한 이퀄라이저신호를 입력받는 것을 특징으로 하는 비트라인 센스앰프 구동장치.
KR1019980040015A 1998-09-25 1998-09-25 비트라인 센스앰프의 구동장치 KR20000021078A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980040015A KR20000021078A (ko) 1998-09-25 1998-09-25 비트라인 센스앰프의 구동장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980040015A KR20000021078A (ko) 1998-09-25 1998-09-25 비트라인 센스앰프의 구동장치

Publications (1)

Publication Number Publication Date
KR20000021078A true KR20000021078A (ko) 2000-04-15

Family

ID=19551990

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980040015A KR20000021078A (ko) 1998-09-25 1998-09-25 비트라인 센스앰프의 구동장치

Country Status (1)

Country Link
KR (1) KR20000021078A (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100378687B1 (ko) * 2000-12-27 2003-04-07 주식회사 하이닉스반도체 반도체 메모리 장치와 그의 프리차지 방법
KR100456990B1 (ko) * 2001-06-28 2004-11-10 샤프 가부시키가이샤 반도체기억장치 및 이를 사용한 정보기기
KR100693782B1 (ko) * 2001-06-30 2007-03-12 주식회사 하이닉스반도체 센스앰프 드라이버
US8009494B2 (en) 2009-01-19 2011-08-30 Samsung Electronics Co., Ltd. Semiconductor memory device implementing full-VDD bit line precharge scheme using bit line sense amplifier
US8228514B2 (en) 2004-06-15 2012-07-24 Canon Kabushiki Kaisha Information processing apparatus, data processing method, and computer readable medium storing print control program for performing data processing method for transmitting bitmap data to an image forming apparatus

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100378687B1 (ko) * 2000-12-27 2003-04-07 주식회사 하이닉스반도체 반도체 메모리 장치와 그의 프리차지 방법
KR100456990B1 (ko) * 2001-06-28 2004-11-10 샤프 가부시키가이샤 반도체기억장치 및 이를 사용한 정보기기
KR100693782B1 (ko) * 2001-06-30 2007-03-12 주식회사 하이닉스반도체 센스앰프 드라이버
US8228514B2 (en) 2004-06-15 2012-07-24 Canon Kabushiki Kaisha Information processing apparatus, data processing method, and computer readable medium storing print control program for performing data processing method for transmitting bitmap data to an image forming apparatus
US8009494B2 (en) 2009-01-19 2011-08-30 Samsung Electronics Co., Ltd. Semiconductor memory device implementing full-VDD bit line precharge scheme using bit line sense amplifier

Similar Documents

Publication Publication Date Title
KR0132504B1 (ko) 데이타 출력버퍼
US8023314B2 (en) Dynamic memory word line driver scheme
JPH07182860A (ja) 半導体メモリ装置のワード線駆動回路
US7116596B2 (en) Method of apparatus for enhanced sensing of low voltage memory
US5214602A (en) Dynamic memory word line driver scheme
US7161860B2 (en) Local input/output line precharge circuit of semiconductor memory device
KR19990066047A (ko) 오버 드라이빙 제어회로
KR960006911B1 (ko) 데이타 출력버퍼
US6985399B2 (en) Main word line driver circuit receiving negative voltage in semiconductor memory device
JPH0752585B2 (ja) 記憶素子内の読取増幅駆動部
JP3202481B2 (ja) 半導体集積回路
US6111802A (en) Semiconductor memory device
US5835449A (en) Hyper page mode control circuit for a semiconductor memory device
KR20000021078A (ko) 비트라인 센스앰프의 구동장치
US5737275A (en) Word line selection circuit for static random access memory
JP3783889B2 (ja) ビットラインプリチャージ回路
KR940004516B1 (ko) 반도체 메모리의 고속 센싱장치
JPS6239912A (ja) Ｍｏｓブ−トストラツプ・ドライバ回路
JP3554638B2 (ja) 半導体回路
KR100701683B1 (ko) 센스 앰프 전원제어회로
JPH0217872B2 (ko)
KR20040007903A (ko) 반도체 메모리 장치
KR100224789B1 (ko) 고전위 발생 회로
JPH04278295A (ja) 半導体メモリ
JPH06150656A (ja) 半導体記憶装置

Legal Events

Date Code Title Description
N231 Notification of change of applicant
WITN Withdrawal due to no request for examination