KR20000019967A - 플래시 메모리장치의 기록 확인을 위한 바이어스 전압 발생회로 - Google Patents

플래시 메모리장치의 기록 확인을 위한 바이어스 전압 발생회로 Download PDF

Info

Publication number
KR20000019967A
KR20000019967A KR1019980038331A KR19980038331A KR20000019967A KR 20000019967 A KR20000019967 A KR 20000019967A KR 1019980038331 A KR1019980038331 A KR 1019980038331A KR 19980038331 A KR19980038331 A KR 19980038331A KR 20000019967 A KR20000019967 A KR 20000019967A
Authority
KR
South Korea
Prior art keywords
bias voltage
read
cell
write
read voltage
Prior art date
Application number
KR1019980038331A
Other languages
English (en)
Inventor
최종광
이풍엽
Original Assignee
김영환
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업 주식회사 filed Critical 김영환
Priority to KR1019980038331A priority Critical patent/KR20000019967A/ko
Publication of KR20000019967A publication Critical patent/KR20000019967A/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/344—Arrangements for verifying correct erasure or for detecting overerased cells
    • G11C16/3445—Circuits or methods to verify correct erasure of nonvolatile memory cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
    • G11C5/146—Substrate bias generators

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Read Only Memory (AREA)

Abstract

본 발명은 플래시 메모리장치의 기록 확인을 위한 바이어스 전압 발생회로에 관한 것으로, 특히 이 회로는 데이터의 프로그램 및 소거 가능한 다수 개의 메모리 셀들을 가지는 메모리 셀 어레이부와, 기록 확인 신호에 응답하여 확인 셀에 기록된 데이터를 독출해서 메모리 셀 어레이부에서 선택된 셀에 기록된 데이터의 프로그램 및 소거 상태를 확인하는 기록 확인용 셀 블록과, 바이어스 전압을 발생하는 바이어스 전압 발생부와, 바이어스 전압 발생부로부터 인가된 신호에 응답하여 메모리 셀 어레이를 구성하는 셀의 제어 게이트에 디바이스가 프로그램 및 독출 상태일 때의 독출 전압 및 소거 상태일 때 해당 독출 전압을 공급하는 제 1 독출 전압 공급부와, 구동 신호 및 바이어스 전압 발생부로부터 인가된 신호에 의해 응답하여 기록 확인용 셀 블록의 각 셀의 제어 게이트에 셀이 프로그램된 상태인지를 확인하기 위한 독출 전압을 공급하며 소거된 상태를 확인할 경우 제 1 독출 전압 공급부의 출력 전압보다 소정 레벨 낮은 독출 전압을 공급하는 제 2 독출 전압 공급부를 가지는 독출 바이어스 전압 발생부를 구비한다. 따라서 본 발명은 디바이스의 비보호 모드 확인시 메모리 셀 어레이부와 기록 확인용 셀 블록에 공급되어지는 독출 바이어스 전압 차를 두어 디바이스의 오동작을 방지할 수 있다.

Description

플래시 메모리장치의 기록 확인을 위한 바이어스 전압 발생회로
본 발명은 데이터가 전기적으로 소거되고 프로그램되는 반도체 메모리 장치에 관한 것으로, 특히 메모리 셀 어레이와 이를 제외한 비보호/보호 셀 블록 내지 리던던시 플래그 셀 블록등의 회로에 데이터 독출시 전압 레벨을 안정적으로 유지하기 위해 공급되는 전압(Vccr)을 각각 다른 전압 레벨로 공급하므로써 디바이스의 질과 신뢰성을 향상시킬 수 있는 플래시 메모리장치의 기록 확인을 위한 바이어스 전압 발생회로에 관한 것이다.
비휘발성 반도체 장치는 전원이 중단되어도 저장된 데이터가 손실되지 않는 장점을 가지고 있어 PC Bios용, Set-top Box, 프린터 및 네트워크 서버 등의 데이터 저장용으로 많이 사용되고 있으며, 최근에는 디지털 카메라와 휴대폰 등에서도 많이 이용되고 있다.
이러한 비휘발성 메모리들 중에서도 모든 셀의 데이터를 전기적으로 일괄 소거하는 기능을 가지는 플래시 메모리(Flash Memory)는 고집적화 추세에 따라 메모리의 셀을 선택하기 위한 선택 트랜지스터가 메모리 셀의 제어 게이트 상부에 연결된 게이트 구조인 스플리트 게이트 플래시 메모리(Split Gate Flash Memory)로 개선되어 제품에 사용되고 있다.
한편, 플래시 메모리 등의 반도체 메모리 장치는 섹터(또는 블럭) 단위로 메모리 셀 어레이 중 선택된 셀에 대하여 프로그램/소거 동작을 허가하거나 이를 금지하도록 확인(verification)하는 기록 확인용 셀 블록을 가진다. 이로서, 다수개의 메모리셀은 한번의 기록 동작으로 프로그램/소거되기 때문에 메모리장치의 기록 이 점차 고속화되어가고 있다.
도 1은 종래 기술에 의한 스플리트 게이트 플래시 메모리의 독출 바이어스 전압 발생장치를 나타낸 회로도이다. 이때, 스플리트 게이트 플래시 메모리장치의 메모리 셀은 스택 형태의 제어 게이트(4) 및 부유 게이트(6)와, 제어 게이트(4) 상부면에서 상기 게이트들(4,6)의 측면을 둘러싼 선택 게이트(2)와, 게이트 하부의 채널 영역에 의해 상호 이격되는 소스/드레인(8,10)을 가진다.
이를 참조하면, 독출 바이어스 전압 발생장치를 구비한 스플리트 게이트 플래시 메모리장치는 데이터의 프로그램 및 소거 가능한 다수 개의 메모리 셀들을 가지는 메모리 셀 어레이부(20)와, 기록 확인 신호(Vop2)에 응답하여 구동되는 구동 트랜지스터(32)와, 상기 구동 트랜지스터(32)의 구동 신호에 응답하여 상기 메모리 셀들의 기록 상태를 확인하기 위한 확인 셀(34)에 기록된 데이터를 독출해서 상기 메모리 셀 어레이부(20)에서 선택된 셀에 기록된 데이터의 프로그램 및 소거 상태를 확인하는 신호(Vpr)로 출력하는 버퍼(36)를 가지는 기록 확인용 셀 블록(30)과, 바이어스 전압(Vop1)을 발생하는 바이어스 전압 발생부(12)와, 메모리 셀의 독출 동작시 상기 바이어스 전압 발생부(12)로부터 인가된 신호(Vop1)에 응답하여 상기 메모리 셀 어레이부(20)와 기록 확인용 셀 블록(30)의 각 셀의 제어 게이트(4)에 독출 전압인 Vccr를 공급하는 독출 전압 공급부(14)를 가지는 독출 바이어스 전압 발생부(10)로 구성된다.
여기서, 독출 바이어스 전압 발생부(10)를 구성하는 바이어스 전압 발생부(12)는 소스에 전원 단자가 연결되며 게이트가 공통 연결된 제 1 및 제 2 피모스 트랜지스터(Q1,Q2)와, 피모스 트랜지스터들(Q1,Q2)의 드레인에 각각의 드레인이 연결되며 게이트가 공통 연결된 제 1 및 제 2 엔모스 트랜지스터(Q3,Q4)와, 제 2 엔모스 트랜지스터(Q4)의 소스와 접지 사이에 연결된 저항(R)과, 제 1 및 제 2 피모스 트랜지스터(Q1,Q2)의 공통 게이트 노드와 제 1 및 제 2 엔모스 트랜지스터(Q3,Q4)의 공통 게이트 노드에 연결된 커패시터(C)를 포함한다. 또한 이 회로(12)는 제 1 및 제 2 피모스 트랜지스터(Q1,Q2)의 게이트가 공통 연결된 노드와 상기 제 2 피모스 트랜지스터(Q2)의 드레인이 상호 연결되어 있으며, 상기 제 1 엔모스 트랜지스터(Q3)의 소스가 접지에 연결되어 있다. 이 트랜지스터(Q3)는 게이트와 소스가 공통 연결된 구조를 가진다.
그리고, 상기 독출 전압 공급부(14)는 제 1 및 제 2 피모스 트랜지스터(Q1,Q2)의 게이트와 공통 연결된 노드에 게이트가 연결되며 소스에 전원 단자와 연결된 구동 트랜지스터(Q5)와, 구동 트랜지스터(Q5)의 드레인에 직렬로 연결된 제 1 및 제 5 다이오드(D1,D2,D3,D4,D5)와, 상기 제 5 다이오드(D5)의 출력과 접지 사이에 연결되며 게이트에 전원 단자가 연결된 트랜지스터(Q7)와, 상기 제 3 및 4 다이오드(Q3,Q4)가 연결된 노드에 드레인이 연결되며 제 5 다이오드(D5)와 상기 트랜지스터(Q7)가 연결된 노드에 소스가 연결되며 데이터 소거를 위한 제어 신호(ER)에 응답하여 턴온되는 제어 스위치(Q6)를 포함한다.
상기와 같이 구성된 종래 기술에 의한 플래시 메모리장치는 기록 확인용 셀 블록(30)의 확인 셀(34)이 프로그램 상태인지 소거 상태인지에 따라서 디바이스가 데이터 기록을 할 수 있는 보호 모드인지 데이터 기록이 불가능한 비보호 모드인지 확인된다.
만약 디바이스가 보호 모드라면 확인 셀(34)은 프로그램된 상태로 문턱 전압이 약 6V 이상을 가지게 된다. 그러면 버퍼(36)를 통해서 하이 레벨의 출력 신호(Vpr)가 출력되어 디바이스가 보호 모드라는 것을 확인해 준다. 반면에 디바이스가 비보호 모드라면 확인 셀(34)은 소거된 상태로 문턱 전압이 약 3V 이하를 가지게 된다. 그러면 버퍼(36)를 통해서 로우 레벨의 출력 신호(Vpr)가 출력되어 디바이스가 비보호 모드라는 것을 확인해 준다.
독출 바이어스 전압 발생부(10)는 소거 동작과 비보호 모드 확인을 위하여 기록 확인용 셀 블록(30)의 확인 셀(34) 제어 게이트에 약 5V의 독출 바이어스 전압(Vccr)을 인가한다.
하지만 셀 특성이 나쁜 몇몇의 확인 셀은 문턱 전압이 5∼3V 사이에 위치할 경우 디바이스는 비보호 모드 확인을 양호하다고 판정한다. 그리고, 정상적인 소거 동작을 수행할 때 독출 바이어스 전압 발생부(10)를 통해서 약 3V의 독출 바이어스 전압(Vccr)을 인가하는데, 이 전압은 소거시의 제어 신호(ER)에 응답하여 제어 스위치(Q6)가 턴온되므로써 5V의 독출 바이어스 전압(Vccr)이 제 4 및 제 5 다이오드(D4,D5)의 문턱 전압을 뺀 레벨만큼 낮아진 것이다.
그러므로, 기록 확인용 셀 블록(30)의 확인 셀(34)은 비보호 모드 확인시 센싱 마진에 의해 불량으로 확인되어 보호 상태인 것처럼 오류를 범하기 때문에 디바이스의 동작시 오동작을 일으키는 문제점이 있었다.
본 발명의 목적은 상기와 같은 종래 기술의 문제점을 해결하기 위하여 일반적인 메모리 셀 어레이부와 기록 확인용 셀 블록으로 독출 바이어스 전압을 각각 따로 구분해서 공급하므로써 디바이스의 비보호 모드 확인시 메모리 셀 어레이부와 기록 확인용 셀 블록에 공급되어지는 독출 바이어스 전압 차를 두어 디바이스의 오동작을 방지할 수 있는 플래시 메모리장치의 기록 확인을 위한 바이어스 전압 공급회로를 제공하는데 있다.
도 1은 종래 기술에 의한 스플리트 게이트 플래시 메모리의 독출 바이어스 전압 발생장치를 나타낸 회로도,
도 2는 본 발명에 따른 스플리트 게이트 플래시 메모리의 독출 바이어스 전압 발생장치를 나타낸 회로도,
도 3은 플래시 메모리의 셀이 비보호/보호 상태인지 확인하기 위한 확인 셀의 전류 및 전압 간의 파형도.
*도면의 주요 부분에 대한 부호의 설명*
100: 독출 바이어스 전압 발생부
102: 바이어스 전압 발생부
104: 제 1 독출 전압 공급부
106: 제 2 독출 전압 공급부
110: 메모리 셀 어레이부
120: 기록 확인용 셀 블록
상기 목적을 달성하기 위하여 본 발명은 제어 게이트 및 부유 게이트가 적층된 구조의 게이트 전극, 드레인 및 소스를 구비한 메모리 셀에 데이터를 전기적으로 소거하고 프로그램하는 플래시 메모리 장치에 있어서, 데이터의 프로그램 및 소거 가능한 다수 개의 메모리 셀들을 가지는 메모리 셀 어레이부와, 기록 확인 신호에 응답하여 메모리 셀들의 기록 상태를 확인하기 위한 확인 셀에 기록된 데이터를 독출해서 메모리 셀 어레이부에서 선택된 셀에 기록된 데이터의 프로그램 및 소거 상태를 확인하는 기록 확인용 셀 블록과, 바이어스 전압을 발생하는 바이어스 전압 발생부와, 바이어스 전압 발생부로부터 인가된 신호에 응답하여 메모리 셀 어레이를 구성하는 셀의 제어 게이트에 디바이스가 프로그램 및 독출 상태일 때의 독출 전압 및 소거 상태일 때 해당 독출 전압을 공급하는 제 1 독출 전압 공급부와, 구동 신호 및 바이어스 전압 발생부로부터 인가된 신호에 의해 응답하여 기록 확인용 셀 블록의 각 셀의 제어 게이트에 셀이 프로그램된 상태인지를 확인하기 위한 독출 전압을 공급하며 소거된 상태를 확인할 경우 제 1 독출 전압 공급부의 출력 전압보다 소정 레벨 낮은 독출 전압을 공급하는 제 2 독출 전압 공급부를 가지는 독출 바이어스 전압 발생부를 구비하는 것을 특징으로 한다.
본 발명에 따르면, 독출 바이어스 전압 발생부는 제 1 독출 전압 공급부를 통해서 발생된 독출 전압을 메모리 셀 어레이부로 공급하는 반면에 제 2 독출 전압 공급부를 통해서 발생된 또 다른 독출 전압을 기록 확인용 셀 블록에 공급하기 때문에 메모리 셀의 기록 확인 과정, 특히 디바이스의 비보호 모드 확인시 발생하는 오동작을 방지한다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예에 대해 상세하게 설명하고자 한다.
도 2는 본 발명에 따른 스플리트 게이트 플래시 메모리의 독출 바이어스 전압 발생장치를 나타낸 회로도로서, 이를 참조하면, 독출 바이어스 전압 발생장치를 구비한 스플리트 게이트 플래시 메모리장치는 데이터의 프로그램 및 소거 가능한 다수 개의 메모리 셀들을 가지는 메모리 셀 어레이부(100)와, 기록 확인 신호( )에 응답하여 구동되는 구동 트랜지스터(122)와, 구동 트랜지스터(122)의 구동 신호에 응답하여 메모리 셀들의 기록 상태를 확인하기 위한 확인 셀(124)에 기록된 데이터를 독출해서 메모리 셀 어레이부(100)에서 선택된 셀에 기록된 데이터의 프로그램 및 소거 상태를 확인하는 신호(Vpr)로 출력하는 버퍼(126)를 가지는 기록 확인용 셀 블록(120)과, 바이어스 전압(Vop1)을 발생하는 바이어스 전압 발생부(102)와, 메모리 셀의 독출 동작시 바이어스 전압 발생부(102)로부터 인가된 신호(Vop1)에 응답하여 메모리 셀 어레이(110)를 구성하는 셀의 제어 게이트에 디바이스가 프로그램 및 독출 상태일 때의 독출 전압 및 소거 상태일 때 해당 독출 바이어스 전압(Vccr)을 공급하는 제 1 독출 전압 공급부(104)와, 구동 신호(Vop3) 및 바이어스 전압 발생부(102)로부터 인가된 신호(Vop1)에 의해 응답하여 기록 확인용 셀 블록(120)의 각 셀의 제어 게이트(4)에 셀이 프로그램된 상태인지를 확인하기 위한 독출 바이어스 전압(Vccr)을 공급하며 소거된 상태를 확인할 경우 제 1 독출 전압 공급부(104)의 출력 전압보다 소정 레벨 낮은 독출 바이어스 전압(Vccr_prot)을 공급하는 제 2 독출 전압 공급부(106)를 가지는 독출 바이어스 전압 발생부(100)로 구성된다.
여기서, 독출 바이어스 전압 발생부(100)를 구성하는 바이어스 전압 발생부(102) 및 제 1 독출 전압 공급부(104)는 종래 기술에 의한 회로 구성과 동일하므로 도면 부호를 일치해서 사용한다. 한편, 기록 확인용 셀 블록(120)의 구동신호는 로 바꾸어 사용한다.
본 발명에서 추가된 제 2 독출 전압 공급부(106)는 기록 확인용 셀 블록(120)의 구동 신호 의 반전 신호( Vop3 )가 인버터(Inv)를 통해서 다시 반전된 신호에 의해 구동되어 전원 전압을 인가하는 제 1 구동 트랜지스터(Q8)와, 제 1 구동 트랜지스터(Q8)와 직렬 연결되며 제 1 및 제 2 피모스 트랜지스터(Q1,Q2)의 게이트와 공통 연결된 노드에 게이트가 연결된 제 2 구동 트랜지스터(Q9)와, 제 2 구동 트랜지스터(Q9)의 드레인에 직렬로 연결된 제 6 및 제 10 다이오드(D6,D7,D8,D9,D10)와, 상기 제 10 다이오드(D6)의 출력과 접지 사이에 연결되며 에 의해 턴온되는 트랜지스터(Q11)와, 상기 제 8 및 9 다이오드(Q8,Q9)가 연결된 노드에 드레인이 연결되며 제 10 다이오드(D10)와 상기 트랜지스터(Q11)가 연결된 노드에 소스가 연결되며 데이터 소거 확인을 위한 제어 신호(PROT_VER)에 응답하여 턴온되는 제어 스위치(Q10)를 포함한다.
이때, 제어 스위치(Q10)의 드레인은 상세하게 제 8 다이오드(Q8)의 게이트와 드레인이 연결된 노드와 드레인 사이에 연결되어 있다. 그 이유는 디바이스의 비보호 모드를 확인하기 회로 동작시 제어 신호(PROT_VER)에 응답하여 제어 스위치(Q10)가 턴온되어 5V의 독출 바이어스 전압(Vccr_prot)을 약 2V로 낮추어 기록 확인용 셀 블록(120)에 공급하기 위해서이다.
상기와 같이 구성된 본 발명의 플래시 메모리장치는 메모리 셀 어레이부(110)와 기록 확인용 셀 블록(120)에 독출 바이어스 전압(Vccr, Vccr_prot)을 각각 구분하여 공급하는데, 디바이스의 비보호 모드 확인시 독출 바이어스 전압 발생부(100)는 제 2 독출 전압 공급부(104)를 통해서 소거 동작시 공급되는 바이어스 전압, 약 3V보다 낮은 레벨(약 2V)의 전압(Vccr_prot)을 발생한다. 그리고, 이 전압은 기록 확인용 셀 블록(120)의 제어 게이트(4)에 공급되어진다.
도 3은 플래시 메모리의 셀이 비보호/보호 상태인지 확인하기 위한 확인 셀의 전류 및 전압 간의 파형도이다.
이를 참조하면 도 2에 도시된 플래시 메모리장치는 비보호 모드 확인시 본 발명에 따른 독출 바이어스 전압 발생부를 통해서 약 2V의 독출 바이어스 전압을 기록 확인용 셀 블록에 공급하기 때문에 종래 기술에서는 셀 특성이 나쁜 확인 셀, 문턱 전압이 5V∼3V일 경우라도 이를 양호하게 판정한데 반하여 본 발명에서는 5V∼2V에 해당하는 전류 마진(△I2)에 의해 불량으로 판정한다.
그러므로, 본 발명은 정상 소거 동작시의 독출 바이어스 전압인 3V보다 낮은 2V를 기록 확인용 셀 블록에 공급하기 때문에 디바이스가 정상적인 소거 동작을 수행하더라도 3V와 2V의 차(△I1)만큼의 마진에 의해 안정된 전류 센싱을 확보할 수 있다.
상기한 바와 같이 본 발명에 의하면, 디바이스의 비보호 모드 확인시 메모리 셀 어레이부와 기록 확인용 셀 블록에 공급되어지는 독출 바이어스 전압 차를 두어 디바이스가 번인(burn-in) 스트레스, 싸이클링(cycling) 스트레스, 및 실장에서 열화되어 확인 셀의 문턱 전압이 천이되었더라도 디바이스의 기록 확인 동작시 이를 정상으로 판정하지 않고 불량으로 판정하므로써 디바이스의 신뢰성을 높일 수 있는 효과가 있다.

Claims (1)

  1. 제어 게이트 및 부유 게이트가 적층된 구조의 게이트 전극, 드레인 및 소스를 구비한 메모리 셀에 데이터를 전기적으로 소거하고 프로그램하는 플래시 메모리 장치에 있어서,
    데이터의 프로그램 및 소거 가능한 다수 개의 메모리 셀들을 가지는 메모리 셀 어레이부;
    기록 확인 신호에 응답하여 상기 메모리 셀들의 기록 상태를 확인하기 위한 확인 셀에 기록된 데이터를 독출해서 상기 메모리 셀 어레이부에서 선택된 셀에 기록된 데이터의 프로그램 및 소거 상태를 확인하는 기록 확인용 셀 블록;
    바이어스 전압을 발생하는 바이어스 전압 발생부와, 상기 바이어스 전압 발생부로부터 인가된 신호에 응답하여 상기 메모리 셀 어레이를 구성하는 셀의 제어 게이트에 디바이스가 프로그램 및 독출 상태일 때의 독출 전압 및 소거 상태일 때 해당 독출 전압을 공급하는 제 1 독출 전압 공급부와, 구동 신호 및 상기 바이어스 전압 발생부로부터 인가된 신호에 의해 응답하여 기록 확인용 셀 블록의 각 셀의 제어 게이트에 셀이 프로그램된 상태인지를 확인하기 위한 독출 전압을 공급하며 소거된 상태를 확인할 경우 상기 제 1 독출 전압 공급부의 출력 전압보다 소정 레벨 낮은 독출 전압을 공급하는 제 2 독출 전압 공급부를 가지는 독출 바이어스 전압 발생부를 구비하는 것을 특징으로 하는 플래시 메모리장치의 기록 확인을 위한 바이어스 전압 발생회로.
KR1019980038331A 1998-09-16 1998-09-16 플래시 메모리장치의 기록 확인을 위한 바이어스 전압 발생회로 KR20000019967A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980038331A KR20000019967A (ko) 1998-09-16 1998-09-16 플래시 메모리장치의 기록 확인을 위한 바이어스 전압 발생회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980038331A KR20000019967A (ko) 1998-09-16 1998-09-16 플래시 메모리장치의 기록 확인을 위한 바이어스 전압 발생회로

Publications (1)

Publication Number Publication Date
KR20000019967A true KR20000019967A (ko) 2000-04-15

Family

ID=19550861

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980038331A KR20000019967A (ko) 1998-09-16 1998-09-16 플래시 메모리장치의 기록 확인을 위한 바이어스 전압 발생회로

Country Status (1)

Country Link
KR (1) KR20000019967A (ko)

Similar Documents

Publication Publication Date Title
US6288944B1 (en) NAND type nonvolatile memory with improved erase-verify operations
KR100307115B1 (ko) 반도체집적회로장치
US7400533B2 (en) Mimicking program verify drain resistance in a memory device
KR100343647B1 (ko) 일괄소거형불휘발성기억장치와그소거방법
US4758988A (en) Dual array EEPROM for high endurance capability
US6567305B2 (en) Semiconductor memory device in which source line potential is controlled in accordance with data programming mode
JP5266443B2 (ja) 不揮発性メモリセル及び不揮発性メモリセル内蔵データラッチ
JP3920943B2 (ja) 不揮発性半導体記憶装置
KR960005370B1 (ko) 비휘발성 반도체 메모리 장치를 소거하고 검증하기 위한 방법 및 장치
JP2007207343A (ja) 不揮発性半導体記憶装置
JP3701160B2 (ja) 冗長機能を有する不揮発性半導体メモリ装置
US5153854A (en) EEPROM memory system having selectable programming voltage for low power readability
KR20030009316A (ko) 칩 전체를 통한 플래시 메모리 워드라인 트래킹
US6278642B1 (en) Method and apparatus for limiting bitline current
KR19990013057A (ko) 단일 비트 데이터와 다중 비트 데이터를 동일한 칩에 선택적으로 저장하는 플래시 메모리 장치의 독출 및 기입 방법
KR100614057B1 (ko) 비휘발성 반도체 기억 장치
JP3615041B2 (ja) 不揮発性半導体記憶装置
US6418055B1 (en) One-chip microcomputer
KR20000019967A (ko) 플래시 메모리장치의 기록 확인을 위한 바이어스 전압 발생회로
KR100276947B1 (ko) 전류제어회로및이것을갖는비휘발성반도체기억장치
KR100365872B1 (ko) 비휘발성 반도체 메모리
KR0172364B1 (ko) 불휘발성 반도체 메모리의 기준셀을 이용한 소거검증 방법
KR0169413B1 (ko) 불 휘발성 반도체 메모리의 소거검증 방법
KR100495655B1 (ko) 반도체메모리장치및그장치의오버소거검증방법
WO1991003054A1 (en) Memory cell

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination