KR20000019225A - 캐리어프레임을 이용한 플렉스 볼그리드어레이 반도체패키지의몰딩장치 - Google Patents

캐리어프레임을 이용한 플렉스 볼그리드어레이 반도체패키지의몰딩장치 Download PDF

Info

Publication number
KR20000019225A
KR20000019225A KR1019980037203A KR19980037203A KR20000019225A KR 20000019225 A KR20000019225 A KR 20000019225A KR 1019980037203 A KR1019980037203 A KR 1019980037203A KR 19980037203 A KR19980037203 A KR 19980037203A KR 20000019225 A KR20000019225 A KR 20000019225A
Authority
KR
South Korea
Prior art keywords
carrier frame
gate
molding
mold
runner
Prior art date
Application number
KR1019980037203A
Other languages
English (en)
Other versions
KR100278761B1 (ko
Inventor
이선구
Original Assignee
마이클 디. 오브라이언
앰코 테크놀로지 코리아 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마이클 디. 오브라이언, 앰코 테크놀로지 코리아 주식회사 filed Critical 마이클 디. 오브라이언
Priority to KR1019980037203A priority Critical patent/KR100278761B1/ko
Publication of KR20000019225A publication Critical patent/KR20000019225A/ko
Application granted granted Critical
Publication of KR100278761B1 publication Critical patent/KR100278761B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49572—Lead-frames or other flat leads consisting of thin flexible metallic tape with or without a film carrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Abstract

이 발명은 캐리어프레임을 이용한 플렉스 볼그리드어레이 반도체패키지의 몰딩장치에 관한 것으로, 몰딩중 몰딩물의 속도를 일정하게 유지시켜 써킷테이프의 밀림 현상을 제거하고, 반도체칩의 기울어짐을 방지하기 위해, 반도체칩이 접착된 써킷테이프를 캐리어프레임을 이용하여 몰딩하는 장치에 있어서, 고온고압의 몰딩물이 흘러가서 충진될 수 있도록 런너, 게이트 및 캐비티의 공간을 갖는 금형과; 상기 금형의 런너와 게이트 저면인 써킷테이프 상면에 위치되어 있되, 상기 금형의 런너 및 게이트에 대응되는 부분에 할프에칭영역이 형성되어 게이트의 공간을 넓힌 캐리어프레임으로 이루어져, 몰딩물의 캐비티 유입 속도가 일정하게 유지되도록 한 것을 특징으로 하는 플렉스 BGA패키지의 몰딩장치.

Description

캐리어프레임을 이용한 플렉스 볼그리드어레이 반도체패키지의 몰딩장치
본 발명은 캐리어프레임을 이용한 플렉스 볼그리드어레이 반도체패키지의 몰딩장치에 관한 것으로, 보다 상세하게 설명하면 몰딩중 몰딩물의 속도를 일정하게 유지하여 써킷테이프의 밀림현상을 제거하고, 반도체칩의 기울어짐을 방지할 수 있는 캐리어프레임을 이용한 플렉스 볼그리드어레이 반도체패키지(이하, BGA패키지라 한다)의 몰딩장치에 관한 것이다.
일반적으로 플렉스 BGA패키지는 반도체칩이 탑재되는 기판으로서 얇고 플렉시블(Flexible)한 써킷테이프가 사용되기 때문에, 금형을 이용한 트랜스퍼 몰딩시에 상기 써킷테이프의 둘레에 재질이 단단하고, 잘 휘어지지 않는 금속성의 캐리어프레임을 위치(또는 접착)시킴으로써, 반도체칩을 포함한 써킷테이프를 취급하기 용이하게 하고, 또한 몰딩시에 상기 써킷테이프를 저면에 고정시키도록 하고 있다.
이러한 반도체칩(1) 및 써킷테이프(2)가 몰딩되는 상태의 요부를 도1에 도시하였다. 도시된 바와 같이 반도체칩(1)은 접착제에 의해 써킷테이프(2)상에 접착되어 있으며, 상기 써킷테이프(2)의 외주연상에는 몰딩중 써킷테이프(2)를 저면에 고정시킬 수 있도록 캐리어프레임(3)이 위치되어 있다. 또한 상기 반도체칩(1), 써킷테이프(2) 및 캐리어프레임(3)의 상부에는 금형(4)이 위치되어 있는데, 상기 금형(4)은 캐리어프레임(3)과 소정의 공간을 이루며 반도체칩(1)쪽으로 고압의 몰딩물이 흘러가는 런너(4a)와, 상기 런너(4a)의 끝단에 캐리어프레임(3)으로 인해 갑자기 공간이 좁아지면서 반도체칩(1)쪽으로 초고압의 몰딩물이 흘러가도록 하는 게이트(4b)와, 상기 반도체칩(1) 주변에 몰딩물이 채워지도록 소정의 공간으로 이루어진 캐비티(4c)로 이루어져 있다.
도면중 미설명 부호 8은 반도체칩(1)과 써킷테이프(2)를 전기적으로 연결시키는 전도성와이어이다.
그러나 이러한 구성의 몰딩장치(10)는 도2a 및 도2b에 도시된 바와 같이 몰딩물이 런너(4a)와 게이트(4b)를 통하여 캐비티(4c)로 충진될 때, 상기 금형(4)의 런너(4a)에서 게이트(4b)에 이르는 금형(4)의 일면이 급경사(약 40°)져 있고, 또한 게이트(4b)의 저면에는 캐리어프레임(3)이 위치되어 있음으로서 게이트(4b) 저면의 공간이 매우 작게 형성되는 문제가 있다. 이는 곧 캐비티(4c)로 충진되는 몰딩물의 속도를 급격히 상승(캐비티내의 속도에 비하여 약100~1000배 정도로 속도가 큼)시키는 원인이 되며, 상기 써킷테이프(2)의 소정부분에 집중적으로 몰딩물이 부딛힘으로써, 결국 써킷테이프(2)가 일측으로 밀리거나 휘게 되고, 상기 반도체칩(1)이 기울어지는 문제를 유발한다. 또한 몰딩물의 유입 압력으로 인하여 전도성 와이어(8)가 써킷테이프(2)에 본딩되는 부분이 탈락될 수 있으며, 와이어 루프가 낮아져서 서로 쇼트되는 등의 문제를 유발하기도 한다.
한편, 이러한 써킷테이프(2)의 밀림현상 및 반도체칩(1)의 기울어짐은 몰딩이 완료된 후 응력이 증가했을 때 상기 반도체칩(1)을 쉽게 크랙시킴으로써 완성된 BGA패키지의 신뢰성을 크게 저하시키고 있다.
본 발명은 상기와 같은 종래의 문제점을 해결하기 위해 안출한 것으로, 몰딩중 몰딩물의 속도가 일정하게 되도록 하여 써킷테이프의 밀림현상을 제거하고, 반도체칩의 기울어짐을 방지할 수 있는 캐리어프레임을 이용한 플렉스 BGA체패키지의 몰딩장치를 제공하는데 있다.
도1은 반도체칩, 써킷테이프 및 캐리어프레임을 몰드 금형에 장착한 상태를 도시한 단면도이다.
도2a 및 도2b는 몰딩중 금형내부에서 발생되는 써킷테이프의 밀림현상을 도시한 단면도이다.
도3a 및 도3b는 본 발명에 의한 제1실시예로서 플렉스 볼그리드어레이 반도체패키지의 몰딩장치를 도시한 상태도 및 캐리어프레임을 도시한 평면도이다.
도4a 및 도4b는 본 발명에 의한 제2실시예로서 플렉스 볼그리드어레이 반도체패키지의 몰딩장치를 도시한 상태도 및 캐리어프레임을 도시한 평면도이다.
- 도면중 주요 부호에 대한 설명 -
10 ; 몰딩(Molding)장치 1 ; 반도체칩
2 ; 써킷테이프(Circuit Tape) 3 ; 캐리어프레임(Carrier frame)
4 ; 금형 4a ; 런너(Runner)
4b ; 게이트(Gate) 4c ; 캐비티(Cavity)
4d ; 랜드(Land)부 5 ; 할프에칭(Half etching)영역
6 ; 관통부 8 ; 전도성와이어
상기한 목적을 달성하기 위해 본 발명은, 반도체칩이 접착된 써킷테이프를 캐리어프레임을 이용하여 몰딩하는 장치에 있어서, 고온고압의 몰딩물이 흘러가서 충진될 수 있도록 런너, 게이트 및 캐비티의 공간을 갖는 금형과; 상기 금형의 런너와 게이트 저면인 써킷테이프 상면에 위치되어 있되, 상기 금형의 런너 및 게이트에 대응되는 부분에 할프에칭영역이 형성되어 게이트의 공간을 넓힌 캐리어프레임으로 이루어져, 몰딩물의 캐비티 유입 속도가 일정하게 유지되도록 한 것을 특징으로 한다.
여기서, 상기 금형의 게이트 끝단에는 랜드부를 형성하여 몰딩물의 유입각도를 최소화하고, 상기 캐리어프레임의 할프에칭영역은 금형의 게이트 및 런너에 대응하는 부분의 면적보다 더 크게 형성하여 본 발명의 목적을 달성할 수도 있다.
또한 상기 캐리어프레임에는 상기 금형의 게이트와 대응하는 부분에만 관통영역을 형성하거나, 또는 상기 금형의 게이트 및 런너에 대응하는 캐리어프레임에 관통영역을 크게 형성하여 본 발명의 목적을 달성할 수도 있다.
이와 같이 하여, 본 발명에 의한 캐리어프레임을 이용한 플렉스 BGA패키지의 몰딩장치는, 캐리어프레임의 일정부분에 할프에칭영역을 형성하거나, 또는 관통부를 형성하고, 또한 금형의 게이트 끝단에는 랜드부를 형성함으로써, 게이트의 공간이 확대되어 몰딩물의 유입속도가 일정하게 유지되고 또한 몰딩물의 유입각도가 완만하게 유지된다. 상기와 같이 몰딩물의 유입각도가 완만하고, 몰딩물의 유입속도가 일정하게 되면, 종래와 같이 써킷테이프의 밀림현상이 방지되며 또한 반도체칩이 기울어지는 현상도 제거됨으로써 결국 플렉스 BGA패키지의 신뢰성을 향상시키게 된다.
이하 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있을 정도로 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 상세하게 설명하면 다음과 같다.
도3a 및 도3b는 본 발명에 의한 제1실시예로서 플렉스 BGA패키지의 몰딩장치(10)를 도시한 상태도 및 캐리어프레임(3)을 도시한 평면도이다.
도시된 바와 같이 금형(4)의 캐비티(4c)에는 써킷테이프(2) 및 이 써킷테이프(2)에 접착제로 접착된 반도체칩(1)이 위치되어 있다. 또한 상기 써킷테이프(2)의 외주연상에는 캐리어프레임(3)이 위치되어 있으며, 상기 캐리어프레임(3)의 상부에는 금형(4)의 런너(4a) 및 게이트(4b)가 위치되어 몰딩물이 캐비티(4c)내로 유입될 수 있도록 되어 있다. 한편, 상기 금형(4)의 런너(4a) 및 게이트(4b)에 대응하는 부분의 캐리어프레임(3)에는 할프에칭영역(5)이 형성되어 게이트(4b)의 공간이 넓어짐으로써 몰딩물의 캐비티(4c) 유입속도가 일정하게 유지되도록 되어 있다. 이러한 캐리어프레임(3)의 할프에칭영역(5)은 도3b에 도시된 바와 같이 금형(4)의 게이트(4b) 및 런너(4a)에 대응하는 부분의 면적보다 더 크게 대략 사각모양으로 형성하여 몰딩물의 캐비티(4c) 유입속도가 더욱 일정하게 유지되도록 되어 있다.
한편, 상기 금형(4)의 게이트(4b) 하부 끝단에는 랜드부(4d)가 형성됨으로써 몰딩물의 유입각도가 완만해지도록 하여, 몰딩물이 써킷테이프(2)의 소정영역에 집중되어 유입되지 않도록 되어 있다.
이와 같이 하여, 본 발명의 제1실시예에 의하면, 캐리어프레임(3)의 일정부분에 할프에칭영역(5)을 형성하고, 또한 금형(4)의 게이트(4b) 하부 끝단에는 랜드부(4d)를 형성함으로써, 게이트(4b)의 공간이 확대되어 몰딩물의 유입속도가 일정하게 유지되고 또한 몰딩물의 유입각도가 완만하게 유지된다.
상기와 같이 몰딩물의 유입각도가 완만하고, 몰딩물의 유입속도가 일정하게 됨으로써, 써킷테이프(2)의 밀림현상이 방지되고 또한 반도체칩(1)이 기울어지는 현상도 제거됨으로써 결국 완성된 플렉스 BGA패키지의 신뢰성을 향상시키게 된다.
도4a 및 도4b는 본 발명에 의한 제2실시예로서 플렉스 BGA패키지의 몰딩장치(10)를 도시한 상태도 및 캐리어프레임(3)을 도시한 평면도이다.
본 발명의 제2실시예가 제1실시예와 다른점은, 금형(4)의 런너(4a) 및 게이트(4b)에 대응하는 부분의 캐리어프레임(3)에 소정의 관통부(6)가 형성되어 있다는 것이다. 이러한 관통부(6)는 금형(4)의 게이트(4b)에 대응하는 부분의 캐리어프레임(3)에만 형성되어 있거나, 또는 금형(4)의 게이트(4b) 및 런너(4a)에 대응하는 부분의 캐리어프레임(3)에 모두 형성됨으로써 게이트(4b)의 넓이를 대단히 확장시키게 되어 몰딩물의 유입속도를 일정하게 유지시킨다. 물론 제1실시예와 마찬가지로 게이트(4b)이 하부 끝단에는 랜드부(4d)가 형성되어 몰딩물의 유입각도가 완만하게 되도록 되어 있다.
이와 같이 하여, 본 발명의 제2실시예에 의하면, 상기 제1실시예와 같이 게이트(4b)의 공간이 확대되어 몰딩물의 유입속도가 일정하게 유지되고 또한 몰딩물의 유입각도가 완만하게 유지됨으로써, 써킷테이프(2)의 밀림현상이 방지되고 반도체칩(1)의 기울어짐도 제거됨으로써 결국 완성된 플렉스 BGA패키지의 신뢰성을 향상시키게 된다.
이상에서와 같이 본 발명은 비록 상기의 실시예에 한하여 설명하였지만 여기에만 한정되지 않으며, 본 발명의 범주와 사상을 벗어나지 않는 범위내에서 당업자에 의해 여러가지로 변형된 실시예도 가능할 것이다.
따라서 본 발명에 의한 캐리어프레임(3)을 이용한 플렉스 BGA패키지에 의하면, 캐리어프레임(3)의 일정부분에 할프에칭영역(5)을 형성하거나, 또는 관통부(6)를 형성하고, 또한 금형(4)의 게이트(4b) 끝단에는 랜드부(4d)를 형성함으로써, 게이트(4b)의 공간이 확대되어 몰딩물의 유입속도가 일정하게 유지되고 또한 몰딩물의 유입각도가 완만하게 유지되도록 함으로써, 써킷테이프(2)의 밀림현상을 방지하고, 반도체칩(1)의 기울어짐을 방지하여 결국 완성된 플렉스 BGA패키지의 신뢰성을 향상시키게 된다.

Claims (5)

  1. 반도체칩이 접착된 써킷테이프를 캐리어프레임을 이용하여 몰딩하는 장치에 있어서,
    고온고압의 몰딩물이 흘러가서 충진될 수 있도록 런너, 게이트 및 캐비티의 공간을 갖는 금형과;
    상기 금형의 런너와 게이트 저면인 써킷테이프 상면에 위치되어 있되, 상기 금형의 런너 및 게이트에 대응되는 부분에 할프에칭영역이 형성되어 게이트의 공간을 넓힌 캐리어프레임으로 이루어져, 몰딩물의 캐비티 유입 속도가 일정하게 유지되도록 한 것을 특징으로 하는 플렉스 BGA패키지의 몰딩장치.
  2. 제1항에 있어서, 상기 금형의 게이트 끝단에는 랜드부가 형성되어 몰딩물의 유입각도를 최소화한 것을 특징으로 하는 플렉스 BGA패키지의 몰딩장치.
  3. 제1항에 있어서, 상기 캐리어프레임의 할프에칭영역은 금형의 게이트 및 런너에 대응하는 부분의 면적보다 더 크게 형성한 것을 특징으로 하는 플렉스 BGA패키지의 몰딩장치.
  4. 제1항에 있어서, 상기 금형의 게이트에 대응하는 부분의 캐리어프레임에는 관통영역을 형성한 것을 특징으로 하는 플렉스 BGA패키지의 몰딩장치.
  5. 제1항에 있어서, 상기 금형의 게이트 및 런너에 대응하는 부분의 캐리어프레임에는 관통영역을 형성한 것을 특징으로 하는 플렉스 BGA패키지의 몰딩장치.
KR1019980037203A 1998-09-09 1998-09-09 캐리어프레임을 이용한 플렉스 볼그리드어레이 반도체패키지의몰딩장치 KR100278761B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980037203A KR100278761B1 (ko) 1998-09-09 1998-09-09 캐리어프레임을 이용한 플렉스 볼그리드어레이 반도체패키지의몰딩장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980037203A KR100278761B1 (ko) 1998-09-09 1998-09-09 캐리어프레임을 이용한 플렉스 볼그리드어레이 반도체패키지의몰딩장치

Publications (2)

Publication Number Publication Date
KR20000019225A true KR20000019225A (ko) 2000-04-06
KR100278761B1 KR100278761B1 (ko) 2001-02-01

Family

ID=19550096

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980037203A KR100278761B1 (ko) 1998-09-09 1998-09-09 캐리어프레임을 이용한 플렉스 볼그리드어레이 반도체패키지의몰딩장치

Country Status (1)

Country Link
KR (1) KR100278761B1 (ko)

Also Published As

Publication number Publication date
KR100278761B1 (ko) 2001-02-01

Similar Documents

Publication Publication Date Title
US7319266B2 (en) Encapsulated electronic device structure
US6624058B1 (en) Semiconductor device and method for producing the same
US8581396B2 (en) Semiconductor device
US20050146057A1 (en) Micro lead frame package having transparent encapsulant
KR930011455B1 (ko) 리이드 프레임과 이것을 사용한 전자장치
US6743706B2 (en) Integrated circuit package configuration having an encapsulating body with a flanged portion and an encapsulating mold for molding the encapsulating body
JPH0888308A (ja) リードフレーム及び半導体装置の製造方法
KR200489288Y1 (ko) 리드 프레임 디바이스 및 이 리드 프레임 디바이스를 포함하는 리드 프레임 디바이스 조립체
JPH05235228A (ja) 電子部品の製造方法
KR100278761B1 (ko) 캐리어프레임을 이용한 플렉스 볼그리드어레이 반도체패키지의몰딩장치
JPH07161911A (ja) 樹脂封止型半導体装置
KR20060133804A (ko) Ｆｂｇａ 패키지
JPH06132458A (ja) 樹脂封止型半導体装置およびそのリードフレーム
JPH0195544A (ja) リードフレーム
KR0172020B1 (ko) Tab 시스템의 플라스틱 봉지 반도체 장치
KR100221918B1 (ko) 칩 스케일 패키지
JPH09199639A (ja) 半導体装置およびその成形方法
KR200169135Y1 (ko) 반도체 패키지(Semiconductor package)
JPH11330128A (ja) 半導体装置
JPS60178636A (ja) 半導体装置
JPH08162596A (ja) リードフレーム及び半導体装置
JPH05267531A (ja) 樹脂封止型半導体装置とその製造方法
KR0119759Y1 (ko) 버텀 리드형 반도체 패키지
JPH0730049A (ja) リードフレーム
KR980012383A (ko) 리드프레임의 구조 및 이를 이용한 반도체패키지

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20071023

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee