KR200169135Y1 - 반도체 패키지(Semiconductor package) - Google Patents

반도체 패키지(Semiconductor package) Download PDF

Info

Publication number
KR200169135Y1
KR200169135Y1 KR2019970016331U KR19970016331U KR200169135Y1 KR 200169135 Y1 KR200169135 Y1 KR 200169135Y1 KR 2019970016331 U KR2019970016331 U KR 2019970016331U KR 19970016331 U KR19970016331 U KR 19970016331U KR 200169135 Y1 KR200169135 Y1 KR 200169135Y1
Authority
KR
South Korea
Prior art keywords
lead frame
semiconductor package
adhesive film
resin
attached
Prior art date
Application number
KR2019970016331U
Other languages
English (en)
Other versions
KR19990002747U (ko
Inventor
백형길
박상욱
Original Assignee
김영환
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업주식회사 filed Critical 김영환
Priority to KR2019970016331U priority Critical patent/KR200169135Y1/ko
Publication of KR19990002747U publication Critical patent/KR19990002747U/ko
Application granted granted Critical
Publication of KR200169135Y1 publication Critical patent/KR200169135Y1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49537—Plurality of lead frames mounted in one device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

본 고안은 수지 봉지제의 유속 조정 기능이 구비된 반도체 패키지를 개시한다.
개시된 본 고안은, 반도체 칩상에 다수의 리드 프레임이 부착되어 와이어로 전기적으로 연결되어, 전체가 수지 봉지제의 플로우에 의해 몰딩된 구조를 갖는 반도체 패키지이 있어서, 상기 리드 프레임 전체에 리드 프레임 하부로 빠르게 플로우 되는 수지 봉지제가 각 리드 프레임 사이를 통해 상부로 침투하지 못하도록 차단하는 접착성 필름이 부착되고, 상기 접착성 필름 밑면에, 수지 봉지제의 유속을 억제시키는 수 개의 니들이 밑면에 형성된 박판이 접착된 것을 특징으로 한다.

Description

반도체 패키지(Semiconductor package)
본 고안은 패키지에 관한 것으로서, 보다 구체적으로는 반도체 패키지를 몰딩하기 위해 사용되는 수지 봉지제의 플로우(flow)시, 전체 영역에서 균일하도록 조정하는 기능이 구비된 반도체 패키지에 관한 것이다.
일반적인 반도체 패키지는 패들상에 안치된 반도체 칩에 한 쌍의 리드 프레임의 인너 리드가 금속 와이어를 매개로 접속되어 수지 봉지제로 몰딩된 구조로서, 리드 프레임의 각 아웃 리드는 수지 봉지제에서 외측으로 J 형상으로 돌출된 SOJ 타입이다. 이 아웃 리드의 하단이 기판에 솔더링으로 실장된다.
그런데, 패키지가 경박단소화되면서, 패들을 사용하지 않고 반도체 칩상에 리드 프레임이 직접 접속된 엘오시(LOC) 타입의 패키지가 제안되었고, 도1에 LOC 타입의 패키지가 도시되어 있다.
이들 살펴보면, 패들이 없는 반도체 칩(1)의 상부면에 리드 프레임(2)이 직접 위치되어 접착제(3)로 부착되고, 이 리드 프레임(2)은 금속 와이어(4)로 반도체 칩(1)에 전기적으로 접속되어, 전체가 수지 봉지제(5)으로 몰딩된 구조로 되어 있다.
이러한 LOC 타입의 패키지는 기존의 패키지에서 패들이 삭제되었으므로, 두께가 줄어들게 되며, 또한 열팽창계수가 서로 다른 패들과 반도체 칩으로 인해서 발생되는 크랙 현상을 근원적으로 방지할 수가 있어서, 패키지의 신뢰성이 향상된다는 장점을 갖고 있다.
한편, 전체를 수지 봉지제(5)로 몰딩할 때, 이 수지 봉지제(5)는 리드 프레임(2)과 직교되는 어느 한 방향으로 부터 플로우시키도록 되어 있다.
그런데, 종래의 반도체 패키지는, 리드 프레임(2)의 하부와 반도체 칩(1)의 측부 사이의 공간인 영역 Ⅰ이 다른 영역보다 넓으면서 빈 공간이기 때문에, 이 영역 Ⅰ을 지나는 수지 봉지제(5)는 전혀 저지를 받지 않고 다른 영역보다 빠른 속도로 플루우된다.
이와 같은 현상이 발생되면, 리드 프레임(2)의 상부이면서 전체적으로는 측면 상부 영역인 영역Ⅱ도, 리드 프레임(2)간의 틈새를 통해서 빠른 유속의 수지 봉지제(5)로 부터 영향을 받게 되어, 이 영역Ⅱ의 유속이 상부 중심보다 빨라지게 되는 결과를 초래한다. 즉, 수지 봉지제(5)의 속도가 반도체 칩(1)이 상부 중심보다 리드 프레임(2)의 상부인 측부에서 더 빨라지게 되므로써, 이러한 속도 차이에 의해 반도체 칩(11)의 중심에는 수지 봉지제(5)가 도포되지 않은 보이드(void)가 형성되는 문제점이 유발되었다.
따라서, 본 고안은 종래의 반도체 패키지가 안고 있는 문제점을 해소하기 위해 안출된 것으로서, 수지 봉지제의 플로우시, 그 유속이 빠른 영역에 유속의 속도를 조정할 수 있는 수단을 구비시켜서, 전체 영역에 걸쳐서 수지 봉지제의 유속을 균일하게 할 수 있는 반도체 패키지를 제공하는데 목적이 있다.
도1은 종래의 반도체 패키지를 나타낸 단면도.
도2는 본 고안의 제1실시예에 따른 수지 봉지제의 유속 조정 기능이 구비된 반도체 패키지를 나타낸 단면도.
도3은 본 고안의 주요부룰 확대해서 나타낸 사시도.
도4는 본 고안의 제2실시예에 따른 반도체 패키지를 나타낸 단면도.
* 도면의 주요부분에 대한 부호의 설명
1 : 반도체 칩 2 : 리드 프레임
5 : 수지 봉지제 10, 10a, 10b : 접착성 필름
11 : 박판 12 : 니들
상기와 같은 목적을 달성하기 위해 본 고안은, 반도체 칩상에 다수의 리드 프레임이 부착되어 와이어로 전기적으로 연결되고, 전체가 수지 봉지제의 플로우에 의해 몰딩된 구조를 갖는 반도체 패키지에 있어서, 상기 리드 프레임 전체에, 리드 프레임 하부로 빠르게 플로우되는 수지 봉지제가 각 리드 프레임 사이를 통해 상부로 침투하지 못하도록 차단하는 접착성 필름(adhesive film)이 부착된 것을 특징으로 한다.
또한, 상기 접착성 필름 밑면에, 수지 봉지제의 유속을 억제시키는 수 개의 니들(needle)이 밑면에 형성된 박판이 접착되는 것이 바람직하다.
그리고, 상기 박판 및 니들은, 리드 프레임의 접지 기능을 하도록 전도성 재질이고, 바람직하게는 구리(Cu)인 것을 특징으로 한다.
상기된 본 고안의 구성에 의하면, 리드 프레임 전체를 따라 부착된 접착성 필름이 각 리드 프레임 사이를 통해 수지 봉지제가 상부로 침투하는 것을 방지하게 되고, 또한 리드 프레임 하부로 빠르게 플로우되는 수지 봉지제는 수 개의 니들에 부딪히면서 그 유속이 줄어들게 된다.
[실시예]
이하, 본 고안의 바람직한 실시예를 첨부도면에 의거하여 살세히 설명한다.
[제1실시예]
도2는 본 고안의 실시예 1에 따른 수지 봉지제의 유속 조정 기능이 구비된 반도체 패키지를 나타낸 단면도이고, 도3은 본 고안의 주요부를 확대해서 나타낸 사시도이다.
참고로, 본 실시예의 구성을 설명함에 있어, 명세서의 서두에서 설명된 종래의 기술과 동일한 부분에 대해서는 설명의 중복을 피하기 위하여 반복설명은 생략하고 개선된 부분만을 주로하여 설명하며, 또한 동일부번을 사용한다.
도2 및 도3에 도시된 바와 같이, 반도체 칩(1)의 양측 상부에 여러 개의 리드 프레임(2)이 일정 간격으로 접착제(3)로 부착되고, 금속 와이어(4)로 전기적으로 접속된다. 그리고, 전체가 수지 봉지제(5)의 플로우에 의해 몰딩되어 지지된다.
여기서, 본 고안에서는 수지 봉지제(5)의 유속이 다른 영역보다 빠른 영역 Ⅰ에 유속 조정 기능을 구비시킨다. 즉, 전체 리드 프레임(2)의 밑면을 따라 접착성 필름(10)이 부착된다. 이 접착성 필름(10)은 각 리드 프레임(2) 사이를 차단하여, 리드 프레임(2)의 하부를 통해서 빠른 유속의 수지 봉지제(5)가 상부로 침투하는 것을 방지하게 된다.
또한, 리드 프레임(2)의 하부로 플로우되는 수지 봉지제(5) 유속을 줄이기 위해서, 박판(11)의 상부면이 접착성 필름(10)의 밑면에 부착되고, 이 박판(11)의 밑면에 수지 봉지제(5)와 부딪혀서 그 유속을 감소시키는 여러 개의 니들(12)이 종횡 일정 간격으로 형성된다. 이 니들(12)은, 니들(12)의 길이와 박판(11)의 두께를 합한 두께를 갖는 부재를 통상의 식각 공정에 의해 형성시킨다. 한편, 니들(12)와 박판(11)의 재질은, 리드 프레임(2)의 접지 역할을 하도록 전도성 재질인 구리인 것이 바람직하다.
[제2실시예]
도4는 본 고안이 실시예 2에 따른 반도체 패키지를 나타낸 단면도로서, 도시된 바와 같이, 2개의 상하부 접착성 필름(10a, 10b)이 2개의 층을 이루고, 그 사이에 박판(11)이 개재되며, 니들(12)은 박판(11)의 밑면에 형성되어 각 리드 프레임(2) 사이를 통해 연장된다, 즉, 하부 접착성 필름(10)이 리드 프레임(2)의 상부면에 접착된다. 따라서, 각 니들(2)의 간격은 각 리드 프레임(2) 사이를 통과할 수 있을 정도로 배열되는 것은 당연하다.
상기와 같이 구성된 실시예 1 및 2에 의해서, 수지 봉제지(5)를 플로우시킬 때, 영역 Ⅰ로 플로우되는 수지 봉지제(5)는 접착성 필름(10)으로 차단되어 리드 프레임(2)의 상부인 영역 Ⅱ로 침투하지 못하게 된다.
또한, 영역 Ⅰ로 플로우되는 수지 봉지제(5)는 여러 개의 니들(12)에 부딪히면서 유속이 감소되어진다.
상기한 바와 같이 본 고안에 의하면, 빠른 유속을 갖는 수지 봉지제가 접착성 필름에 의해 차단되어 리드 프레임의 상부로 침투하지 못하게 되고, 아울러 여러개의 니들에 의해 그 유속이 감소되게 되므로써, 반도체 칩 및 리드 프레임의 상부로 플로우되는 수지 봉지제가 중심과 측부 전체에 걸쳐서 균일하게 도포되어진다.
한편, 본 고안은 상술한 특정의 바람직한 실시예에 한정되지 아니하며, 청구범위에서 청구하는 본 고안의 요지를 벗어남이 없이 당해 고안이 속하는 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변경 실시가 가능할 것이다.

Claims (6)

  1. 반도체 칩상에 다수의 리드 프레임이 부착되어 와이어로 전기적으로 연결되고, 전체가 수지 봉지제의 플로우에 의해 몰딩된 구조를 갖는 반도체 패키지에 있어서, 상기 리드 프레임 전체에, 리드 프레임 하부로 빠르게 플로우되는 수지 봉지제가 각 리드 프레임 사이를 통해 상부로 침투하지 못하도록 차단하는 접착성 필름이 부착된 것을 특징으로 하는 반도체 패키지.
  2. 제1항에 있어서, 상기 접착성 필름 밑면에, 수지 봉지제의 유속을 억제시키는 수 개의 니들이 밑면에 형성된 박판이 접착된 것을 특징으로 하는 반도체 패키지.
  3. 제1항에 있어서, 상기 박판 및 니들은, 리드 프레임의 접지 기능을 하도록 전도성 재질인 것을 특징으로 하는 반도체 패키지.
  4. 제3항에 있어서, 상기 박판 및 니들의 재질은 구리인 것을 특징으로 하는 반도체 패키지.
  5. 제1항 또는 제2항에 있어서, 상기 접착성 필름은 리드 프레임의 밑면에 부착된 것을 특징으로 하는 반도체 패키지.
  6. 제2항에 있어서, 상기 접착성 필름은 상하부 2개의 2층으로 구성되고, 그 사이에 박판이 개재되어 하부 접착성 필름이 리드 프레임의 상부면에 부착되며, 상기 각 니들은 각 리드 프레임 사이를 통해 하부로 연장된 것을 특징으로 하는 반도체 패키지.
KR2019970016331U 1997-06-28 1997-06-28 반도체 패키지(Semiconductor package) KR200169135Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019970016331U KR200169135Y1 (ko) 1997-06-28 1997-06-28 반도체 패키지(Semiconductor package)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019970016331U KR200169135Y1 (ko) 1997-06-28 1997-06-28 반도체 패키지(Semiconductor package)

Publications (2)

Publication Number Publication Date
KR19990002747U KR19990002747U (ko) 1999-01-25
KR200169135Y1 true KR200169135Y1 (ko) 2000-02-01

Family

ID=19504391

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019970016331U KR200169135Y1 (ko) 1997-06-28 1997-06-28 반도체 패키지(Semiconductor package)

Country Status (1)

Country Link
KR (1) KR200169135Y1 (ko)

Also Published As

Publication number Publication date
KR19990002747U (ko) 1999-01-25

Similar Documents

Publication Publication Date Title
US10490486B2 (en) Semiconductor device
US7476959B2 (en) Encapsulated electronic device
US7102209B1 (en) Substrate for use in semiconductor manufacturing and method of making same
US20060180904A1 (en) Non-leaded integrated circuit package system
TWI650840B (zh) 引線支架、半導體裝置及引線支架之製造方法
JP3839178B2 (ja) 半導体装置
KR20040037575A (ko) 사선형 에칭부를 갖는 엠.엘.피（ｍｌｐ）형 반도체 패키지
KR100214544B1 (ko) 볼 그리드 어레이 반도체 패키지
US6268644B1 (en) Semiconductor device
KR200169135Y1 (ko) 반도체 패키지(Semiconductor package)
KR950034696A (ko) 초박형 반도체 패키지 및 그 제조방법
JPH04124846A (ja) テープキャリヤ
JPS6086851A (ja) 樹脂封止型半導体装置
JP3688440B2 (ja) 半導体装置
KR0145841B1 (ko) 패드리스 리드프레임과 이를 이용한 플라스틱 패키지
KR0152913B1 (ko) 버텀 리드형 반도체 패키지의 리드 프레임
KR19990034731A (ko) 리드 온 칩형 리드 프레임과 그를 이용한 패키지
JPH0870087A (ja) リードフレーム
JPH02202042A (ja) 樹脂封止型半導体装置
KR0125870Y1 (ko) 반도체 패키지용 리드프레임
JPH04254363A (ja) リードフレーム及びそれを用いた半導体集積回路装置
KR100290783B1 (ko) 반도체 패키지
KR100370480B1 (ko) 반도체 패키지용 리드 프레임
JPH05114688A (ja) 半導体装置およびその製造方法並びにそれに使用されるリードフレーム
JPH06177313A (ja) 半導体装置およびその製造方法並びにそれに使用されるリードフレーム

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20051019

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee