KR20000018585A - 다결정 규소 박막 트랜지스터 및 이를 포함하는 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법 - Google Patents
다결정 규소 박막 트랜지스터 및 이를 포함하는 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법 Download PDFInfo
- Publication number
- KR20000018585A KR20000018585A KR1019980036231A KR19980036231A KR20000018585A KR 20000018585 A KR20000018585 A KR 20000018585A KR 1019980036231 A KR1019980036231 A KR 1019980036231A KR 19980036231 A KR19980036231 A KR 19980036231A KR 20000018585 A KR20000018585 A KR 20000018585A
- Authority
- KR
- South Korea
- Prior art keywords
- gate
- electrode
- semiconductor layer
- substrate
- data line
- Prior art date
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 45
- 238000000034 method Methods 0.000 title claims abstract description 44
- 239000010409 thin film Substances 0.000 title claims abstract description 39
- 229910021420 polycrystalline silicon Inorganic materials 0.000 title claims abstract description 37
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 27
- 239000004065 semiconductor Substances 0.000 claims abstract description 46
- 238000004519 manufacturing process Methods 0.000 claims abstract description 19
- 239000004020 conductor Substances 0.000 claims abstract description 4
- 239000010408 film Substances 0.000 claims description 26
- 229920002120 photoresistant polymer Polymers 0.000 claims description 11
- 238000002161 passivation Methods 0.000 claims description 10
- 238000000059 patterning Methods 0.000 claims description 10
- 239000012535 impurity Substances 0.000 claims description 7
- 229910052751 metal Inorganic materials 0.000 claims description 6
- 239000002184 metal Substances 0.000 claims description 6
- 238000005468 ion implantation Methods 0.000 claims description 4
- 238000005530 etching Methods 0.000 claims description 3
- 238000000151 deposition Methods 0.000 claims 1
- 238000009413 insulation Methods 0.000 claims 1
- 230000008878 coupling Effects 0.000 abstract 2
- 238000010168 coupling process Methods 0.000 abstract 2
- 238000005859 coupling reaction Methods 0.000 abstract 2
- 238000000206 photolithography Methods 0.000 description 14
- 229920005591 polysilicon Polymers 0.000 description 9
- 238000003860 storage Methods 0.000 description 9
- 239000003990 capacitor Substances 0.000 description 6
- 229910021417 amorphous silicon Inorganic materials 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
- G02F1/13458—Terminal pads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/13625—Patterning using multi-mask exposure
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Nonlinear Science (AREA)
- General Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Optics & Photonics (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
Abstract
투명한 절연 기판에 마스크를 이용한 패터닝 공정을 통하여 세로 방향의 데이터선 및 소스 및 드레인 전극을 형성한다. 이어, 투명한 도전막을 적층한 후 마스크를 이용한 패터닝 공정을 통하여 드레인 전극과 직접 연결되는 화소 전극을 형성한다. 이때, 화소 전극과 드레인 전극은 직접 연결되도록 형성하여 이들을 연결하기 위하여 접촉 구멍을 형성하는 공정은 필요없다. 다음, 비정질 규소를 적층하고 비정질 규소를 다결정화한 다음, 마스크를 이용한 패터닝 공정을 통하여 다결정 규소의 반도체층을 형성한 다음, 산화 규소 또는 질화 규소를 적층하여 게이트 절연막을 형성한다. 이때에도 반도체층은 소스 및 드레인 전극과 직접 연결되어 이들을 연결하기 위한 접촉 구멍을 형성하는 공정은 필요없다. 이어, 게이트 절연막 위에 게이트 배선용 금속막을 증착하고 마스크를 이용한 사진 공정으로 패터닝하여 게이트선, 게이트 전극을 포함하는 게이트 배선 및 유지 전극선을 형성한다. 이때, 게이트 전극은 반도체층 상부에 형성되며, 유지 전극선은 그 일부가 화소 전극과 중첩된다. 다음, 게이트 배선을 마스크로 반도체층에 N형 불순물을 이온을 주입하여 고농도로 도핑된 소스 및 드레인 영역 및 채널 영역을 형성한다.
Description
본 발명은 박막 트랜지스터 및 이를 포함하는 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법에 관한 것으로서, 특히 다결정 규소를 반도체층으로 사용하는 다결정 규소 박막 트랜지스터 및 이를 포함하는 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법에 관한 것이다.
액정 표시 장치는 화상 신호를 전달하는 데이터선, 게이트를 열어주는 주사 신호를 전달하는 게이트선, 스위칭(switching) 소자인 박막 트랜지스터, 화상 신호 전압이 인가되는 액정 축전기, 그리고 유지 축전기를 포함한다.
박막 트랜지스터의 게이트에 열림 전압이 인가되면 박막 트랜지스터가 턴온(turn-on)되면서 액정 축전기에 전하가 충전되고, 이 충전된 전하는 게이트에 닫힘 전압이 인가되어 박막 트랜지스터가 닫힌 이후에도 유지 축전기에 의해 다시 박막 트랜지스터가 열리는 다음 주기(frame)까지 전하가 유지된다.
박막 트랜지스터의 반도체층으로는 비정질 또는 다결정 규소가 주로 이용되는데, 다결정 규소를 이용하는 경우, 비정질 실리콘을 이용하는 경우보다 전계 효과 이동도가 커서 보다 좋은 표시 화질을 확보할 수가 있으며, 기판 내에 구동 회로를 화소 부분 형성과 동시에 집적할 수 있어서 칩(chip) 가격을 줄일 수 있다.
그러나, 다결정 규소 박막 트랜지스터를 가지는 액정 표시 장치용 기판의 제조 방법은 구동 회로 부분에 N 형 박막 트랜지스터와 P 형 박막 트랜지스터를 같이 제작해야 하므로, 포토레지스트를 이용한 패터닝 공정이 추가되어 마스크의 수가 증가하여 전체 공정 비용은 증가하게 된다. 다결정 규소층 상부에 접촉구를 형성하는 식각 과정에서 다결정 규소층이 제거되어 신뢰성이 떨어지는 것을 막기 위해 다결정 규소층 하부에 버퍼(buffer)층을 질화 규소층이나 금속층으로 형성하는 별도의 공정을 실시한다. 또한, 박막 트랜지스터의 다결정 규소층이나 게이트 배선을 형성할 때, 유지 축전기의 유지 전극이 될 부분을 별도의 금속 패턴으로 형성하거나 규소층에 이온 도핑을 실시해야 하기 때문에 마스크의 수가 증가한다.
본 발명의 과제는 다결정 규소 박막 트랜지스터 및 이를 포함하는 액정 표시 장치용 다결정 규소 박막 트랜지스터 기판의 제조 공정을 단순화하여 공정 비용을 최소화하는 것이다.
도 1은 본 발명의 실시예에 따른 액정 표시 장치용 다결정 규소 박막 트랜지스터 기판의 배치도이고,
도 2는 도 1의 II-II 선을 따라 절단한 단면도이고,
도 3a 내지 도 3e는 본 발명의 실시예에 따른 액정 표시 장치용 다결정 규소 박막 트랜지스터 기판의 제조 방법을 그 공정 순서에 따라 도시한 단면도이다.
이러한 과제를 해결하기 위한 본 발명에 따른 다결정 규소 박막 트랜지스터 및 그 제조 방법에서는 소스 및 드레인 전극을 반도체층과 직접 접하도록 형성한다.
더욱 상세하게, 기판 위에 서로 분리되어 있는 소스 및 드레인 전극을 형성하고 일부가 소스 및 드레인 전극을 덮도록 다결정 규소로 이루어진 반도체층을 형성한다. 이어, 반도체층 및 소스 및 드레인 전극을 덮는 게이트 절연막을 형성하고 반도체층의 게이트 절연막 상부에 게이트 전극을 형성한다.
여기서, 다결정 규소의 반도체층은 비정질 규소를 이용하여 형성할 수 있다.
이러한 본 발명에 따른 다결정 박막 트랜지스터의 제조 방법에서는 반도체층과 소스 및 드레인 전극이 직접 연결되어 있기 때문에 이들을 연결하기 위한 접촉 구멍을 형성하는 공정이 필요없다.
또한, 이러한 다결정 규소 박막 트랜지스터를 포함하는 액정 표시 장치용 기판의 제조 방법에서는 드레인 전극과 직접 연결되도록 화소 전극을 형성하고 게이트 배선은 마스크를 이용한 두 번의 패터닝 공정으로 형성한다. 이때, 각각의 패터닝 공정 이후에 게이트 배선을 마스크로 하여 구동 회로 부분에 N형 또는 P형 박막 트랜지스터에 도전 영역을 형성한다.
더욱 상세하게, 본 발명에 따른 액정 표시 장치용 다결정 규소 박막 트랜지스터 기판 및 그 제조 방법에서는, 투명한 절연 기판에 제1 마스크를 이용한 사진 공정을 통하여 데이터선, 데이터선의 분지인 소스 전극 및 소스 전극과 분리되어 있는 드레인 전극으로 이루어진 데이터 배선을 형성한다. 이어, 제2 마스크를 이용한 사진 공정을 통하여 화소 영역에 투명한 도전 물질로 이루어져 있으며, 드레인 전극과 연결되어 있는 화소 전극을 형성한다. 다음, 소스 및 드레인 전극과 직접 접하며 제3 마스크를 이용한 사진 공정을 통하여 다결정 규소의 반도체층을 형성하고 데이터 배선, 화소 전극 및 반도체층을 덮는 게이트 절연막을 형성한다. 이어, 게이트 절연막의 상부에 데이터선과 교차하여 화소 영역을 정의하는 게이트선 및 게이트선의 분지인 게이트 전극을 포함하는 게이트 배선을 제4 마스크를 이용한 사진 공정으로 형성한다. 이어 게이트 배선을 마스크로 하여 반도체층에 N형 또는 P형 중 하나의 불순물을 이온 주입하여 반도체층에 소스 및 드레인 영역을 형성한다. 마지막으로 기판의 상부에 산화 규소 또는 질화 규소를 적층하여 반도체층을 형성한다.
여기서, 게이트선과 데이터선을 연결시키기 위해서는 게이트 절연막을 형성하는 단계이후 데이터선 상부의 게이트 절연막에 제5 마스크를 이용한 제1 접촉 구멍을 형성하는 공정을 추가할 수 있다.
또한, 게이트선 및 데이터선에 각각 연결되어 게이트 패드 및 데이터 패드를 더 포함하며, 제6 마스크를 이용한 사진 공정을 통하여 보호막 또는 게이트 절연막을 식각하여 게이트 패드 및 데이터 패드를 노출시키는 제2 접촉 구멍을 형성하는 공정을 추가할 수 있다.
또한, 기판의 상부에 N형 및 P형의 트랜지스터를 형성하는 경우에 제4 마스크를 이용한 사진 공정 전 후에 제7 마스크를 이용한 사진 공정을 추가하고 게이트 배선을 두 번의 사진 공정을 통하여 형성할 수 있다. 이때, 제4 마스크를 이용한 사진 공정을 통하여 형성된 게이트 배선을 마스크로 하여 둘 중 하나의 불순물을 이온 주입하여 N형 또는 P형 트랜지스터를 형성하고, 나머지 다른 도전형의 트랜지스터는 제7 마스크를 이용한 사진 공정을 통하여 형성된 포토레지스트를 이용하여 게이트 배선의 일부를 패터닝하고 포토레지스트를 마스크로 하여 이온 주입을 실시한다.
따라서, 본 발명에 따른 액정 표시 장치용 다결정 규소 박막 트랜지스터 기판의 제조 방법에서는 화소 전극과 소스 및 드레인 전극이 직접 연결되어 있어 이들을 연결하기 위한 접촉 구멍을 형성하는 공정을 생략할 수 있다. 또한, 게이트 배선 및 포토레지스트를 이온 주입용 마스크로 이용하여 N형 또는 P형 트랜지스터의 도전 영역을 형성함으로써 제조 마스크의 수를 줄일 수 있다.
그러면, 첨부한 도면을 참고로 하여 본 발명의 실시예에 따른 액정 표시 장치의 제조 방법에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세하게 설명한다.
먼저, 도 1 및 도 2를 참고로 하여 본 발명의 한 실시예에 따른 다결정 규소 액정 표시 장치의 구조에 대하여 설명한다.
도 1은 본 발명에 따른 액정 표시 장치에 대한 배치도이고, 도 2는 도 1의 II-II' 선에 대한 단면도이다. 여기서, 도 1 및 도 2는 본 발명에 따른 액정 표시 장치용 다결정 규소 박막 트랜지스터 기판의 구조는 단위 화소만을 도시한 도면이다.
도 1 및 도 2에 도시한 바와 같이, 투명한 절연 기판(100) 위에 버퍼용 절연막(200)이 전면적으로 형성되어 있다.
버퍼용 절연막(200) 위에는 세로 방향의 데이터선(300), 데이터선(300)의 일부인 소스 전극(310) 및 소스 전극(310)과 분리되어 있는 드레인 전극(320)으로 이루어진 데이터 배선이 형성되어 있다. 또한, 버퍼용 절연막(200) 위에는 도핑되지 않은 채널 영역(430) 및 채널 영역(430)의 양쪽에 N형 불순물이 고농도로 도핑되어 있으며 각각 소스 및 드레인 전극(310, 320)을 직접 덮는 소스 및 드레인 영역(410, 420)을 가지며, 다결정 규소로 이루어진 반도체층(400)이 형성되어 있다. 또한, 화소 영역(P)의 버퍼용 절연막(200) 위에는 드레인 전극(320)과 직접 연결되어 있으며, 투명한 도전 물질로 이루어진 화소 전극(800)이 형성되어 있다.
반도체층(400), 화소 전극(800) 및 반도체층과 화소 전극으로 가리지 않은 데이터 배선(300, 310, 320) 상부에는 게이트 절연막(500)이 형성되어 있다.
게이트 절연막(500) 상부에는 가로 방향의 게이트선(600), 게이트선(600)의 분지이며 채널 영역(430)과 중첩되어 있는 게이트 전극(610)으로 이루어진 게이트 배선이 형성되어 있으며, 유지 전극선(620)이 가로 방향으로 형성되어 있다. 유지 전극선(620)은 화소 전극(800)과 일부 중첩되도록 형성되어 있어서, 이 유지 전극선(620)과 화소 전극(800) 사이에 유지 용량이 형성된다.
게이트 절연막(500) 상부에는 게이트 배선(600, 610)과 유지 전극선(620)을 덮는 보호막(700)이 형성되어 있다.
이러한 본 발명에 따른 액정 표시 장치용 다결정 규소 박막 트랜지스터 기판에서, 다결정 규소 박막 트랜지스터는 게이트 전극(610), 소스 전극(310), 드레인 전극(320), 게이트 절연막(500) 및 반도체층(400)으로 이루어진다.
여기서는, 단위 화소만을 도시한 도 1 및 도 2는 도시되어 있지 않지만, 실제로 게이트 절연막(500)에는 게이트선(600)과 데이터선(300)을 전기적으로 연결하기 위한 접촉 구멍이 형성되어 있다. 또한, 게이트 절연막(500) 또는 보호막(700)에는 게이트선(600) 및 데이터선(300)과 연결되어 있으며, 주사 신호 및 데이터 신호를 전달하는 경로인 게이트 패드 및 데이터 패드를 노출시키는 접촉 구멍이 형성되어 있다.
또한, 도면에 도시되어 있지 않지만, 액정 표시 장치용 다결정 규소 박막 트랜지스터 기판에는 구동 집적회로를 직접 형성할 수 있어, N형 및 P형의 트랜지스터가 형성되어 있다.
그러면, 이러한 액정 표시 장치용 다결정 규소 박막 트랜지스터 기판의 제조 방법에 대하여 도 3a 내지 도 3e를 참조하여 설명하기로 한다.
도 3a 내지 도 3e는 본 발명의 제1 실시예에 따른 액정 표시 장치의 제조 방법을 공정 순서에 따라 나타낸 단면도이다.
도 3a에 도시한 바와 같이, 투명한 절연 기판(100) 위에 산화 규소 또는 질화 규소를 적층하여 버퍼용 절연막(200)을 형성한다. 다음, 데이터 배선용 금속막을 증착하고 제1 마스크를 이용한 사진 공정으로 패터닝하여 세로 방향의 데이터선(300) 및 소스 및 드레인 전극(310, 320)을 형성한다.
이어, 도 3b에서 보는 바와 같이, 투명한 도전막인 ITO(indium tin oxide)를 적층한 후 제2 마스크를 이용한 사진 공정으로 패터닝하여 드레인 전극(320)과 직접 연결되는 화소 전극(800)을 형성한다.
이때, 화소 전극(800)과 드레인 전극(320)은 직접 연결되도록 형성함으로써 이들을 연결하기 위한 접촉 구멍을 형성하는 사진 공정이 필요없다.
다음, 도 3c에 도시한 바와 같이, 비정질 규소를 적층하고 비정질 규소를 다결정화한 다음, 제3 마스크를 이용한 사진 공정으로 패터닝하여 다결정 규소의 반도체층(400)을 형성한 다음, 산화 규소 또는 질화 규소를 적층하여 게이트 절연막(500)을 형성한다.
이때에도 반도체층(400)을 소스 및 드레인 전극(310, 320)과 직접 연결되도록 형성함으로써 이들을 연결하는 위한 접촉 구멍을 형성하는 공정을 생략할 수 있다.
여기서, 도면에는 나타나지 않았지만, 제3 마스크를 이용하여 반도체층(400)을 형성할 때, 기판(100) 위에 직접 형성할 수 있는 구동 집적 회로의 N형 및 P형 트랜지스터의 반도체층도 함께 형성한다.
또한, 이후에 형성되는 게이트선과 데이터선(300)을 전기적으로 연결하기 위해서는 데이터선(300)의 일부를 노출시키기 위해서는 제4 마스크를 추가하여 게이트 절연막(500)에 접촉 구멍을 형성하는 패터닝 공정을 추가할 수도 있다.
여기서, 단위 화소만을 고려한다면, 제4 마스크를 이용한 공정은 생략할 수 있다.
이어, 도 3d에 도시한 바와 같이, 게이트 절연막(500) 위에 게이트 배선용 금속막을 증착하고 제5 마스크를 이용한 사진 공정으로 패터닝하여 게이트선(600), 게이트 전극(610)을 포함하는 게이트 배선 및 유지 전극선(620)을 형성한다. 이때, 게이트 전극(610)은 반도체층(400) 상부에 형성되며, 유지 전극선(620)은 그 일부가 화소 전극(800)과 중첩된다.
다음, 게이트 배선(600, 610)을 마스크로 반도체층(400)에 N형 불순물을 이온을 주입하여 고농도로 도핑된 소스 및 드레인 영역(410, 420) 및 채널 영역(430)을 형성한다.
여기서, 구동 집적 회로의 P형 및 N형 트랜지스터를 기판(100)에 함께 형성하는 공정을 추가할 수 있다. 이 경우에는 게이트 배선에 P형 트랜지스터가 형성되는 부분을 가릴 수 있도록 패턴을 더 포함시키고, 소스 및 드레인 영역(410, 420)을 형성할 때 구동 집적 회로 중에서 N형 트랜지스터의 반도체층에 N형 고농도 영역만 함께 형성한다. 이때, 게이트 배선은 P형 트랜지스터가 형성되는 부분을 가리는 패턴을 가지고 있기 때문에 P형 트랜지스터의 반도체층은 도핑되지 않은 상태이다. 다음, 기판(100)의 상부에 포토레지스트를 도포하고, 제6 마스크를 이용한 사진 공정으로 패터닝을 실시하여 게이트 배선에서 추가된 P형 트랜지스터용 패턴을 제거한다. 여기서, 남겨진 포토레지스트는 P형 트랜지스터가 형성되는 부분만을 노출시킬 수 있도록 형성한다. 다음, 남겨진 포토레지스트를 이온 주입 마스크로 사용하여 P형 트랜지스터의 반도체층에 P형 고농도 영역을 형성한다.
여기서, 단위 화소만을 고려한다면, 제6 마스크를 이용한 사진 공정은 생략할 수 있다.
다음, 도 3e에 도시한 바와 같이, 게이트선(600) 및 게이트 전극(610) 및 유지 전극선(620)을 덮는 보호막(700)을 게이트 절연막(500) 상부에 형성한다.
여기서, 도면에는 도시되어 있지 않지만, 게이트선(600) 및 데이터선(300)과 연결되어 있는 게이트 패드 및 데이터 패드를 노출시키는 공정을 추가할 수 있다. 이때에는 제7 마스크를 이용한 사진 공정을 통하여 게이트 패드를 덮는 보호막(700)을 제거하고, 데이터 패드를 덮는 보호막(700) 및 게이트 절연막(500)을 제거한다.
물론, 여기서도 단위 화소만을 고려한다면, 제7 마스크를 이용한 사진 공정은 생략할 수 있다.
앞에서 설명한 바와 같이, 본 발명의 실시예에 따른 다결정 규소 박막 트랜지스터 및 이를 포함하는 액정 표시 장치용 다결정 규소 박막 트랜지스터 및 그 제조 방법에서는 제1, 제3 및 제5 마스크의 3매 마스크만을 이용하여 다결정 규소 박막 트랜지스터를 형성할 수 있다. 또한, 제1, 제2, 제3 및 제5 마스크의 4매 마스크만을 이용하여 단위 화소를 형성할 수 있으며, 전체적으로는 제1 내지 제7 마스크의 7매의 마스크를 이용하여 액정 표시 장치용 다결정 규소 박막 트랜지스터 기판을 형성할 수 있다.
이상에서와 같이, 본 발명에 따른 액정 표시 장치용 다결정 규소 박막 트랜지스터 기판의 제조 방법에서는 별도의 소스 및 드레인 전극과 반도체층을 연결하거나 화소 전극과 드레인 전극을 연결하기 위한 접촉 구멍을 형성하는 공정이 필요없다. 따라서, 공정 수가 줄어들어 비용을 절감할 수 있다.
Claims (10)
- 투명한 절연 기판에 데이터선, 소스 전극 및 드레인 전극으로 이루어진 데이터 배선을 형성하는 단계,상기 기판 위에 투명 도전막을 증착하는 단계,상기 투명 도전막을 패터닝하여 일부는 상기 드레인 전극을 덮는 화소 전극을 형성하는 단계,다결정 규소로 이루어져 상기 기판 위에 형성되어 있으며, 일부는 상기 소스 전극 및 상기 드레인 전극을 덮는 제1 반도체층을 형성하는 단계,상기 데이터 배선, 화소 전극 및 상기 반도체층을 덮는 게이트 절연막을 형성하는 단계,상기 게이트 절연막 상부에 상기 데이터선과 교차하는 게이트선 및 상기 게이트선의 분지인 게이트 전극으로 이루어진 게이트 배선을 형성하는 단계를 포함하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
- 제1항에서,상기 게이트 절연막을 패터닝하여 상기 데이터선을 노출시키는 제1 접촉 구멍을 형성하는 단계를 더 포함하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
- 제2항에서,상기 게이트 배선 및 상기 데이터 배선은 상기 게이트선 및 상기 데이터선과 각각 연결되어 있는 게이트 패드 및 데이터 패드를 더 포함하며,상기 데이터 배선을 덮는 보호막을 형성하는 단계 및 상기 게이트 절연막 또는 상기 보호막을 패터닝하여 상기 게이트 패드 및 상기 데이터 패드를 노출시키는 제2 및 제3 접촉 구멍을 형성하는 단계를 더 포함하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
- 제1항에서,상기 기판 상부에 N형 및 P형의 트랜지스터가 형성되는 제2 및 제3 부분을 더 포함하며,상기 게이트 배선은 제2 및 제3 부분 중 하나를 가리는 패턴을 더 포함하며,상기 제1 반도체층을 형성하는 단계에서 상기 N형 및 P형 트랜지스터의 제2 및 제3 반도체층을 형성하는 단계를 더 포함하며,상기 게이트 배선을 마스크로 하여 N형 및 P형 불순물 중 하나의 불순물을 이온 주입하여 상기 제1 반도체층에 고농도로 도핑된 소스 및 드레인 영역을 형성하고, 상기 제2 또는 제3 반도체층 중 하나에 중 하나에 고농도 영역을 형성하는 단계,상기 게이트 절연막 및 상기 게이트 배선 상부에 포토레지스트를 도포하는 단계,상기 포토레지스트를 패터닝하여 상기 패턴을 노출시키는 단계,상기 포토레지스트를 식각 마스크로 하여 상기 패턴을 제거하는 단계,상기 포토레지스트를 이온 주입 마스크로 사용하여 N형 및 P형의 불순물 중 나머지 다른 불순물을 이온 주입하는 단계를 더 포함하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
- 투명한 절연 기판,상기 기판 위에 형성되어 있으며, 데이터선, 상기 데이터선의 일부인 소스 전극 및 상기 소스 전극과 분리되어 있는 드레인 전극으로 이루어진 데이터 배선,상기 기판 위 화소 영역에 형성되어 일부는 상기 드레인 전극을 덮고, 투명한 도전 물질로 이루어진 화소 전극,상기 기판 위에 형성되어 일부는 상기 소스 및 드레인 전극을 덮고, 다결정 규소로 이루어진 반도체층,상기 화소 전극, 상기 데이터 배선 및 상기 반도체층을 덮는 게이트 절연막,상기 게이트 절연막 위에 형성되어 있으며, 상기 데이터선과 교차하여 상기 화소 영역을 정의하는 게이트선 및 상기 게이트선의 분지인 게이트 전극으로 이루어진 게이트 배선을 포함하는 액정 표시 장치용 박막 트랜지스터 기판.
- 제5항에서,상기 게이트 절연막은 상기 데이터선을 노출시키는 제1 접촉 구멍을 가지며,상기 게이트선과 상기 데이터선은 상기 제1 접촉 구멍을 통하여 전기적으로 연결되어 있는 액정 표시 장치용 박막 트랜지스터 기판.
- 제6항에서,상기 게이트 배선을 덮는 보호막을 더 포함하는 액정 표시 장치용 박막 트랜지스터 기판.
- 제7항에서,상기 게이트선 및 상기 데이터선과 각각 연결되어 있는 게이트 패드 및 데이터 패드를 더 포함하며, 상기 게이트 절연막 및 상기 보호막은 상기 게이트 패드 및 상기 데이터 패드를 노출시키는 제2 및 제3 접촉 구멍을 더 포함하는 액정 표시 장치용 박막 트랜지스터 기판.
- 기판,상기 기판 위에 형성되어 있으며, 서로 분리되어 있는 소스 전극 및 드레인 전극,상기 기판 위에 형성되어 있으며, 상기 소스 및 드레인 전극을 덮고 다결정 규소로 이루어진 반도체층,상기 소스 및 드레인 전극 및 상기 반도체층을 덮는 게이트 절연막,상기 반도체층의 상기 게이트 절연막 위에 형성되어 있는 게이트 전극을 포함하는 박막 트랜지스터.
- 기판 위에 제1 금속막을 적층하고 패터닝하여 소스 및 드레인 전극을 형성하는 단계,상기 기판 상부에 일부는 상기 소스 및 드레인 전극을 덮으며 다결정 규소로 이루어진 반도체층을 형성하는 단계,상기 소스 및 드레인 전극 및 상기 반도체층을 덮는 게이트 절연막을 형성하는 단계,상기 게이트 절연막 상부에 제2 금속막을 적층하고 패터닝하여 게이트 전극을 형성하는 단계를 포함하는 박막 트랜지스터의 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980036231A KR100580391B1 (ko) | 1998-09-03 | 1998-09-03 | 다결정 규소 박막 트랜지스터 및 이를 포함하는 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980036231A KR100580391B1 (ko) | 1998-09-03 | 1998-09-03 | 다결정 규소 박막 트랜지스터 및 이를 포함하는 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20000018585A true KR20000018585A (ko) | 2000-04-06 |
| KR100580391B1 KR100580391B1 (ko) | 2007-03-02 |
Family
ID=19549434
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980036231A KR100580391B1 (ko) | 1998-09-03 | 1998-09-03 | 다결정 규소 박막 트랜지스터 및 이를 포함하는 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100580391B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100913211B1 (ko) * | 2001-12-28 | 2009-08-24 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체장치 및 반도체장치 제조장치 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6173373A (ja) * | 1984-09-19 | 1986-04-15 | Asahi Glass Co Ltd | 薄膜トランジスタ |
| JPS63137472A (ja) * | 1986-11-28 | 1988-06-09 | Fujitsu Ltd | 薄膜トランジスタの形成法 |
| JP3615556B2 (ja) * | 1992-11-04 | 2005-02-02 | セイコーエプソン株式会社 | アクティブマトリックス基板とその製造方法 |
| JPH08101401A (ja) * | 1994-09-30 | 1996-04-16 | Sanyo Electric Co Ltd | 液晶表示装置 |
-
1998
- 1998-09-03 KR KR1019980036231A patent/KR100580391B1/ko not_active IP Right Cessation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100913211B1 (ko) * | 2001-12-28 | 2009-08-24 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체장치 및 반도체장치 제조장치 |
| US7652286B2 (en) | 2001-12-28 | 2010-01-26 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and semiconductor device producing system |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100580391B1 (ko) | 2007-03-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101267499B1 (ko) | 박막 트랜지스터 기판의 제조 방법 및 그에 의해 제조된박막 트랜지스터 | |
| KR100234892B1 (ko) | 액정표시장치의 구조 및 그 제조방법 | |
| KR100421344B1 (ko) | 반도체 장치, 전기 광학 장치용 기판, 액정 장치용 기판및 그 제조 방법, 액정 장치와 이것을 이용한 투사형 액정표시 장치 및 전자기기 | |
| KR100307456B1 (ko) | 박막 트랜지스터의 제조 방법 | |
| KR100205373B1 (ko) | 액정표시소자의 제조방법 | |
| US6767772B2 (en) | Active matrix substrate, electrooptical device, and method of producing active matrix substrate | |
| KR100288772B1 (ko) | 액정 표시 장치 및 그 제조 방법 | |
| JP2004518278A (ja) | アクティブマトリクス基板の製造方法 | |
| JPH11282012A (ja) | アクティブマトリクス基板および液晶表示装置 | |
| US6589826B2 (en) | Thin film transistor and a method of forming the same | |
| JP3702696B2 (ja) | アクティブマトリクス基板、電気光学装置、およびアクティブマトリクス基板の製造方法 | |
| JP3820743B2 (ja) | アクティブマトリクス基板およびアクティブマトリクス基板の製造方法および表示装置 | |
| US7173675B2 (en) | LCD display with contact hole and insulation layer above pixel electrode | |
| KR20010055071A (ko) | 박막 트랜지스터의 제조 방법 | |
| KR100580391B1 (ko) | 다결정 규소 박막 트랜지스터 및 이를 포함하는 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR100569736B1 (ko) | 액정 표시 장치 및 그 제조 방법 | |
| US10396213B2 (en) | Active device array substrate and manufacturing method thereof | |
| JP3391176B2 (ja) | 薄膜トランジスタの製造方法 | |
| KR100223879B1 (ko) | 액정표시장치 및 그 제조방법 | |
| JPH0864830A (ja) | アクティブマトリクス基板およびその製造方法 | |
| JP5337414B2 (ja) | 表示装置およびその製造方法 | |
| JP2006259241A (ja) | 電気光学装置の製造方法 | |
| KR100552286B1 (ko) | 박막 트랜지스터 액정 표시 장치 및 그 제조 방법 | |
| KR100267995B1 (ko) | 액정표시장치 및 그 제조방법 | |
| KR100552294B1 (ko) | 액정 표시 장치의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| AMND | Amendment | ||
| E601 | Decision to refuse application | ||
| J201 | Request for trial against refusal decision | ||
| AMND | Amendment | ||
| B701 | Decision to grant | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130430 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20140430 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20150430 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20180502 Year of fee payment: 13 |
|
| EXPY | Expiration of term |