KR20000018565A - 비정질 실리콘 박막을 결정화하는 방법과이를 이용한 다결정실리콘 박막트랜지스터 제조방법 - Google Patents
비정질 실리콘 박막을 결정화하는 방법과이를 이용한 다결정실리콘 박막트랜지스터 제조방법 Download PDFInfo
- Publication number
- KR20000018565A KR20000018565A KR1019980036208A KR19980036208A KR20000018565A KR 20000018565 A KR20000018565 A KR 20000018565A KR 1019980036208 A KR1019980036208 A KR 1019980036208A KR 19980036208 A KR19980036208 A KR 19980036208A KR 20000018565 A KR20000018565 A KR 20000018565A
- Authority
- KR
- South Korea
- Prior art keywords
- thin film
- substrate
- amorphous silicon
- conductive layer
- amorphous
- Prior art date
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 141
- 229910021417 amorphous silicon Inorganic materials 0.000 title claims abstract description 74
- 238000000034 method Methods 0.000 title claims abstract description 51
- 229910021420 polycrystalline silicon Inorganic materials 0.000 title description 11
- 239000000758 substrate Substances 0.000 claims abstract description 92
- 238000002425 crystallisation Methods 0.000 claims abstract description 57
- 230000008025 crystallization Effects 0.000 claims abstract description 57
- 239000002184 metal Substances 0.000 claims abstract description 48
- 229910052751 metal Inorganic materials 0.000 claims abstract description 48
- 230000005684 electric field Effects 0.000 claims abstract description 28
- 238000010438 heat treatment Methods 0.000 claims abstract description 18
- 238000000151 deposition Methods 0.000 claims abstract description 15
- 239000010408 film Substances 0.000 claims description 57
- 239000004020 conductor Substances 0.000 claims description 19
- 238000004519 manufacturing process Methods 0.000 claims description 14
- 239000007769 metal material Substances 0.000 claims description 14
- 229910052802 copper Inorganic materials 0.000 claims description 13
- 229910052759 nickel Inorganic materials 0.000 claims description 9
- 229910052804 chromium Inorganic materials 0.000 claims description 8
- 239000012535 impurity Substances 0.000 claims description 8
- 229910052737 gold Inorganic materials 0.000 claims description 7
- 229910052709 silver Inorganic materials 0.000 claims description 7
- 229910045601 alloy Inorganic materials 0.000 claims description 6
- 239000000956 alloy Substances 0.000 claims description 6
- 229910052741 iridium Inorganic materials 0.000 claims description 6
- 229910052742 iron Inorganic materials 0.000 claims description 6
- 229910052748 manganese Inorganic materials 0.000 claims description 6
- 229910052762 osmium Inorganic materials 0.000 claims description 6
- 229910052763 palladium Inorganic materials 0.000 claims description 6
- 229910052697 platinum Inorganic materials 0.000 claims description 6
- 229910052703 rhodium Inorganic materials 0.000 claims description 6
- 229910052707 ruthenium Inorganic materials 0.000 claims description 6
- 229910052706 scandium Inorganic materials 0.000 claims description 6
- 229910052719 titanium Inorganic materials 0.000 claims description 6
- 229910052720 vanadium Inorganic materials 0.000 claims description 6
- 229910052725 zinc Inorganic materials 0.000 claims description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 27
- 229910052710 silicon Inorganic materials 0.000 abstract description 27
- 239000010703 silicon Substances 0.000 abstract description 27
- 230000005669 field effect Effects 0.000 abstract 1
- 239000010949 copper Substances 0.000 description 10
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 8
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 230000005685 electric field effect Effects 0.000 description 6
- 239000004973 liquid crystal related substance Substances 0.000 description 6
- 229910052814 silicon oxide Inorganic materials 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 5
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 5
- 239000003054 catalyst Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- XEEYBQQBJWHFJM-UHFFFAOYSA-N iron Substances [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 229910021334 nickel silicide Inorganic materials 0.000 description 3
- RUFLMLWJRZAWLJ-UHFFFAOYSA-N nickel silicide Chemical compound [Ni]=[Si]=[Ni] RUFLMLWJRZAWLJ-UHFFFAOYSA-N 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 description 2
- 229910001887 tin oxide Inorganic materials 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000001404 mediated effect Effects 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/326—Application of electric currents or fields, e.g. for electroforming
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Recrystallisation Techniques (AREA)
Abstract
본 발명은 비정질 실리콘 박막을 결정화하는 방법과 이를 이용한 다결정 실리콘 박막트랜지스터 제조방법에 관한 것으로, 절연기판과 비정질 실리콘 박막 사이에 전도층을 형성함으로써, 전계 인가에 따른 커런트 패쓰에 의하여 FALC에 의한 실리콘 결정화를 진행하기 위하여, 절연기판 상에 전도층을 형성하는 공정과, 상기 전도층을 덮는 제 1 절연막을 형성하는 공정과, 상기 제 1 절연막 상에 비정질 실리콘 박막을 증착하는 공정과, 상기 비정질 실리콘 박막을 선택적으로 덮는 금속박막을 형성하는 공정과, 상기 금속박막을 포함하는 기판에 열처리와 전계인가를 실시하여 상기 비정질 실리콘 박막을 결정화하는 공정을 포함한다.
Description
본 발명은 비정질 실리콘 박막을 결정화하는 방법과 이를 이용한 다결정 실리콘 박막트랜지스터 제조방법에 관한 것으로 특히, 절연기판 상에 비정질 실리콘 박막을 형성한 후, 전계인가와 열처리를 진행하면서 비정질 실리콘 박막을 결정화하여 다결정 실리콘 박막을 형성하는 방법과 이를 이용한 다결정 실리콘 박막트랜지스터 제조방법에 관한 것이다.
다결정 실리콘 박막트랜지스터는 전계이동도과 전류구동능력이 높기 때문에 활발하게 연구가 진행되고 있다. 특히, 3차원 고집적회로와 능동형 액정표시장치에 이용되고 있다. 다결정 실리콘 박막트랜지스터에서 실리콘의 결정특성은 실리콘 박막에 고집적회로를 형성하기 때문에 대단히 중요하다.
비정질 실리콘 박막의 결정화에서의 금속의 효과는 연구되어 왔는데, 니켈의 경우에는 결정화 온도를 480℃로 낮출 수 있다는 것이 보고되었다[C. Hayzelden and J. L. Batone. "Silicide-mediated crystallization of nickel-implanted amorphous silicon thin films" J. Appl. Phys. vol. 73 no.12 pp.8279-8289.1993].
즉, 니켈 실리사이드의 형성으로 인하여 실리콘 핵이 생성되고 성장되는 것과 이 방법에 있어서 니켈 실리사이드의 확산이 결정화 속도를 결정한다는 것이 증명되었다. 또한, MILC(Metal Induced Lateral Crystallization) 기술을 통하여 니켈 실리사이드가 열확산에 의하여 금속이 없는 부분으로 이동함으로써 금속 오염이 없는 큰 결정입자의 다결정 실리콘 박막을 얻을 수 있게 되었다.
또한, 최근에는 FALC(Field Aided Lateral Crystallization) 기술에 의하여 비정질 실리콘 박막을 결정화하는 기술이 연구 중에 있다. FALC은 수평 결정화(lateral crystallization)의 진행속도를 인가된 전계의 극성에 따라 한 방향으로 가속화시키는 결정화 기술이다. FALC에 의한 실리콘 결정화에서는 (-)극쪽이 (+)극쪽에 비해 수평 결정화 속도가 훨씬 빠르게 진행된다[Kyung-Sub Song, Duck-Kyun Choi, "ELECTRIC FIELD EFFECT ON THE METAL INDUCED CRYSTALLIZATION OF AMORPHOUS SILICON" Electrochemical Society Proceedings Volume 97-23. pp75-80].
FALC에 따른 실리콘의 결정화에 사용되는 시편의 단면은 도 1에 보인 바와 같으며 그 제작에 대한 설명은 다음과 같다.
제 1 도전형 불순물로 도핑된 실리콘 웨이퍼(100) 상에 산화막(10)을 5000Å정도로 증착하고, 산화막(10) 상에 결정화를 시킬 비정질 실리콘 박막(11)을 PECVD법에 의하여 1000Å정도로 증착한다. 그 다음, 비정질 실리콘 박막(11) 상에 실리콘 산화막을 1000Å정도로 증착한 후, 사진식각하여 비정질 실리콘 박막(11)의 일부가 선택적으로 노출될 수 있도록 소정의 형상을 가지는 패턴 산화막(12)을 형성한다. 그리고, 기판의 노출된 전면에 Ni, Fe, Co, Ru, Rh, Pd, Os, Ir, Pt, Sc, Ti, V, Cr, Mn, Cu, Zn, Au, Ag 등의 금속물질 혹은, 이들의 합금으로 이루어진 금속물질을 사용하여 결정화 촉매로 작용하는 금속박막(13)을 30∼60Å정도로 도포하여 도면에 보인 바와 같은 시편을 마련한다.
이 후, 준비된 시편의 일부분에 전계를 인가할 전극을 형성한 다음, 500℃정도의 열처리 작업 중에 전계를 인가하여 비정질 실리콘 박막의 결정화를 진행한다. 열처리 과정에서 금속박막과 금속박막에 접촉한 비정질 실리콘 부분은 MIC에 의한 결정화가 진행되고, 이 결정화된 실리콘 영역이 금속박막과 접촉하지 않은 비정질 실리콘 부분을 향하여 측면으로 성장하여 MILC에 의한 결정화가 진행된다. 이 때, 전계의 효과로 인하여 측면 결정화는 (-)극쪽이 (+)극쪽에 비하여 빠르게 진행되는 특성이 나타난다. 그 결과, 전계 효과에 의하여 실리콘의 결정화 속도를 한 쪽 방향으로 가속화시킬 수 있다.
그러나 상기 종래의 기술에 따른 FALC는 절연성 기판 상에 트랜지스터와 같은 소자를 제작하는 액정표시장치에는 적용하기 어려운 문제점을 가진다. 기판 상의 비정질 실리콘 박막을 FALC에 의하여 결정화하고자 하는 경우에 기판에 커런트 패쓰(current path)를 형성하는 것이 필요하다. 도전형 불순물로 도핑된 실리콘 웨이퍼는 도전성을 가지고 있기 때문에 웨이퍼 상의 비정질 실리콘 박막에 전압을 인가하는 경우에 웨이퍼 전체에 걸쳐 전류가 흐르는 커런트 패쓰(current path)를 형성할 수 있다. 따라서, 이 커런트 패쓰의 형성에 의하여 웨이퍼 상의 비정질 실리콘 박막을 결정화하는 것이 가능하다. 그러나 절연기판은 절연체이기 때문에 비정질 실리콘 박막에 전압을 인가하더라도 절연기판에 커런트 패쓰(current path)를 형성할 수 없다. 따라서 종래의 기술에 의한 FALC은 절연기판 상의 비정질 실리콘 박막을 결정화하는데 적용하기 어렵다.
본 발명은 종래의 기술에 대한 문제점을 해결할 수 있는 비정질 실리콘 박막을 결정화하는 방법과 이를 이용한 박막트랜지스터 제조방법을 제공하고자 한다.
본 발명은 절연기판과 비정질 실리콘 박막 사이에 전도층을 형성함으로써, 전계 인가에 따른 커런트 패쓰에 의하여 FALC에 의한 실리콘 결정화를 진행할 수 있는 비정질 실리콘 박막을 결정화하는 방법과 이를 이용한 박막트랜지스터 제조방법을 제공하고자 한다.
상기 목적을 달성하기 위한 본 발명은 절연기판 상에 전도층을 형성하는 공정과, 상기 전도층을 덮는 제 1 절연막을 형성하는 공정과, 상기 제 1 절연막 상에 비정질 실리콘 박막을 증착하는 공정과, 상기 비정질 실리콘 박막을 선택적으로 덮는 금속박막을 형성하는 공정과, 상기 금속박막을 포함하는 기판에 열처리와 전계인가를 실시하여 상기 비정질 실리콘 박막을 결정화하는 공정을 포함하는 비정질 실리콘 박막을 결정화하는 방법이다.
또한, 본 발명은 절연기판 상에 전도층을 형성하는 공정과, 상기 전도층 상을 덮는 제 1 절연막을 형성하는 공정과, 상기 제 1 절연막 상에 비정질 실리콘 상태의 활성층을 형성하는 공정과, 상기 활성층 상에 게이트절연막 및 게이트전극을 형성하는 공정과, 상기 게이트전극을 마스크로 하여 상기 활성층에 제 1 도전형 불순물을 도핑하는 단계와, 상기 불순물이 도핑된 활성층을 포함하는 기판 전면에 금속박막을 형성하는 공정과, 상기 금속박막을 포함하는 기판에 열처리와 전계인가를 실시하여 상기 비정질 실리콘 박막을 결정화하는 단계를 포함하는 박막트랜지스터 제조방법이다.
도 1은 FALC에 따른 실리콘 결정화를 실험하기 위한 시편의 단면
도 2a부터 도 2g는 본 발명의 제 1 실시예를 설명하기 위한 도면
도 3은 본 발명의 제 1 실시예에 따라 결정화된 실리콘의 결정화정도를 보여주는 도면
도 4a부터 도 4e는 본 발명의 제 2 실시예를 설명하기 위한 도면
도 5는 본 발명의 제 3 실시예를 설명하기 위한 도면
도 2a부터 도 2f는 본 발명의 제 1 실시예를 설명하기 위한 것으로, 본 발명에 의하여 유리기판 상에서 비정질 실리콘 박막을 결정화하는 결정화 공정도를 나타낸 것이다.
도 2a를 참조하면, 절연기판(200) 상에 전도층(210)을 1000Å정도로 증착한다. 이 때, 전도층(210)은 투명도전물질 혹은, 금속도전물질을 포함하는 통상의 도전물질을 PECVD 혹은, SPUTTERING 에 의하여 절연기판(200) 전면에 증착하여 형성한다. 투명도전물질로는 ITO(Indium Tin Oxide) 및 TO(Tin Oxide)등을 사용할 수 있고, 금속도전물질로는 Al, Mo. Ni, Cr 등과 통상의 금속물질을 사용할 수 있다. 즉, 전도층(210)을 형성하기 위한 물질은 도전성을 가지는 물질이면 모두 가능하다. 이 때, 절연기판(200) 상에 전도층(210)을 형성하기 전에 절연막을 형성함으로써, 절연기판(200)과 전도층(210) 사이에 절연막을 개재시킬 수 있다.
도 2b를 참조하면, 전도층(210) 상에 절연막(20)을 5000Å정도로 증착한다. 절연막(20)은 CVD법에 의하여 실리콘 산화막을 증착하여 형성할 수 있다. 또한, 절연막(20)은 통상의 절연물질을 증착하여 형성할 수 있다.
도 2c를 참조하면, 절연막(20) 상에 결정화를 시킬 비정질 실리콘 박막(21)을 PECVD법에 의하여 1000Å정도로 증착한다.
도 2d를 참조하면, 비정질 실리콘 박막(21) 상에 스퍼터링에 의하여 실리콘 산화막을 1000Å정도로 증착한 후, 사진식각하여 비정질 실리콘 박막(21)의 일부가 선택적으로 노출될 수 있도록 소정 형상을 가지는 패턴 산화막(22)을 형성한다.
도 2e를 참조하면, 기판의 노출된 전면에 스퍼터링에 의하여 금속박막(23)을 10∼60Å정도로 도포한다. 이 때, 금속박막을 비정질 실리콘의 결정화에 촉매역할을 하는 금속물질을 증착하여 형성한다. Ni, Fe, Co, Ru, Rh, Pd, Os, Ir, Pt, Sc, Ti, V, Cr, Mn, Cu, Zn, Au, Ag 등의 금속물질 혹은, 이들의 합금으로 이루어진 금속물질을 사용하여 결정화 촉매로 사용한다.
도 2f를 참조하면, 노출된 금속박막(23) 상에 전계를 인가할 전극(25)을 형성하고, 소정 온도의 열처리 조건에서 전계를 인가하여 비정질 실리콘 박막의 결정화를 진행한다.
도 2g를 참조하면, 열처리와 전계인가의 결과, 금속박막(23)에 접촉된 실리콘 부분(41A)이 결정화되고, 이 결정화된 영역이 금속박막과 접촉하지 않은 실리콘 부분(41B)의 수평 결정화를 유도한다. 이 때, 금속박막과 접촉하지 않은 실리콘 부분(41B)에서는 전계의 효과로 인하여 (-)극쪽이 (+)극쪽에 비하여 빠르게 진행되는 특성이 나타난다. 그 결과, 전계 효과에 의하여 실리콘의 결정화가 한 쪽 방향으로 진행된다.
상술한 실시예에서는 전도층을 절연기판 상에 형성한 것을 예로 들었지만, 절연기판에 커런트 패쓰를 형성할 수 있다면, 절연기판에 대한 전도층의 형성 위치는 제한을 받지 않는다. 따라서, 전도층을 절연기판 하단에 형성할 수도 있고, 절연기판 상에 또 다른 절연막을 형성한 후에 형성할 수 도 있으며, 절연기판과 비정질 실리콘 박막 사이에 형성할 수 도 있다. 즉, 절연기판에 커런트 패스를 형성할 수 있도록 전도층을 구비하는 기판이면 모두 가능하다.
또한, 전계 형성을 위하여 전압을 인가할 전극을 금속박막 상단에 형성할 수 도 있지만, 비정질 실리콘 박막과 금속박막 사이에 형성할 수 도 있으며, 절연기판을 기준으로 하여 비정질 실리콘 박막의 반대편인 절연기판의 하단에 형성할 수 있다.
상기 실시예에서는 열처리 작업을 위한 온도를 제시하지 않았지만, 본 발명은 500℃이하의 저온에서도 실리콘의 결정화를 진행할 수 있다.
도 3은 본 발명의 제 1 실시예에 의하여 실리콘 결정화가 일어난 시편의 결정화 결과를 보여주는 도면이다.
유리기판 상에 ITO로 전도층을 형성하고 그 상부에 실리콘 산화막으로 제 1 절연막을 형성하고, 절연막 상에 비정질 실리콘 박막을 증착한 다음, 비정질 실리콘 박막 상에 제 2 절연막을 증착한 후, 사진식각하여 소정 형상을 가지는 패턴산화막을 형성하고, 기판 전면에 구리 박막을 증착하여 시편을 제작한다. 그 다음, 이 시편에 500℃이하의 열처리와 1시간 동안의 전계인가를 진행하면, 도 3에 보인 바와 같은 실리콘 결정화를 볼 수 있다. 각 시편의 왼쪽은 (+)극을 연결한 부분이고, 오른쪽은 (-)극을 연결한 부분이다.
20㎛ 크기의 패턴에는 측면결정화가 완전히 진행되었으며, 120㎛ 크기의 패턴에는 대략 35㎛정도 결정화가 진행된 것을 알 수 있다. 또한, 120㎛ 크기의 패턴에는 전계효과를 보여주는 방향성을 가지는 측면결정화가 일어났음을 알 수 있다. 결정화의 방향은 도면에 보인 바와 같이, (-)극을 연결한 쪽에서부터 (+)극을 연결한 부분을 향한다. 한 편, 열처리 도중에 DC 10V의 전압 하에 시편 전체에 대략 0.5A 정도의 전류를 확인할 수 있었다.
이처럼 결정화하려는 비정질 실리콘 아래 쪽에 전도층을 형성해줌으로서 일반 유리기판 상에서 일어나지 않는 전계 유도에 의한 방향성을 가지는 결정화를 가능하게 할 수 있다. 이 경우, 전도층은 결정화 과정에서 커런트 패쓰(current path) 역할을 함으로써, FALC에 의한 결정화를 가능하게 한다.
도 4a부터 도 4f는 본 발명의 제 2 실시예를 설명하기 위한 것으로, 본 발명에 의한 박막트랜지스터 제조공정을 나타낸 것이다.
도 4a를 참조하면, 절연기판(400) 상에 ITO층을 1000Å정도로 증착하여 전도층(410)을 형성한다. 이 때, 전도층(410)은 투명도전물질 혹은, 금속도전물질을 포함하는 통상의 도전물질을 PECVD 혹은, SPUTTERING 에 의하여 절연기판(400) 전면에 증착하여 형성한다. 금속도전물질로는 Al, Mo. Ni, Cr 등과 통상의 금속물질을 사용할 수 있다. 즉, 전도층(410)은 도전성을 가지는 물질을 사용하여 형성한다. 전도층은 기판 전체를 덮도록 형성할 수 도 있지만, 소정 형상으로 패터닝되어 형성될 수 있다. 이 때, 절연기판(400) 상에 전도층(410)을 형성하기 전에 절연막을 형성함으로써, 절연기판(400)과 전도층(410) 사이에 절연막을 개재시킬 수 있다.
이어서, 전도층(410) 상에 제 1 절연막(40)을 5000Å정도로 증착한다. 제 1 절연막(40)은 CVD법에 의하여 실리콘 산화막 혹은 실리콘 질화막과 같은 통상의 절연막을 증착하여 마련할 수 있다. 그 다음, 제 1 절연막(40) 상에 비정질 실리콘 박막을 PECVD법에 의하여 1000Å정도로 증착한 후, 사진식각하여 활성층(41)을 형성한다.
도 4b를 참조하면, 활성층(41) 상에 제 2 절연막과 제 1 도전층을 연속적으로 증착한 후, 제 1 도전층을 사진식각하여 게이트전극(43)을 형성하고, 그 하단의 제 2 절연막을 식각하여 게이트절연막(42)을 형성한다. 제 2 절연막은 실리콘 산화막 혹은 실리콘 질화막과 같은 통상의 절연막을 증착하여 마련할 수 있다. 제 1 도전층은 Al막, Mo막. Ni막, Cr막 등과 같은 통상의 도전막을 증착하여 마련할 수 있다.
도 4c를 참조하면, 노출된 기판 전면에 N형 혹은, P형의 불순물을 도핑하여 활성층(41)에 소오스영역(41S)과 드레인영역(41D)을 형성한다. 이어서, 노출된 기판의 상단에 구리박막(45)을 30Å정도로 증착한다. 여기서 불순물 도핑과 구리박막의 형성은 순서를 바꾸어 진행할 수 있다. 이 때, 구리박막(45)은 비정질 실리콘의 결정화에 촉매역할을 하는데, 구리박막 대신에 Ni, Fe, Co, Ru, Rh, Pd, Os, Ir, Pt, Sc, Ti, V, Cr, Mn, Zn, Au, Ag 등의 금속물질 혹은, 이들의 합금으로 이루어진 금속물질을 사용하여 형성된 금속박막을 형성할 수 있다. 미설명 도면부호(41C)는 채널영역으로 정의되는 부분을 나타낸다.
도 4d를 참조하면, 구리박막(45)을 포함하는 기판에 전압을 인가할 전극(47)을 형성한다. 전극(47)은 Al, Au, Ag Fe등과 같은 통상의 금속물질로 형성된 금속전극을 사용하여 형성할 수 있다. 제시된 실시예에서는 전압을 형성할 전극을 구리박막(45)상에 형성하였지만, 절연기판에 전계를 형성할 수 있다면 전극의 위치는 제한을 받지 않는다. 따라서, 전계 형성을 위하여 전압을 인가할 전극을 금속박막 상단에 형성할 수 도 있지만, 비정질 실리콘 박막과 금속박막 사이에 형성할 수 도 있으며, 절연기판을 기준으로 하여 비정질 실리콘 박막의 반대편인 절연기판의 하단에 형성할 수 있다.
그 다음, 500℃이하의 열처리를 진행함과 동시에 전극(47)에 전압을 인가함으로써 기판에 전계를 인가한다.
도 4e를 참조하면, 전계인가와 열처리 결과, 기판의 비정질 실리콘 박막은 결정화되어 다결정 실리콘 박막이 되어 다결정 실리콘 박막트랜지스터가 마련된다. 열처리와 전계인가의 결과, 구리박막(45)에 접촉된 실리콘 부분(41A)인 소오스영역(41'S)과 드레인영역(41'D)이 결정화되고, 이 결정화된 영역이 금속박막과 접촉하지 않은 실리콘 부분(41B)인 채널영역(41'C)의 수평 결정화를 유도한다. 이 때, 채널영역(41'C)에서는 전계의 효과로 인하여 (-)극쪽이 (+)극쪽에 비하여 빠르게 진행되는 특성이 나타나서, 전계 효과에 의하여 실리콘의 결정화가 한 쪽 방향으로 진행된다.
상술한 실시예에서는 전도층을 절연기판 상에 형성한 것을 예로 들었지만, 절연기판에 커런트 패쓰를 형성할 수 있다면, 절연기판에 대한 전도층의 형성 위치는 제한을 받지 않는다. 따라서, 전도층을 절연기판 하단에 형성할 수도 있고, 절연기판 상에 또 다른 절연막을 형성한 후에 형성할 수 도 있으며, 절연기판과 비정질 실리콘 박막 사이에 형성할 수 도 있다. 즉, 절연기판에 커런트 패스를 형성할 수 있도록 전도층을 구비하는 기판이면 모두 가능하다.
상기 실시예에서는 열처리 작업을 위한 온도를 제시하지 않았지만, 본 발명은 500℃이하의 저온에서도 실리콘의 결정화를 진행할 수 있다.
도 5는 본 발명의 제 3 실시예를 설명하기 위한 것으로, 본 발명에 의하여 액정표시장치를 제작하는 경우에 있어서, 전도층(510)을 개략적으로 나타낸 것이다. 전도층을 불투명 도전물질로 형성할 경우에는 화소전극 부분에 광이 투과할 수 있도록 소정 형상을 가지도록 마련하여야 할 필요가 있다.
이를 위하여, 절연기판(500) 상에 전도층 형성을 위한 도전물질층을 증착하고, 이 도전물질층을 사진식각하여 전도층(510)을 형성한다. 도면에 보인 전도층(510)은 게이트라인(51) 혹은 데이터라인(52)에 중첩될 수 있도록 형성할 수 있다. 또한, 전도층과 데이터라인 혹은 게이트라인을 각각 별도로 형성할 수 있지만, 데이터라인 혹은 게이트라인을 상기 전도층으로 사용할 수 있도록 액정표시장치의 구조를 마련하는 것도 가능하다.
그 다음, 기판 전면을 덮는 절연막을 증착하고 절연막 상에 비정질 실리콘으로 제작되는 비정질 실리콘 박막트랜지스터(55)와 게이트라인(51) 및 데이터라인(52)을 형성한다. 그리고, 기판 전면을 덮는 금속박막을 10∼60Å정도로 증착한 후, 기판(500)에 인가할 전극부를 형성한다. 이 후, 열처리와 전계인가를 실시하여 비정질 실리콘부분을 결정화하여 다결정 실리콘 박막트랜지스터를 마련한다. 그리고 후속공정을 진행하여 액정표시장치를 제작한다.
상술한 바와 같이, 전도층을 소정 형상으로 형성하여도 비정질 실리콘의 결정화를 유도할 수 있다. 전도층을 투명도전물질로 형성할 경우에는 기판 전면에 도포하여 비정질 실리콘을 결정화하여도 화소전극부의 광투과성을 방해하지 않는다.
본 발명은 비정질 실리콘 박막의 결정화 뿐 만아니라 비결정질의 박막을 결정화하는 데에 적용할 수 있다. 본 발명은 제시된 실시예 뿐만이 아니라, 첨부된 특허청구범위 및 언급한 상술부분을 통하여 다양한 실시예로 구현될 수 있으며, 동업자에 의하여 다양한 방식으로 적용될 수 있다.
본 발명은 전도층을 사용하여 절연기판 상에서도 FALC에 의한 실리콘 결정화를 진행할 수 있다. 또한, FALC를 통하여 절연기판 상에 다결정 실리콘 박막트랜지스터를 형성할 수 있다. 절연기판 상의 비정질 실리콘 박막에도 FALC을 진행시킴으로써, 전계효과에 의한 실리콘 결정화를 한 쪽 방향으로 가속시킬 수 있다. 그리고, 본 발명은 불투명도전물질로 형성되는 전도층을 소정 형상으로 패터닝함으로써, 광투과 효율을 감소시키지 않고도 다결정 실리콘 박막트랜지스터를 구비하는 액정표시장치를 마련할 수 있다. 특히, 전도층을 데이터라인으로 사용할 경우에는 추가의 공정 없이도 본 발명이 목적하는 결과를 얻을 수 있다.
Claims (29)
- 전도층이 구비된 기판을 제작하는 공정과,상기 기판 상에 비정질 실리콘 박막을 증착하는 공정과,상기 비정질 실리콘 박막을 선택적으로 덮는 금속박막을 형성하는 공정과,상기 금속박막을 포함하는 기판에 열처리와 전계인가를 실시하여 상기 비정질 실리콘 박막을 결정화하는 공정을 포함하는 비정질 실리콘 박막을 결정화하는 방법.
- 청구항 1에 있어서,상기 기판은 절연기판 상단에 상기 전도층을 형성하여 제작되는 비정질 실리콘 박막을 결정화하는 방법.
- 청구항 1에 있어서,상기 기판은 절연기판 하단에 상기 전도층을 형성하여 제작되는 비정질 실리콘 박막을 결정화하는 방법.
- 청구항 2 또는 3에 있어서,상기 기판 상에 절연막을 형성하는 공정을 더 포함하는 비정질 실리콘 박막을 결정화하는 방법.
- 청구항 4에 있어서,상기 절연기판과 상기 전도층 사이에 위치하는 절연막을 형성하는 공정을 더 포함하는 비정질 실리콘 박막을 결정화하는 방법.
- 청구항 1에 있어서, 상기 금속박막은,상기 비정질 실리콘 박막 상에 상기 비정질 실리콘 부분을 선택적으로 노출시키는 제 2 절연막을 형성하는 공정과, 상기 제 2 절연막과 상기 노출된 비정질 실리콘 부분을 덮는 금속박막을 증착하는 공정을 통하여 형성하는 비정질 실리콘 박막을 결정화하는 방법.
- 청구항 2 또는 청구항 3에 있어서,상기 전도층은 투명도전물질로 형성하는 비정질 실리콘 박막을 결정화하는 방법.
- 청구항 2 또는, 청구항 3에 있어서,상기 전도층은 통상의 금속도전물질로 형성하는 비정질 실리콘 박막을 결정화하는 방법.
- 청구항 1에 있어서,상기 전도층은 소정 형상으로 패터닝되어 있는 비정질 실리콘 박막을 결정화하는 방법.
- 청구항 1에 있어서,상기 금속박막은 Cu, Ni, Fe, Co, Ru, Rh, Pd, Os, Ir, Pt, Sc, Ti, V, Cr, Mn, Zn, Au, Ag 등의 금속물질 혹은, 이들의 합금으로 이루어진 금속물질을 사용하여 형성되는 비정질 실리콘 박막을 결정화하는 방법.
- 청구항 1에 있어서,상기 금속박막 상에 전극을 형성하고, 상기 전극에 전압을 인가하여 상기 전계인가를 실시하는 비정질 실리콘 박막을 결정화하는 방법.
- 청구항 1에 있어서,상기 전도층에 전압을 인가하여 상기 전계인가를 실시하는 비정질 실리콘 박막을 결정화하는 방법.
- 열처리와 전계인가를 실시하여 비결정질 박막의 결정화를 진행하기 위한 시편에 있어서,전도층이 구비된 기판과,상기 기판 상에 형성된 비결정질 박막과,상기 비결정질 박막을 선택적으로 덮도록 형성된 금속박막을 포함하는 비결정질 박막의 결정화를 진행하기 위한 시편.
- 청구항 13 있어서,상기 기판은 절연기판 상단에 상기 전도층이 형성되어 있는 비결정질 박막의 결정화를 진행하기 위한 시편.
- 청구항 13에 있어서,상기 기판은 절연기판 하단에 상기 전도층이 형성되어 있는 비결정질 박막의 결정화를 진행하기 위한 시편.
- 청구항 14 또는 15에 있어서,상기 기판 상에 형성되어 있는 절연막을 더 포함하는 비결정질 박막의 결정화를 진행하기 위한 시편.
- 청구항 13에 있어서, 상기 금속박막은상기 비결정질 박막 상에 상기 비결정질 박막 부분을 선택적으로 노출시키도록 제 2 절연막을 형성하고, 제 2 절연막과 상기 노출된 비결정질 박막을 부분을 덮도록 형성되어 있는 비결정질 박막결정화를 진행하기 위한 시편.
- 청구항 14 또는 청구항 15에 있어서,상기 전도층은 투명도전물질로 형성된 비결정질 박막의 결정화를 진행하기 위한 시편.
- 청구항 14 또는, 청구항 15에 있어서,상기 전도층은 통상의 금속도전물질로 형성된 비결정질 박막의 결정화를 진행하기 위한 시편.
- 청구항 13에 있어서,상기 금속박막은 Cu, Ni, Fe, Co, Ru, Rh, Pd, Os, Ir, Pt, Sc, Ti, V, Cr, Mn, Zn, Au, Ag 등의 금속물질 혹은, 이들의 합금으로 이루어진 금속물질을 사용하여 형성된 비결정질 박막의 결정화를 진행하기 위한 시편.
- 청구항 13에 있어서,상기 금속박막 상에 전압을 인가할 전극이 형성되어 있는 비결정질 박막의 결정화를 진행하기 위한 시편.
- 전도층을 구비하는 기판을 마련하는 공정과,상기 기판 상에 비정질 실리콘 상태의 활성층을 형성하는 공정과,상기 활성층 상에 게이트절연막 및 게이트전극을 형성하는 공정과,상기 게이트전극을 마스크로 하여 상기 활성층에 제 1 도전형 불순물을 도핑하는 단계와,상기 불순물이 도핑된 활성층을 포함하는 기판 전면에 금속박막을 형성하는 공정과,상기 금속박막을 포함하는 기판에 열처리와 전계인가를 실시하여 상기 비정질 실리콘 박막을 결정화하는 단계를 포함하는 박막트랜지스터 제조방법.
- 청구항 22에 있어서,상기 기판은 절연기판 상단에 전도층을 형성하여 제작되는 박막트랜지스터 제조방법.
- 청구항 22에 있어서,상기 기판은 절연기판 하단에 전도층을 형성하여 제작되는 박막트랜지스터 제조방법,
- 청구항 23 내지 청구항 24에 있어서,상기 기판 상에 절연막을 형성하는 공정을 더 포함하는 박막트랜지스터 제조방법.
- 청구항 23 내지 청구항 24에 있어서,상기 절연기판과 상기 전도층 사이에 위치하는 절연막을 형성하는 공정을 더 포함하는 비정질 실리콘 박막을 결정화하는 방법.
- 청구항 23 내지 청구항 24에 있어서,상기 전도층은 투명도전물질로 형성하는 박막트랜지스터 제조방법.
- 청구항 23 내지 청구항 24에 있어서,상기 전도층은 통상의 금속도전물질로 형성하는 박막트랜지스터 제조방법.
- 청구항 22에 있어서,상기 금속박막은 Cu, Ni, Fe, Co, Ru, Rh, Pd, Os, Ir, Pt, Sc, Ti, V, Cr, Mn, Zn, Au, Ag 등의 금속물질 혹은, 이들의 합금으로 이루어진 금속물질을 사용하여 형성되는 박막트랜지스터 제조방법.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-1998-0036208A KR100474385B1 (ko) | 1998-09-03 | 1998-09-03 | 비정질실리콘박막을결정화하는방법과이를이용한다결정실리콘박막트랜지스터제조방법 |
| US09/212,164 US6558986B1 (en) | 1998-09-03 | 1998-12-15 | Method of crystallizing amorphous silicon thin film and method of fabricating polysilicon thin film transistor using the crystallization method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-1998-0036208A KR100474385B1 (ko) | 1998-09-03 | 1998-09-03 | 비정질실리콘박막을결정화하는방법과이를이용한다결정실리콘박막트랜지스터제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20000018565A true KR20000018565A (ko) | 2000-04-06 |
| KR100474385B1 KR100474385B1 (ko) | 2005-08-30 |
Family
ID=19549414
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-1998-0036208A KR100474385B1 (ko) | 1998-09-03 | 1998-09-03 | 비정질실리콘박막을결정화하는방법과이를이용한다결정실리콘박막트랜지스터제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100474385B1 (ko) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100418217B1 (ko) * | 2001-12-27 | 2004-02-14 | 엘지.필립스 엘시디 주식회사 | 폴리실리콘 박막트랜지스터 제조방법 |
| KR100524815B1 (ko) * | 2002-11-23 | 2005-10-31 | 학교법인 한양학원 | 전계 효과 하에서 급속 열처리를 통한 다결정 실리콘박막의 제조방법 |
| KR100525438B1 (ko) * | 2002-04-22 | 2005-11-02 | 엘지.필립스 엘시디 주식회사 | 박막 트랜지스터 및 그 제조방법 |
| KR100620888B1 (ko) * | 2004-01-29 | 2006-09-13 | 네오폴리((주)) | 비정질 반도체 박막의 결정화 방법을 이용한 박막 트랜지스터의 제조방법 |
| KR100713880B1 (ko) * | 2000-10-24 | 2007-05-07 | 비오이 하이디스 테크놀로지 주식회사 | 다결정실리콘 박막트랜지스터의 제조방법 |
| KR100729942B1 (ko) * | 2004-09-17 | 2007-06-19 | 노재상 | 도전층을 이용한 실리콘 박막의 어닐링 방법 및 그로부터제조된 다결정 실리콘 박막 |
| KR100766038B1 (ko) * | 2006-05-22 | 2007-10-11 | 한양대학교 산학협력단 | 도펀트 활성화 방법 |
| KR100818287B1 (ko) * | 2007-01-10 | 2008-03-31 | 삼성전자주식회사 | 폴리 실리콘의 형성방법, 이 폴리 실리콘을 구비하는 박막트랜지스터 및 그 제조방법 |
| KR100897248B1 (ko) * | 2002-12-26 | 2009-05-14 | 주식회사 하이닉스반도체 | 반도체 소자의 게이트전극 형성 방법 |
| US8343796B2 (en) | 2008-07-02 | 2013-01-01 | Samsung Display Co., Ltd. | Method of fabricating thin film transistor by crystallization through metal layer forming source and drain electrodes |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100483651C (zh) * | 1992-08-27 | 2009-04-29 | 株式会社半导体能源研究所 | 半导体器件的制造方法 |
| KR100232100B1 (ko) * | 1996-06-26 | 1999-12-01 | 최덕균 | 다결정 실리콘막 형성 방법 |
-
1998
- 1998-09-03 KR KR10-1998-0036208A patent/KR100474385B1/ko not_active IP Right Cessation
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100713880B1 (ko) * | 2000-10-24 | 2007-05-07 | 비오이 하이디스 테크놀로지 주식회사 | 다결정실리콘 박막트랜지스터의 제조방법 |
| KR100418217B1 (ko) * | 2001-12-27 | 2004-02-14 | 엘지.필립스 엘시디 주식회사 | 폴리실리콘 박막트랜지스터 제조방법 |
| KR100525438B1 (ko) * | 2002-04-22 | 2005-11-02 | 엘지.필립스 엘시디 주식회사 | 박막 트랜지스터 및 그 제조방법 |
| KR100524815B1 (ko) * | 2002-11-23 | 2005-10-31 | 학교법인 한양학원 | 전계 효과 하에서 급속 열처리를 통한 다결정 실리콘박막의 제조방법 |
| KR100897248B1 (ko) * | 2002-12-26 | 2009-05-14 | 주식회사 하이닉스반도체 | 반도체 소자의 게이트전극 형성 방법 |
| KR100620888B1 (ko) * | 2004-01-29 | 2006-09-13 | 네오폴리((주)) | 비정질 반도체 박막의 결정화 방법을 이용한 박막 트랜지스터의 제조방법 |
| KR100729942B1 (ko) * | 2004-09-17 | 2007-06-19 | 노재상 | 도전층을 이용한 실리콘 박막의 어닐링 방법 및 그로부터제조된 다결정 실리콘 박막 |
| KR100766038B1 (ko) * | 2006-05-22 | 2007-10-11 | 한양대학교 산학협력단 | 도펀트 활성화 방법 |
| KR100818287B1 (ko) * | 2007-01-10 | 2008-03-31 | 삼성전자주식회사 | 폴리 실리콘의 형성방법, 이 폴리 실리콘을 구비하는 박막트랜지스터 및 그 제조방법 |
| US8343796B2 (en) | 2008-07-02 | 2013-01-01 | Samsung Display Co., Ltd. | Method of fabricating thin film transistor by crystallization through metal layer forming source and drain electrodes |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100474385B1 (ko) | 2005-08-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4924279A (en) | Thin film transistor | |
| US5606179A (en) | Insulated gate field effect transistor having a crystalline channel region | |
| US6558986B1 (en) | Method of crystallizing amorphous silicon thin film and method of fabricating polysilicon thin film transistor using the crystallization method | |
| KR100650343B1 (ko) | 박막 트랜지스터 및 그 제조방법 | |
| KR100340124B1 (ko) | 박막트랜지스터 제조방법 | |
| US11362216B2 (en) | Active device substrate and manufacturing method thereof | |
| KR100474385B1 (ko) | 비정질실리콘박막을결정화하는방법과이를이용한다결정실리콘박막트랜지스터제조방법 | |
| JP2002280391A (ja) | ＴＦＴのためのＳｉ層の金属誘起による自己整合結晶化を用いる半導体デバイス、トップ・ゲート形ＴＦＴおよび該トップ・ゲート形ＴＦＴの製造方法 | |
| US6607949B2 (en) | Method for fabricating polysilicon thin film transistor with improved electrical characteristics | |
| KR100930362B1 (ko) | 다결정 실리콘막 형성방법과 이를 포함한박막트랜지스터의 제조방법 | |
| WO2015032135A1 (zh) | 阻挡层及其制备方法、薄膜晶体管、阵列基板 | |
| US7736483B2 (en) | Method for electroplating metal wire | |
| JPH10229200A (ja) | 薄膜半導体装置 | |
| JP2005532685A (ja) | Ｔｆｔ電子装置とその製造 | |
| KR100317639B1 (ko) | 박막 트랜지스터와 액정표시장치 및 그 제조방법 | |
| JP3057770B2 (ja) | 薄膜トランジスタの製造方法 | |
| KR100504538B1 (ko) | 비정질 실리콘의 결정화 방법 및 이를 이용한액정표시장치의제조방법 | |
| JPH0360043A (ja) | 半導体薄膜の製造方法およびその半導体薄膜を用いた薄膜トランジスタの製造方法 | |
| JPH02189935A (ja) | 薄膜トランジスタの製造方法 | |
| KR100934328B1 (ko) | 하부 게이트를 갖는 다결정 실리콘 박막 트랜지스터 및 그제조방법 | |
| KR100955380B1 (ko) | 폴리실리콘 액정표시소자 제조방법 | |
| KR100452446B1 (ko) | 다결정 실리콘 박막트랜지스터 제조방법 | |
| KR100709282B1 (ko) | 박막 트랜지스터 및 제조 방법 | |
| JPS63158875A (ja) | 薄膜トランジスタの製造方法 | |
| KR101018271B1 (ko) | 다결정 실리콘 박막트랜지스터 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| N231 | Notification of change of applicant | ||
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |