KR20000017217A - 프리 앰프 기록 회로의 상승/하강 시간을 줄이기 위한 시스템및 방법 - Google Patents

프리 앰프 기록 회로의 상승/하강 시간을 줄이기 위한 시스템및 방법 Download PDF

Info

Publication number
KR20000017217A
KR20000017217A KR1019990032719A KR19990032719A KR20000017217A KR 20000017217 A KR20000017217 A KR 20000017217A KR 1019990032719 A KR1019990032719 A KR 1019990032719A KR 19990032719 A KR19990032719 A KR 19990032719A KR 20000017217 A KR20000017217 A KR 20000017217A
Authority
KR
South Korea
Prior art keywords
current
sources
source
write
transistor
Prior art date
Application number
KR1019990032719A
Other languages
English (en)
Inventor
로날드에이. 카나리오
Original Assignee
인피니언 테크놀로지스 노쓰 아메리카 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인피니언 테크놀로지스 노쓰 아메리카 코포레이션 filed Critical 인피니언 테크놀로지스 노쓰 아메리카 코포레이션
Publication of KR20000017217A publication Critical patent/KR20000017217A/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/02—Recording, reproducing, or erasing methods; Read, write or erase circuits therefor
    • G11B5/09—Digital recording
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B19/00—Driving, starting, stopping record carriers not specifically of filamentary or web form, or of supports therefor; Control thereof; Control of operating function ; Driving both disc and head
    • G11B19/20—Driving; Starting; Stopping; Control thereof
    • G11B19/28—Speed controlling, regulating, or indicating
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
    • H03K17/6872—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor using complementary field-effect transistors

Landscapes

  • Digital Magnetic Recording (AREA)

Abstract

본 발명은 자기 디스크 메모리와 같은, 디스크 드라이브 조립체의 기록 헤드(202, 202', 202")의 메모리 기록속도를 증가시키는 프리 앰프 기록 회로에 관한 것이다. 본 발명은 기록 헤드(202, 202', 202")를 통한 전류의 상승(10a) 및 하강(10b) 속도를 증가시킨다. 본 발명에 따르면, 기록 회로의 전류 소스(206a, 206b, 212a, 212b, 206a', 206b', 212a', 212b', 206a", 206b", 212a", 212b")는 상승(10a) 및 하강(10b) 시간동안 바이패스된다. 전류 소스(206a, 206b, 212a, 212b, 206a', 206b', 212a', 212b', 206a", 206b", 212a", 212b")의 바이패스는 기록 헤드(202, 202',202")에 인가된 전류 펄스의 상승(10a) 및 하강(10b) 속도를 증가시키면서, 기록 헤드(202, 202',202")를 통한 전압을 증가시킨다. 본 발명은 종래의 기록 회로보다 빠르게 데이타를 기록할 수 있도록 한다. 따라서, 디스크에 저장된 데이타의 밀도는 증가된다.

Description

프리 앰프 기록 회로의 상승/하강 시간을 줄이기 위한 시스템 및 방법{A SYSTEM AND METHOD FOR A PREAMPLIFIER WRITE CIRCUIT WITH REDUCED RISE/FALL TIME}
본 발명은 일반적으로 집적회로 특히, 디스크 드라이브 조립체에 사용되는 집적 회로의 신호 상승/하강 시간을 줄이기 위한 시스템 및 방법에 관한 것이다.
프리 앰프는 자기 디스크와 같은, 자기 기억 매체로 부터 검색 및 기억되는 데이타를 조절하고 처리하기 위해 디스크 드라이브 조립체에 사용되는 집적회로이다. 자기 신호를 증폭하는 프리 앰프의 "판독" 회로는 자기 디스크 위에서 부동하는 판독헤드에 의해 인식된다(검색된다). 프리 앰프의 "기록" 회로는 디스크에 자기 신호로서 저장되기 위해 기록 헤드에 신호(전류 펄스)를 인가한다.
기록 회로에 의해 기록 헤드에 인가된 전류 펄스의 예가 도 1 에 도시되어 있다. 전류는 전형적으로 디스크상에 저장되는 자기장을 만든다. 전류 펄스의 주파수가 증가함에 따라, 기억 데이타 또한 증가한다. 데이타의 저장 밀도를 증가시키는 것이 바람직하기 때문에, 마찬가지로, 전류 펄스의 주파수를 증가시키는 것은 바람직하다. 결국, 현재값에서 다음값으로 변하기 위한 전류의 필요 시간(상승 및 하강 시간 10A - 10B)은 펄스의 주파수를 제한한다. 그러므로, 상승 및 하강 시간(10A - 10B)을 줄이는 것은 바람직하다. 따라서, 기록 헤드에 인가되는 전류의 상승/하강 속도가 증가한다면, 기록 속도는 증가된다.
기록 헤드가 자기 대용량 기억 메모리로 데이타를 기록하는 속도를 증가시키기 위해 기록 헤드에 인가된 전류의 상승/하강 속도를 개선하는 것은 바람직하다. 본 발명은 이러한 필요성을 달성한다.
본 발명의 실시예는 자기 디스크 메모리와 같은, 디스크 드라이브 조립체의 기록 헤드(202, 202', 202")의 메모리 기록속도를 증가시키는 프리 앰프 기록 회로에 관한 것이다. 본 발명의 실시예는 기록 헤드(202, 202', 202")를 통한 전류의 상승(10a) 및 하강(10b) 속도를 증가시킨다. 본 발명의 실시예에 따르면, 기록 회로의 전류 소스(206a, 206b, 212a, 212b, 206a', 206b', 212a', 212b', 206a", 206b", 212a", 212b")는 상승(10a) 및 하강(10b) 시간동안 바이패스된다. 전류 소스(206a, 206b, 212a, 212b, 206a', 206b', 212a', 212b', 206a", 206b", 212a", 212b")의 바이패스는 기록 헤드(202, 202',202")에 인가된 전류 펄스의 상승(10a) 및 하강(10b) 속도를 증가시키면서, 기록 헤드(202, 202',202")를 통한 전압을 증가시킨다. 본 발명의 실시예는 종래의 기록 회로보다 빠르게 데이타를 기록할 수 있도록 한다. 따라서, 디스크에 저장된 데이타의 밀도는 증가된다.
본 발명의 실시예에 따라, 컴퓨터 시스템에서 자기 디스크와 같은 메모리에 기록을 수행하는 기록 헤드를 동작 시키기 위한 기록 회로를 제공한다. 기록 회로는 기록 회로에 전류를 제공하는 공급 전압 소스를 포함한다. 기록 회로는 또한 공급 전압 소스에 접속 및 미리 결정된 값에 전류를 유지하는 전류 소스를 포함한다. 부가적으로, 기록 회로는 또한 전류 소스에 접속 및 전류가 변하는 동안 전류 소스를 바이 패스하는 스위치를 포함한다.
본 발명의 다른 측면에서, 본 발명의 실시예에 따른 컴퓨터 시스템에서 메모리에 기록을 수행하는 방법이 또한 제공된다. 상기 방법은 기록 회로에 전류를 공급하고 전류를 변화시키며, 전류가 변하는 동안 전류 소스를 바이패스한다.
본 발명은 디스크 드라이브 조립체에 사용되는 기록 회로의 기록 속도를 증가시키기 위해 기록 헤드에 인가된 전류의 상승/하강 속도를 개선하는 시스템 및 방법을 제공한다.
도 1 은 기록 회로에 의해 기록 헤드로 인가된 전류 펄스의 도면이다.
도 2 는 종래의 기록 회로의 개략도이다.
도 3 은 본 발명의 실시예의 실행에 적합한 컴퓨터 시스템의 블록도이다.
도 4 는 본 발명의 제 1 실시예에 따른 기록 회로의 개략도이다.
도 5 는 도 4 에 도시된 회로에 인가된 다양한 전압 신호를 도시한다.
도 6 은 종래의 기록 회로에 의해 발생된 펄스 및 본 발명의 실시예에 따른 회로에 의해 발생된 펄스사이의 상승시간의 차이를 도시한 그래프이다.
도 7 은 본 발명의 제 2 실시예에 따른 기록 회로의 개략도이다.
도 8 은 본 발명의 제 3 실시예에 따른 기록 회로의 개략도이다.
도 9 는 기록 헤드에 신호를 제공하기 위하여 본 발명의 실시예에 따른 방법의 흐름도이다.
* 도면의 주요 부분에 대한 부호의 설명*
10a : 상승 시간 10b : 하강 시간
110, 112, 120 : 메모리
200, 200', 200" : 공급 전압 소스
202, 202', 202" : 기록 헤드
206a, 206b, 212a, 212b, 206a', 206b',
212a', 212b', 206a", 206b", 212a", 212b" : 전류 소스
이하의 상세한 설명은 당업자가 본 발명을 용이하게 실시할 수 있도록 하기 위하여 제공된다. 바람직한 실시예의 다양한 수정은 당업자에게 명백하며 여기에 제공된 일반적인 원리는 다른 실시예에 적용될수 있다. 그러므로, 본 발명은 이하에 기술된 실시예에 제한되지 않으며 여기에 기술된 원리 및 특징과 일치하는 가장 넓은 권리 범위를 가질 것이다.
도 2 는 종래의 프리앰프 기록 회로의 개략도이다. 도 2 에 도시된 회로는 기록 회로를 구동시키는 공통 회로이고 일반적으로 "H" 브리지로서 참조된다. 이러한 회로에서, 기록 헤드 전류의 크기는 기준 전류 소스(20a,20b)에 의해 설정된다. 기준 전류 소스(20a)는 전류 미러 소스(22a)를 통하여 반사된다. 마찬가지로, 기준 전류 소스(20b)는 유사하게 전류 미러 소스(22b)를 통하여 반사된다. 기록 사이클의 제 1 반 싸이클동안, 트랜지스터(24a,26b)는 전압 소스(34,36)에 의해 "턴 온"된다. 이 시간 동안, 트랜지스터(24b,26a)는 전압 소스(34,36)에 의해 "턴 오프"된다. 기록 전류(전류 미러 소스(22a)에 의해 미리 결정된)는 공급 전압(28)으로부터 트랜지스터(26b)를 통해, 기록 헤드(30), 트랜지스터(24a), 전류 미러 소스(22a), 접지(32)로 흐른다.
기록 사이클의 제 2 반 싸이클동안, 트랜지스터(24b,26a)가 턴 오프하는 동안, 트랜지스터(24a,24b)는 턴 온된다. 그 후, 전류는 공급 전압(28)으로 부터 트랜지스터(26a)를 통해, 기록 헤드(30), 트랜지스터(24b) 및, 전류 미러 소스(22a), 접지(32)로 흐른다.
따라서, 전류는 기록 사이클의 제 1 반 싸이클로부터 제 2 반 싸이클로 변화할때 기록 헤드(30)을 통하여 방향이 변한다. 전류가 기록 헤드(30)를 통해 한 방향으로 움직이는 동안 미리 결정된 제 1 값에서 시작한 전류 및 전류가 기록 헤드(30)을 통해 다른 방향으로 움직이는 동안 미리 결정된 제 2 값에 도착하는 전류사이의 중간 값은 상승/하강 시간과 같은, 전류가 변화할 때의 시간이다.
기록 헤드(30)을 통한 전류의 변화는 다음 방정식과 일치한다.
V = L ( dI/dT )
여기에서, V 는 기록 헤드(30)에 인가된 전압의 순간크기이고, L 은 기록 헤드 인덕턴스이며 dI/dT 는 시간 증가에 대한 전류의 변화이다(즉 상승/하강 시간). 주어진 인덕턴스에 대하여, 인가된 전압이 증가 할수록, 전류 변화율은 커진다. 따라서 상승/하강 시간은 감소한다. 감소된 상승/하강 시간은 높은 기록 주파수가 자기 디스크와 같은, 메모리로 기록되는 데이타 속도가 증가하도록 동작한다.
도 2 에 도시된 회로 구성에서, 이론적으로 가장 큰 유효한 전압은 공급 전압(28)이다. 실제로, 기록 헤드(30)에 유효한 전압은 트랜지스터(24b,24a 및 26b,26a)의 전압 손실에 의해 감소된 공급 전압(28) 및 전류 미러 소스(22a,22b)에 필요한 바이어스 전압이다. 심지어 상승/하강 시간과 같은, 전류가 변화할때의 임계 시간동안, 전류 미러 소스(22a,22b)로 대표되는 기준 전류 소스의 저항은 나머지 트랜지스터(26a,26b,24a,24b)의 저항과 비교하여 높다. 따라서, 전류 미러 소스(22a,22b)의 저항은 기록 헤드(30)에 유효한 전압을 감소시키는데 있어 가장 중요한 요소일 수 있다.
기록 헤드가 자기 디스크와 같은, 메모리로 데이타를 기록하는 속도를 증가시키기 위해 기록 헤드에 인가되는 전류의 상승/하강 속도를 개선하는 것은 바람직하다. 본 발명은 이러한 필요성을 달성하는 것이다.
본 발명의 실시예는 상승/하강 시간과 같은, 전류가 변하는 시간동안, 미리 결정된 전류값을 유지하는 기준 전류 소스가 필요없다는 사실을 이용한다. 상승/하강 시간동안 전류가 변화하기 때문에, 상승/하강 시간동안 미리 결정된 값을 유지하기 위해 기준 전류 소스는 필요없다. 단지 변화된 전류가 원하는 최종값에 도달된 후에, 기준 전류 소스가 그 값을 제어하고 유지할 필요가 있다.
도 3 은 본 발명의 실시예 실행에 적합한 컴퓨터 시스템의 블록도이다. 도 3 은 범용 컴퓨터 시스템의 일 실시예를 도시한다. 다른 컴퓨터 시스템의 구조 및 구성은 본 발명에 사용될 수 있다. 후술되는 다양한 서브 시스템으로 구성된 컴퓨터 시스템(100)은 적어도 하나의 마이크로 프로세서 서브 시스템(중앙 처리 장치, 또는 CPU 로서 참조)을 포함한다. CPU(102)는 단일 칩 프로세서 또는 다중 프로세서에 의해 실행될 수 있다. CPU(102)는 컴퓨터 시스템(100)의 동작을 제어하는 범용 디지털 프로세서이다. 메모리(110)로부터 검색된 명령을 사용함으로써, CPU(102)는 입력 데이타의 수신 및 조작을 제어하며 출력 장치상으로의 데이타의 출력 및 디스플레이를 제어한다.
CPU(102)는 제 1 주기억 영역, RAM 및 제 2 주기억 영역, ROM을 포함하는 메모리에 양방향 접속되어 있다. 종래에 공지된 바와 같이, 주기억 장치는 범용 기억 영역 및 스크래치-패드 메모리로 사용될 수 있으며, 또한 입력 데이타 및 처리 데이타를 기억하는데 사용된다. 주기억 장치는 또한 CPU(102)에 대한 동작을 처리하는 다른 데이타 및 명령에 부가하여, 데이타 오브젝트 및 텍스트 오브젝트의 형태로 프로그래밍된 명령을 저장할 수 있다. 당업자에 공지된 바와 같이, 주기억 장치는 전형적으로 특정 기능을 수행하기 위해 CPU(102)에서 사용된 기본 오퍼레이팅 명령, 프로그램 코드, 데이타 및 오브젝트를 포함한다. 주기억 장치(110)는 이하에 기술되는 바와 같이 임의의 적절한 컴퓨터 기록 가능 기억 매체를 포함할 수 있다. 예를 들면, 데이타 엑세스가 쌍방향인지 또는 단방향인지의 여부에 따라, CPU(102)는 또한 직접적이고 매우 빠르게 검색 및 캐쉬 메모리(도시 되지 않음)에 필요 데이타를 종종 저장한다.
착탈식 대용량 기억 장치(112)는 컴퓨터 시스템(100)에 대해 추가 데이타 기억 용량을 제공하고 CPU(102)에 쌍방향 또는 단방향으로 접속된다. 예를 들면, 특정 착탈식 대용량 기억 장치는 전형적으로 CPU(102)에 단방향으로 데이타를 넘겨주는 CD-ROM 및 CPU(102)에 쌍방향으로 데이타를 넘겨주는 플로피 디스크로 일반적으로 알려져 있다. 기억 장치(112)는 또한 자기 테이프, 플레쉬 메모리, 반송파에 삽입된 신호, PC-CARDS, 휴대용 대용량 기억 장치, 홀로 그래픽 기억 장치 및 다른 기억 장치를 포함한다. 고정 기억 장치(120)는 또한 추가 데이타 기억 용량을 제공할 수 있다. 대용량 기억 장치(120)의 가장 일반적인 예는 하드 디스크 드라이브이다. 대용량 기억 장치(112,120)는 일반적으로 추가 프로그래밍 명령, 데이타 및 전형적으로 CPU(120)에 의해 실제적으로 사용되지 않는 데이타를 저장한다. 대용량 기억 장치(112,120)에 보유된 정보는, 만일 필요하다면, 가상 메모리로서 제 1 기억 장치(110)(예를 들면 RAM)의 일부분으로서 표준 방식에 통합될수 있다.
기억 서브 시스템에 CPU(102) 엑세스를 제공하는 것과 더불어, 버스(114)는 또한 다른 시스템 및 장치에 엑세스를 제공하는데 사용될 수 있다. 실시예에서, 이러한 시스템 및 장치는 디스플레이 모니터(118), 네트워크 인터페이스(116), 키보드(104) 및 포인팅 장치(106) 뿐만 아니라 보조 입력/출력 장치 인터페이스, 사운드 카드, 스피커 및 필요한 경우 다른 서브 시스템을 포함한다. 포인팅 장치(106)는 마우스, 스타일러스, 트랙볼 또는 테블릿일 수 있고 그래픽 사용자 인터페이스와 대화하기에 유용하다.
네트워크 인터페이스(116)는 도시된 바와 같이 CPU(102)를 타 컴퓨터, 컴퓨터 네트워크, 또는 네트워크 접속에 사용되는 통신 네트워크에 접속되도록 한다. 네트워크 인터페이스(116)를 통하여, CPU(102)는 다른 네트워크로부터 예를 들면 데이타 오브젝트 또는 프로그램 명령과 같은 정보를 받을 수 있고 또는 상술한 방법의 단계 실행 과정에서 다른 네트워크에 정보를 출력할 수 있다. 종종 CPU에서 실행된 연속적인 명령으로서 표현되는 정보는 예를 들면, 반송파에 삽입된 컴퓨터 데이타 신호 형태로 다른 네트워크로부터 수신되고 출력된다. 인터페이스 카드 또는 유사한 장치 및 CPU(102)에 의해 실행되는 적당한 소프트웨어는 외부 네트워크에 컴퓨터 시스템(100)을 접속할 수 있고 표준 프로토콜에 따라 데이타를 전송할 수 있다. 본 발명의 실시예에서, 상술한 방법은 CPU(102)에 대해 단독으로 실행될 수 있고 또한 처리 부분을 공유한 원격 CPU 와 접속된 인터넷, 인터넷 네트워크, 또는 근거리 네트워크와 같은 네트워크를 통하여 실행될 수 있다. 추가 대용량 기억 장치(도시되지 않음)는 또한 네트워크 인터페이스(116)를 통해 CPU(102)에 접속된다.
보조 I/O 장치 인터페이스(도시되지 않음)는 컴퓨터 시스템(100)에 접속하여 사용된다. 보조 I/O 장치 인터페이스는 다른 장치로부터 데이타를 송신, 전형적으로 수신하는 일반적이고 개별화된 인터페이스를 포함할 수 있으며, 상기 다른 장치는 마이크로폰, 터치 센스 장치, 트랜스듀서 카드 판독기, 테이프 판독기, 음성 또는 수작업 인식기, 수명 측정 판독기, 카메라, 휴대용 대용량 기억 장치 및 다른 컴퓨터를 포함한다.
부가적으로, 본 발명의 실시예는 다양한 컴퓨터 실행 동작 수행을 위하여 프로그램 코드를 포함하는 컴퓨터 판독 매체를 가지는 컴퓨터 기억 제품과 관계가 있다. 컴퓨터 판독 매체는 컴퓨터 시스템에 의해 판독 가능한 데이타를 기억할 수 있는 임의의 데이타 기억 장치이다. 매체 및 프로그램 코드는 본 발명의 목적에 따라 특별히 디자인 및 구성되고 또한 컴퓨터 소프트웨어 기술상 당업자에게 상당히 공지된 것이다. 컴퓨터 판독 매체의 예는 상술한 모든 매체 ; 하드 디스크, 플로피 디스크와 같은 자기 매체, 자기 테이프 ; CD-ROM 과 같은 광 매체 ; 소형의 고용량의 디스크와 같은 마그네토 광 매체 ; 및 응용 주문형 집적 회로(ASIC), 프로그램 가능 논리 장치(PLD), 및 ROM 과 RAM 장치와 같은 특별히 구성된 하드웨어 장치를 포함하지만, 제한되지 않는다. 컴퓨터 판독 매체는 또한 접속된 컴퓨터 시스템의 네트워크에 대해 반송파에 삽입된 데이타 신호로서 분산되며, 컴퓨터 판독 코드는 분산 방식으로 기억 및 실행된다. 프로그램 코드의 예는 컴파일러에 의해 만들어진 기계 코드 또는 인터프리터를 사용하여 실행된 하이 레벨 코드를 가지는 파일을 포함한다.
도 3 에 도시한 컴퓨터 시스템은 본 발명의 사용에 적합한 컴퓨터 시스템의 예이다. 본 발명의 사용에 적합한 다른 시스템은 추가적인 또는 보다 적은 서브 시스템을 포함한다. 부가적으로, 버스(114)는 서브 시스템에 접속을 도와주는 상호 접속 구조의 예이다. 다른 구성의 서브 시스템을 가지는 다른 컴퓨터 구조가 또한 이용될수 있다.
도 4 는 본 발명의 제 1 실시예에 따른 기록 회로의 개략도이다. 도 4 에 도시된 회로에서, 트랜지스터(214a, 214b)는 전류 미러 소스(212a, 212b)가 상승/하강 시간동안 전류를 끌어올 수 없도록 전류를 제어하는 스위치로서 작동한다. 따라서, 전류 미러 소스(212a, 212b)는 상승/하강 시간동안 바이패스된다.
도 4 에 도시된 회로에서, 기록 헤드 전류의 크기는 전류가 변하지 않는 시간(상승/하강 시간이 아닌)동안 기준 전류 소스(206a, 206b)에 의해 설정된다. 기준 전류 소스(206a)는 전류 미러 소스(212a, 230a)에 의해 반사되며, 기준 전류 소스(206b)는 유사하게 전류 미러 소스(212b, 230b)를 통하여 반사된다. 기록 사이클의 제 1 반 사이클동안, 트랜지스터(210b, 208a)는 전압 소스(218a, 218b)에 의해 턴 온된다. 기록 전류(전류 미러 소스(212b, 230b)에 의해 미리 결정된)는 공급 전압(200)으로부터 트랜지스터(208a), 기록 헤드(202)를 거쳐 트랜지스터(210b)를 통하여 흐른다.
상승/하강 시간과 같은 전류가 변하는 시간동안, 트랜지스터(214b)는 전압 소스(216b)에 의해 턴 온된다. 트랜지스터(214b)는 스위치 언 되고 전류 미러 소스(212b)와 션트되어 접지(204)로 낮은 저항 경로를 제공한다. 전류 미러 소스(212b)와 션트되는 것은 전류 미러 소스(212b)가 더이상 미리 결정된 값에서 전류를 유지하도록 동작하지 않는 것과 같이, 트랜지스터(214b)가 전류 미러 소스(212b)에 대하여 스위치로서 동작한다는 것을 의미한다. 전류 미러 소스(212b)와 션트되어, 트랜지스터(214b)는 전류 제어를 획득하며 전류가 전류 미러 소스(212b)보다 트랜지스터(214b)를 통하여 흐르도록 한다.
실질적으로 전류가 더이상 변하지 않을때(상승/하강 시간이 아닌), 트랜지스터(214b)는 턴 오프 되고 전류는 전류 미러 소스(212b)를 통하여 흐르도록 한다. 트랜지스터(214b)가 스위치 언 되는 시간은 사용자가 설정할 수 있다.
따라서, 상승/하강 시간동안 전류 미러 소스(212b)는 바이패스된다. 기록 사이클의 제 1 반 사이클의 나머지 시간동안, 전류 미러 소스(212b) 및 트랜지스터(214b)에서 반사된 기준 전류 소스(206b)는 턴 오프된다.
유사하게, 기록사이클의 제 2 반 사이클동안, 트랜지스터(208a, 210b)는 트랜지스터(208b, 210a)가 턴 온 되는 동안 턴 오프된다. 따라서, 전류는 공급 전압(200)으로부터 트랜지스터(208b), 기록 헤드(202) 및 트랜지스터(210a)를 통하여 흐른다. 상승/하강 시간동안, 전류는 기록 헤드(202)로부터 트랜지스터(210a)를 통해 트랜지스터(214a)로 흐른다. 제 2 반 사이클의 상승/하강 시간동안, 트랜지스터(214a)는 전류 미러 소스(212a)에 션트되어 접지로 낮은 저항 경로를 제공하면서, 전압 소스(216a)에 의해 스위치 언 된다.
본 발명의 실시예에 따라, 상승/하강 시간동안 기록 헤드(202)를 통하여 제공되는 전압은 대략 트랜지스터(208a, 208b, 210a, 210b) 및 트랜지스터(214a, 214b)의 전압 감쇠에 의해 감소된 소스 전압(200)이다. 트랜지스터(214a, 214b)가 전류 미러 소스(212a, 212b)에 션트되어 접지(204)로 낮은 저항 경로를 제공하기 때문에, 상승/하강 시간동안 헤드 전압은 전류 미러 소스(212 a, 212b)로 인해 손실되지 않는다. 부가적으로, 트랜지스터(214a, 214b)의 전압 감소는 전류 미러 소스(212a, 212b)의 전압 감소보다 실제적으로 적기때문에, 상승/하강 시간동안 기록 헤드(202)에 더 많은 유효 전압이 인가된다. 그러므로, 전압의 최소량은 공급 전압(200)으로부터 감산되고 최대량은 기록 헤드(202)를 통해 인가된다. 따라서, 도 4 의 회로는 전류가 변할때, 기록 회로(202)를 통한 전압을 최대화한다.
도 5 는 본 발명의 실시예에 따라 도 4 에 도시된 기록 회로에 인가된 신호의 예이다. 신호(300)는 전압 소스(218a)의 전형적인 신호이며 반 위상 신호는 전압 소스(218b)에 의해 만들어 진다. 신호(302a)는 트랜지스터(214a)에 인가되기 위해 전압 소스(216b)에 의해 만들어지며, 신호(302b)는 트랜지스터(214b)에 인가되기 위해 전압 소스(216b)에 의해 만들어진다. 도 5 는 전압 신호(302a)가 전압 신호(300)의 상승 시간에 턴 온되는 것을 도시한다. 마찬가지로, 전압 신호(302b)는 신호(300)의 하강 시간에 턴 온된다. 상승 및 하강 시간동안, 전압 소스(216a, 216b)는 트랜지스터(214a, 214b)를 선택적으로 턴 온하기 위해 기록 사이클의 상승/하강 시간 동안 선택적으로 턴 온된다.
트랜지스터(214a, 214b)가 턴 온되는 시간은 사용자가 설정할 수 있다. 상승 시간은 기록 회로에 접속되는 다양한 장치에 의존하여 0.5 나노초에서 4 나노초의 범위를 가진다. 디스크 드라이브 제작자는 드라이브 조립체에 사용되는 기록 헤드의 타입을 선택하기 때문에, 트랜지스터(214a, 214b)가 턴 온되는 시간은 기록 헤드의 형태에 기초하여 구성 및 제작자의 미리 결정된 전류값은 드라이브 조립체의 초기 정열시 선택된다.
도 6 은 본 발명의 실시예 및 도 2 에 도시된 통상적인 회로사이의 상승 시간을 비교한 그래프이다. 도 2 에 도시된 통상적인 회로의 상승 시간의 결과가 나타나 있고 도 4 에 도시된 회로와 같은 본 발명의 실시예에 따른 전류의 상승 시간의 결과(400)가 나타나 있다. 본 도에 도시된 본 발명의 실시예에 의해 용이한 개선은 대략 315 피코 초로 추정된다. 개선된 상승 시간의 추정 평균값은 대략 150 피코 초이다. 그러나 상승 시간의 개선은 400 피코 초이다. 개선점은 고객의 하드웨어 선택, 로드의 선택 및 다양한 장치에 크게 의존한다.
도 7 은 본 발명의 제 2 실시예에 따른 기록 회로의 개략도이다. 도 7 에 도시된 회로 및 도 4 에 도시된 회로의 차이는 트랜지스터(214a', 214b')가 결선(240a, 240b)을 통하여 기록 헤드(202')에 직접 접속되어 있는 것이다. 따라서 상승/하강 시간동안, 기록사이클의 선택적인 반 사이클동안 전류는 기록 헤드(202')로부터 직접적으로 트랜지스터(214a', 214b')로 흐른다. 기록사이클(상승/하강 시간이 아닌)의 나머지 시간동안, 전류는 전류 미러 소스(212a', 212b')를 통해 흐른다. 따라서, 실시예에서, 전류 미러 소스(212a', 212b')뿐 아니라, 트랜지스터(210a', 210b') 또한 상승/하강 시간 동안 바이패스된다.
도 8 은 본 발명의 제 3 실시예에 따른 기록 회로의 개략도이다. 실시예에서, 전류 미러 소스(212a, 212b)는 상승/하강 시간동안 턴 온되고 접지로 바이패스된다. 기준 전류 소스(206 a", 206b")는 여전히 전류 미러 소스(212a", 230a" 및 212b", 230b")에 접속되어 있다. 그러나 기준 전류 소스(206a") 및 전류 미러 소스(230a", 212a")사이에 위치한 또 다른 트랜지스터(400a)가 있다. 마찬가지로, 트랜지스터(400b)는 기준 전류 소스(206b") 및 전류 미러 소스(230b", 212b") 사이에 위치한다.
부가적으로, 트랜지스터(402a)는 기준 전류 소스(206a")에 션트되어 있다. 트랜지스터(402a)는 또한 트랜지스터(400a) 및 전압 소스(216a")에 접속되어 있다. 트랜지스터(402a)는 또한 결선(450a)을 통하여 트랜지스터(212a")에 접속되어 있다. 마찬가지로 트랜지스터(402b)는 기준 전류 소스(206b)에 션트된다. 트랜지스터(402b)는 또한 트랜지스터(400b) 및 전압 소스(216b")에 접속되어 있다. 트랜지스터(402b)는 또한 결선(450b)을 통하여 트랜지스터(212b)에 접속되어 있다.
기록 사이클의 제 1 반 사이클의 상승/하강 시간동안, 트랜지스터(400b)는 턴 오프되고 트랜지스터(402b)는 턴 온 된다. 상승/하강 시간동안, 전압 소스(216b")에 의해 발생된 신호는 트랜지스터(212b")를 턴 온하고 트랜지스터(402b")는 턴 온, 트랜지스터(400b")는 턴 오프한다. 전압 소스(216b")에 의해 발생된 신호는 도 5 의 신호(302b)의 반위상 부분이다. 따라서, 트랜지스터(212b")는 상승/하강 시간동안 도 4 의 트랜지스터(214b) 및 도 7 의 트랜지스터(214b")로서 동일 기능을 제공한다. 도 4 및 7 에 도시된 제 1 및 제 2 실시예에 있어서, 전류 미러 소스(212b, 212b')는 트랜지스터(214b, 214b')에 의해 바이패스된다. 그러나, 제 3 실시예에 있어서, 전류 미러 소스(212b")는 실제적으로 도 8 에 도시된 트랜지스터(402b, 400b) 및 전압 소스(216b")의 접속을 사용함으로써 바이패스된다. 상승/하강 시간동안, 트랜지스터(212b")는 더이상 전류 미러 소스로서 동작하지 않고 접지에 전류를 바이패스하는 저 저항 트랜지스터로 동작한다.
기록사이클의 제 1 반 사이클의 상승/하강 시간동안, 전류는 소스 전압(200")으로부터 차례로 트랜지스터(208a"), 기록 헤드(202") 및 트랜지스터(212b")를 통하여 흐른다. 트랜지스터(212b")는 트랜지스터(212b")의 저항이 실질적으로 전류 미러 소스에 의해 발생한 저항보다 작기 때문에, 전압 소스(216b")에 의해 스위치 언 된다.
전류가 정상 상태(상승/하강 시간이 아닌)일때의 기록 사이클동안, 트랜지스터(402b)는 턴 오프 되고 트랜지스트(400b)는 턴 온되며 양 트랜지스터(212b", 230b")는 전류 미러 소스로서 동작하도록 동시에 동작한다.
기록사이클의 제 2 반 사이클동안 유사한 동작이 발생한다. 기록사이클의 제 2 반 사이클의 상승/하강 시간동안, 트랜지스터(400a)는 턴 오프되고 트랜지스터(402a)는 턴 온된다. 상승/하강 시간동안, 전압 소스(216a")에 의해 발생한 신호는 트랜지스터(212a)를 턴 온하고 트랜지스터(402a)를 턴 온, 트랜지스터(400a)를 턴 오프한다. 전압 소스(216a)에 의해 발생한 신호는 도 5 의 신호(302a)의 반위상 부분이다. 따라서, 트랜지스터(212a")는 상승/하강 시간동안 도 4 의 트랜지스터(214a) 및 도 7 의 트랜지스터(214a")와 동일한 기능을 제공한다. 도 4 및 도 7 에 도시된 제 1 및 제 2 실시예에서 트랜지스터(212a, 212a')는 트랜지스터(214a, 214a')에 의해 바이패스된다. 그러나 제 3 실시예에서, 전류 미러 소스(212a")는 실제적으로 도 8 에 도시된 트랜지스터(402a, 400a) 및 전압 소스(216a")의 결합에 의해 바이패스된다. 상승/하강 시간동안, 트랜지스터(212a")는 더이상 전류 미러 소스로서 동작하지 않고 접지로 전류를 바이패스하는 저 저항 트랜지스터로서 동작한다.
기록사이클의 제 2 반 사이클의 상승/하강 시간동안, 전류는 소스 전압(200")으로 부터 트랜지스터(208b"), 기록 헤드(202") 및 트랜지스터(212a")를 통하여 흐른다. 트랜지스터(212a")는 실질적으로 전류 미러 소스와 관련된 저항보다 적기 때문에 트랜지스터(212a")는 전압 소스(216a")에 의해 스위치 언 된다.
전류가 정상 상태(상승/하강 시간이 아닌)일 때의 기록 사이클 동안, 양 트랜지스터(212a", 230a")는 전류 미러 소스로서 동작하도록 동시에 동작하는 것과 같이 트랜지스터(402a)는 턴 오프 되고 트랜지스터(400a)는 턴 온 된다.
도 9 는 본 발명의 실시예에 따른 상승/하강 시간을 줄임으로써 메모리에 데이타 기록 시간을 줄이는 방법을 제공하는 흐름도이다. 전류는 기록 회로(단계 500)에 인가된다. 그 후, 전류 변화(즉 상승/하강 시간)에 대한 명령의 수신 여부를 결정한다(단계 502). 전류 변화에 대한 명령은 전형적으로 디스트 드라이브 조립체의 제어기로부터 수신된다. 만일 전류가 변하지 않는다면, 그 후 기준 전류 소스는 바이패스되지 않는다(단계 504). 그러나 만일 전류가 변한다면(즉 상승/하강 시간), 그후 기준 전류 소스는 매우 낮은 저항 트랜지스터(스위치)로 바이패스된다(단계 506). 트랜지스터가 미러 전류 소스에 션트되어 동작하는 것과 같이, 바이패스는 실제적으로 미러 전류 소스가 자신을 바이패스하는 상황과 미러 전류 소스가 다른 장치에 의해 바이패스되는 상황을 포함하는 것을 의미함에 유의하라.
본 발명은 공지된 실시예에 따라 기술되었지만, 당업자는 실시예에 변용이 있을 수 있고 이러한 변동은 본 발명의 사상 및 영역내에서만 가능하다는 것을 즉시 인지할수 있다. 따라서, 첨부된 청구항의 사상과 영역을 벗어나지 않는한, 당업자로부터 많은 변용이 있을 수 있다.
본 발명은 기록 헤드에 인가되는 전류의 상승/하강 속도를 개선하는 방법 및 장치를 제공함으로써 기록 헤드가 자기 디스크와 같은, 메모리로 데이타를 기록하는 속도를 증가시키는 효과를 가진다.

Claims (25)

  1. 컴퓨터 시스템(100)에서 메모리(110, 112, 120)에 기록을 수행하는 기록 헤드(202, 202', 202")를 동작 시키기 위한 기록 회로에 있어서,
    상기 기록 회로에 전류를 공급하는 공급 전압 소스(200, 200', 200");
    상기 공급 전압 소스(200, 200', 200")에 접속되고, 미리 결정된 값으로 전류를 유지하는 전류 소스(206a, 206b, 212a, 212b, 206a', 206b', 212a', 212b', 212a", 212b", 206a", 206b");및
    상기 전류 소스(206a, 206b, 212a, 212b, 206a', 206b', 212a', 212b', 212a", 212b", 206a", 206b")에 접속되고, 상기 전류가 변하는 동안 상기 전류 소스(206a, 206b, 212a, 212b, 206a', 206b', 212a', 212b', 212a", 212b", 206a", 206b")를 바이패스하는 스위치(214a, 214b, 214a', 214b', 212a", 212b")를 포함하는 것을 특징으로 하는 기록 회로.
  2. 제 1 항에 있어서, 상기 전류 소스(206a, 206b, 212a, 212b, 206a', 206b', 212a', 212b', 212a", 212b", 206a", 206b")는 미러 전류 소스(212a, 212b, 212a', 212b', 212a", 212b")인 것을 특징으로 하는 기록 회로.
  3. 제 1 항에 있어서, 상기 전류 소스(206a, 206b, 212a, 212b, 206a', 206b', 212a', 212b', 212a", 212b", 206a", 206b")는 기준 전류 소스(206a, 206b, 206a', 206b', 206a", 206b")인 것을 특징으로 하는 기록 회로.
  4. 제 1 항에 있어서, 상기 스위치(214a, 214b, 214a', 214b', 212a", 212b")를 턴 온 시키기 위해 상기 스위치(214a, 214b, 214a', 214b', 212a", 212b")에 접속된 전압 소스(216a, 216b, 216a', 216b', 216a", 216b")를 더 포함하는 것을 특징으로 하는 기록 회로.
  5. 제 1 항에 있어서, 상기 스위치(214a, 214b, 214a', 214b', 212a", 212b")는 미리 결정된 시간에 상기 전류 소스(206a, 206b, 212a, 212b, 206a', 206b', 212a', 212b', 212a", 212b", 206a", 206b")를 바이패스하는 것을 특징으로 하는 기록 회로.
  6. 제 1 항에 있어서, 상기 공급 전압에 접속되고, 상기 전류를 제 2 미리 결정된 값으로 유지하는 제 2 전류 소스(206a, 206b, 212a, 212b, 206a', 206b', 212a', 212b', 212a", 212b", 206a", 206b")를 더 포함하는 것을 특징으로 하는 기록 회로.
  7. 제 6 항에 있어서, 상기 제 2 전류 소스(206a, 206b, 212a, 212b, 206a', 206b', 212a', 212b', 212a", 212b", 206a", 206b")에 접속되고, 전류가 변하는 동안 상기 제 2 전류 소스(206a, 206b, 212a, 212b, 206a', 206b', 212a', 212b', 212a", 212b", 206a", 206b")를 바이패스하는 제 2 스위치(214a, 214b, 214a', 214b', 212a", 212b")를 더 포함하는 것을 특징으로 하는 기록 회로.
  8. 제 1 항에 있어서, 상기 스위치(214a, 214b, 214a', 214b', 212a", 212b")는전류가 미리 결정된 방식으로 변하는 동안, 전류 소스(206a, 206b, 212a, 212b, 206a', 206b', 212a', 212b', 212a", 212b", 206a", 206b")를 바이패스하는 것을 특징으로 하는 기록 회로.
  9. 제 8 항에 있어서, 상기 전류는 하강 시간(10b)에 변하는 것을 특징으로 하는 기록 회로.
  10. 제 8 항에 있어서, 상기 전류는 상승 시간(10a)에 변하는 것을 특징으로 하는 기록 회로.
  11. 제 1 항에 있어서, 상기 스위치(214a, 214b, 214a', 214b', 212a", 212b")는 전류가 변하지 않을때, 상기 전류 소스(206a, 206b, 212a, 212b, 206a', 206b', 212a', 212b', 212a", 212b", 206a", 206b")가 미리 결정된 값으로 전류를 조절하도록 하는 것을 특징으로 하는 기록 회로.
  12. 제 11 항에 있어서, 상기 전류가 변하기 시작하는 때와 상기 전류가 실질적으로 변하지 않는 때사이의 시간은 사용자가 설정할 수 있는 것을 특징으로 하는 방법.
  13. 제 1 항에 있어서, 상기 스위치(214a, 214b, 214a', 214b', 212a", 212b")는 상기 기록 헤드(202', 202, 202")에 직접 접속되는 것을 특징으로 하는 기록 회로.
  14. 컴퓨터 시스템(100)에서 메모리(110, 112, 120)에 기록을 수행하는 기록 헤드(202, 202', 202")를 동작 시키기 위한 기록 회로에 있어서,
    상기 기록 회로에 전류를 공급하는 수단(200, 200', 200");
    상기 공급 수단(200, 200', 200")에 접속되고, 미리 결정된 값으로 전류를 유지하는 수단(206a, 206b, 212a, 212b, 206a', 206b', 212a', 212b', 212a", 212b", 206a", 206b");및
    상기 전류 소스(206a, 206b, 212a, 212b, 206a', 206b', 212a', 212b', 212a", 212b", 206a", 206b")에 접속되고, 전류가 변하는 동안 상기 유지 수단(206a, 206b, 212a, 212b, 206a', 206b', 212a', 212b', 212a", 212b", 206a", 206b")을 바이패스하는 수단(214a, 214b, 214a', 214b', 212a", 212b")을 포함하는 것을 특징으로 하는 기록 회로.
  15. 제 14 항에 있어서, 상기 유지 수단(206a, 206b, 212a, 212b, 206a', 206b', 212a', 212b', 212a", 212b", 206a", 206b")은 미러 전류 소스(212a, 212b, 212a', 212b', 212a", 212b")인 것을 특징으로 하는 기록 회로.
  16. 제 14 항에 있어서, 상기 유지 수단(206a, 206b, 212a, 212b, 206a', 206b', 212a', 212b', 212a", 212b", 206a", 206b")은 기준 전류 소스(206a, 206b, 206a', 206b', 206a", 206b")인 것을 특징으로 하는 기록 회로.
  17. 메모리(110, 112, 120)에 데이타를 기록하는 시스템에 있어서,
    프로세서(102);
    상기 프로세서(102)에 접속된 메모리(110);및
    상기 메모리(110) 및 상기 프로세서(102)에 접속되고, 상기 메모리에 데이타를 기록 하며, 전류가 변하는 동안, 상기 전류 소스(206a, 206b, 212a, 212b, 206a', 206b', 212a', 212b', 212a", 212b", 206a", 206b")를 바이패스하는 기록 회로를 포함하는 것을 특징으로 하는 시스템.
  18. 제 17 항에 있어서, 상기 전류 소스(206a, 206b, 212a, 212b, 206a', 206b', 212a', 212b', 212a", 212b", 206a", 206b")는 미러 전류 소스(212a, 212b, 212a', 212b', 212a", 212b")인 것을 특징으로 하는 기록 회로.
  19. 제 17 항에 있어서, 상기 전류 소스(206a, 206b, 212a, 212b, 206a', 206b', 212a', 212b', 212a", 212b", 206a", 206b")는 기준 전류 소스(206a, 206b, 206a', 206b', 206a", 206b")인 것을 특징으로 하는 기록 회로.
  20. 컴퓨터 시스템(100)에서 메모리(110, 112, 120)에 기록을 수행하는 기록 헤드(202, 202', 202")를 동작 시키기 위한 방법에 있어서,
    기록 회로에 전류를 공급하는 단계;
    전류를 변화시키는 단계;및
    전류가 변할때 전류 소스(206a, 206b, 212a, 212b, 206a', 206b', 212a', 212b', 212a", 212b", 206a", 206b")를 바이패스하는 단계를 포함하는 것을 특징으로 하는 방법.
  21. 제 20 항에 있어서, 전류는 미리 결정된 방식으로 변하는 것을 특징으로 하는 방법.
  22. 제 21 항에 있어서, 상기 전류는 하강 시간(10b)에 변하는 것을 특징으로 하는 방법.
  23. 제 21 항에 있어서, 상기 전류는 상승 시간(10a)에 변하는 것을 특징으로 하는 방법.
  24. 제 20 항에 있어서, 상기 전류 소스(206a, 206b, 212a, 212b, 206a', 206b', 212a', 212b', 212a", 212b", 206a", 206b")는 스위치(214a, 214b, 214a', 214b', 212a", 212b")를 통하여 바이패스되는 것을 특징으로 하는 방법.
  25. 제 20 항에 있어서, 상기 전류 소스(206a, 206b, 212a, 212b, 206a', 206b', 212a', 212b', 212a", 212b", 206a", 206b")는 전류가 변하지 않는 경우, 바이패스되지 않는 것을 특징으로 하는 방법.
KR1019990032719A 1998-08-10 1999-08-10 프리 앰프 기록 회로의 상승/하강 시간을 줄이기 위한 시스템및 방법 KR20000017217A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US9/131,766 1998-08-10
US09/131,766 US6222695B1 (en) 1998-08-10 1998-08-10 System and method for a preamplifier write circuit with reduced rise/fall time

Publications (1)

Publication Number Publication Date
KR20000017217A true KR20000017217A (ko) 2000-03-25

Family

ID=22450932

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990032719A KR20000017217A (ko) 1998-08-10 1999-08-10 프리 앰프 기록 회로의 상승/하강 시간을 줄이기 위한 시스템및 방법

Country Status (7)

Country Link
US (1) US6222695B1 (ko)
EP (1) EP0980065B1 (ko)
JP (1) JP2000057509A (ko)
KR (1) KR20000017217A (ko)
DE (1) DE69929730T2 (ko)
SG (1) SG74153A1 (ko)
TW (1) TW425595B (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002230710A (ja) 2001-02-05 2002-08-16 Mitsubishi Electric Corp 磁気記録書き込み回路
US7292400B2 (en) * 2001-04-23 2007-11-06 Seagate Technology Llc Device for limiting current in a sensor
US6879456B2 (en) * 2002-08-15 2005-04-12 Agere Systems Inc. Disk drive writer with active reflection cancellation
US7417817B1 (en) 2003-03-18 2008-08-26 Marvell International Ltd. Write driver circuit for magnetic data storage systems
US7746590B2 (en) * 2004-10-06 2010-06-29 Agere Systems Inc. Current mirrors having fast turn-on time
US7583459B1 (en) 2004-11-18 2009-09-01 Marvell International Ltd. Method and apparatus for write precompensation in a magnetic recording system
US7408313B1 (en) * 2005-08-23 2008-08-05 Marvell International Ltd. Low power preamplifier writer architecture
US8421510B2 (en) 2010-06-15 2013-04-16 Texas Instruments Incorporated Low voltage high-speed wave shaping circuitry

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3618119A (en) 1970-03-13 1971-11-02 Storage Technology Corp Compensation in a magentic write circuit
US4551772A (en) 1984-03-28 1985-11-05 Storage Technology Corporation Write drive with current mirrors which reduce feed-through
JPH081754B2 (ja) 1986-06-10 1996-01-10 日本電気株式会社 メモリ回路
JP2701652B2 (ja) 1992-04-08 1998-01-21 日本電気株式会社 磁気ヘッド駆動回路
US5287231A (en) 1992-10-06 1994-02-15 Vtc Inc. Write circuit having current mirrors between predriver and write driver circuits for maximum head voltage swing
US5296975A (en) 1992-10-09 1994-03-22 International Business Machines Corporation High-transition-rate, low-supply-voltage write driver circuitry for magnetic inductive write head
US5291069A (en) 1992-12-15 1994-03-01 International Business Machines Corporation Bipolar H write driver
US5386328A (en) 1993-06-18 1995-01-31 Silicon Systems, Inc. Current mirror based write driver
JP2586802B2 (ja) 1993-10-12 1997-03-05 日本電気株式会社 磁気記録・再生装置
WO1995035564A2 (en) 1994-06-10 1995-12-28 Philips Electronics N.V. Arrangement for recording an information signal on a magnetic record carrier
JP3537891B2 (ja) 1994-10-24 2004-06-14 株式会社ルネサステクノロジ ライトドライバ回路と半導体集積回路装置
US5751171A (en) 1995-03-22 1998-05-12 Vtc Inc. Predriver for fast current switching through a two-terminal inductive load
US5612828A (en) 1995-09-11 1997-03-18 Vtc Inc. Write driver with improvements for risetime
WO1997019445A1 (en) * 1995-11-21 1997-05-29 Philips Electronics N.V. Arrangement comprising a magnetic write head, and write amplifier with capacitive feed-forward compensation
JP2654380B2 (ja) 1995-11-27 1997-09-17 ローム株式会社 磁気ディスク記録回路
US5822141A (en) * 1996-03-27 1998-10-13 International Business Machines Corporation High speed FET write driver for an inductive head
US5661680A (en) 1996-09-09 1997-08-26 International Business Machines Corporation Analog output buffer circuit
US5869988A (en) * 1997-03-25 1999-02-09 Marvell Technology Group, Ltd. High speed write driver for inductive heads

Also Published As

Publication number Publication date
EP0980065A2 (en) 2000-02-16
SG74153A1 (en) 2000-07-18
US6222695B1 (en) 2001-04-24
EP0980065B1 (en) 2006-02-08
DE69929730T2 (de) 2006-09-21
DE69929730D1 (de) 2006-04-20
EP0980065A3 (en) 2000-03-15
JP2000057509A (ja) 2000-02-25
TW425595B (en) 2001-03-11

Similar Documents

Publication Publication Date Title
US5734913A (en) Low power consumption semiconductor integrated circuit device and microprocessor
US20110122675A1 (en) Programmable Resistance Memory
EP1587066B1 (en) Write driver with improved boosting circuit and interconnect impedance matching
US5585701A (en) Current mirror circuit constituted by FET (field effect transistor) and control system using the same
KR20000017217A (ko) 프리 앰프 기록 회로의 상승/하강 시간을 줄이기 위한 시스템및 방법
JPH06150648A (ja) カラム選択回路
US7911190B2 (en) Regulator with automatic power output device detection
US20010048326A1 (en) Circuit and method for writing to a memory disk
US6504666B1 (en) Write head driver circuit and method for writing to a memory disk
JP2001256790A (ja) 低電源電圧検知回路
JP2006109485A (ja) ハード・ディスク・ドライブ前置増幅器の複合出力ステージ
US20110122720A1 (en) Circuits, systems, and methods for reducing simultaneous switching output noise, power noise, or combinations thereof
US7746591B2 (en) Methods and apparatus to provide dynamically-biased write drivers for hard disk drive (HDD) application
US20020105312A1 (en) Charge pump based negative regulator with adjustable output current to allow reduction of switching noise
KR100557996B1 (ko) 반도체 메모리 장치
JPH0831180A (ja) 半導体記憶装置
US9058834B1 (en) Power architecture for low power modes in storage devices
CN108538316B (zh) 磁盘设备和写入处理方法
US6282044B1 (en) 8V ring clamp circuit
KR100398573B1 (ko) 반도체 메모리 장치
JPS62121906A (ja) 書き込み回路
JP3718513B2 (ja) 情報処理装置
JPH04339398A (ja) 半導体メモリ装置のアドレス入力初段回路
KR940002690A (ko) 원타임 입출력 데이타 기록 시스템
JPH02244486A (ja) メモリーカードの低消費電力回路

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid