KR20000017156A - 건식 에칭 방법 및 장치, 포토마스크 및 그 제조방법, 반도체회로 및 그 제조방법 - Google Patents

건식 에칭 방법 및 장치, 포토마스크 및 그 제조방법, 반도체회로 및 그 제조방법 Download PDF

Info

Publication number
KR20000017156A
KR20000017156A KR1019990032354A KR19990032354A KR20000017156A KR 20000017156 A KR20000017156 A KR 20000017156A KR 1019990032354 A KR1019990032354 A KR 1019990032354A KR 19990032354 A KR19990032354 A KR 19990032354A KR 20000017156 A KR20000017156 A KR 20000017156A
Authority
KR
South Korea
Prior art keywords
gas
etching
dry etching
photomask
pattern
Prior art date
Application number
KR1019990032354A
Other languages
English (en)
Other versions
KR100620293B1 (ko
Inventor
사사끼다까에이
하라시마노리유끼
아오야마사또시
사까모또슈이찌
Original Assignee
다니구찌 이찌로오, 기타오카 다카시
미쓰비시덴키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 다니구찌 이찌로오, 기타오카 다카시, 미쓰비시덴키 가부시키가이샤 filed Critical 다니구찌 이찌로오, 기타오카 다카시
Publication of KR20000017156A publication Critical patent/KR20000017156A/ko
Application granted granted Critical
Publication of KR100620293B1 publication Critical patent/KR100620293B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32Gas-filled discharge tubes
    • H01J37/32431Constructional details of the reactor
    • H01J37/3266Magnetic control means
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/68Preparation processes not covered by groups G03F1/20 - G03F1/50
    • G03F1/80Etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32Gas-filled discharge tubes
    • H01J37/32431Constructional details of the reactor
    • H01J37/32733Means for moving the material to be treated
    • H01J37/32743Means for moving the material to be treated for introducing the material into processing chamber
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • H01L21/3213Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Analytical Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Drying Of Semiconductors (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

크롬계 막인 금속 박막의 에칭 단계를 구비하는 건식 에칭 방법으로서, 금속 박막의 건식 에칭에 있어서, 에칭 가스로서, (a) 산소함유 가스 및 할로겐함유 가스로 이루어지는 반응성 이온 에칭 가스와 (b) 상기 가스 성분(a)에 첨가되는 환원성 가스를 포함하는 혼합가스를 이용하는 것을 특징으로 한다. 상기 건식 에칭 방법은, 웨이퍼에 전사될 패턴을 포토마스크 블랭크상에 형성함으로써 포토마스크의 제조를 가능케 한다. 상기 방법은, 저밀도 및 고밀도 패턴이 평면내에 공존하기 때문에 발생하는 치수차를 감소시킬 수 있으며, 에칭된 고정밀 패턴을 생산할수 있게한다.

Description

건식 에칭 방법 및 장치, 포토마스크 및 그 제조방법, 반도체 회로 및 그 제조방법{DRY-ETCHING METHOD AND APPARATUS, PHOTOMASKS AND METHOD FOR THE PREPARATION THEREOF, AND SEMICONDUCTOR CIRCUITS AND METHOD FOR THD FABRICATION THEREOF}
본 발명은 금속 박막의 건식 에칭 방법에 관한 것이며, 보다 구체적으로는, 반도체 장치의 제조에 사용되는 포토마스크의 제조공정에 적용되는 금속 박막의 건식 에칭 방법 및 장치 뿐만 아니라, 미세한 전극 패턴(평판 패널 표시(FPD)등) 및 칼라 필터 등의 금속 박막의 미세한 패턴을 형성하기 위한 패턴-에칭 공정에 이용되는 건식 에칭 방법에 관한 것이다. 또한, 본 발명은 상기 건식 에칭 방법을 이용하여 형성된 패턴을 제공하는 포토마스크와 상기 포토마스크의 제조방법 및 상기 포토마스크를 이용하여 제조된 반도체 회로 및 반도체 회로의 제조방법에 관한 것이다.
예를 들어, 포토마스크 블랭크로서 도 1 에 도시된 바와 같이, 합성 석영 유리로 형성된 유리 기판(a), 크롬 등의 금속 박막으로 이루어지고 기판의 표면에 형성된 차광막(b), 및 차광막상에 형성된 감광/감전자성 수지의 레지스트층(c)을 구비한 구조체가 공지되어 있다. 유리 기판(a)은 패턴 지지체로서의 역할을 하며, 고투과율, 균일성, 무결함, 내세정성 및 뛰어난 평활성(flatness) 등의 다양한 특성을 필요로 한다. 또한, 차광막(b)은 패터닝용 차광재 역할을 하며, 에칭 제어성, 균일성, 무결함, 내세정성, 저응력 및 유리 기판에 대한 고밀착성 등의 다양한 특성이 요구된다. 또한, 레지스트층(c)은 차광막 가공용 막으로서의 역할을 하며, 고감도/고해상도, 내에칭성, 균일성, 무결함, 차광막에 대한 고밀착성 등의 다양한 특성이 요구된다.
전자빔 패터닝 공정 또는 레이저빔 패터닝 공정에 따라, 그러한 구조를 갖는 포토마스크 블랭크를 이용하여 크롬 차광막을 습식 또는 건식 에칭함으로써, 미세한 전자회로 패턴상에 제공된 포코마스크를 얻는다. 상기와 같은 마스크-공정 흐름이 도 2 에 도시되어 있다.
최근 습식 에칭에서는, 언더컷에 의한 치수제어의 한계 및 에칭된 단면의 수직성의 한계가 부각되고 있으며, 따라서 건식 에칭 기술이 광범위하게 이용되고 있다.
포토마스크를 제조하기 위한 건식 에칭 방법 및 상기 방법을 수행하기 위한 건식 에칭 장치가, 예를 들어 일본국 특개평 6-347996 호 공보에 개시되어 있다. 이 건식 에칭 기술에서는, 반응성 이온 에칭 가스로써, 예를 들어 염소 가스에 산소 가스가 첨가된 가스를 이용하여 크롬막을 에칭한다.
또한, 크롬계 막의 포토마스크를 제조하기 위한 건식 에칭 방법이, 예를 들어 일본국 특허공보 제 2765065 호에 개시되어 있다. 이 특허는 그 실시예에 있어서, 포지티브형 전자빔 레지스트 EBR-9(Toray Industries, Inc.)의 레지스트막을 마스크로 이용하고, 염소 가스 160 SCCM, 산소 가스 40 SCCM, 및 습한 공기 160 SCCM 으로 이루어진 혼합 가스를 건식 에칭 가스로 이용하여 상기 건식 에칭법에 의해 그롬계 막을 건식 에칭하는 경우, 전자빔 레지스트막의 에칭속도에는 변화가 없고, 크롬계 막의 에칭속도는 증가하며, 레지스타막에 대한 선택비(에칭비)는 개선되었다. 결과적으로, 이 건식 에칭 기술에 의해 상기 크롬계 막을 충분히 패터닝할 수 있다. 이와 관련하여, 상기 혼합 에칭 가스중의 습한 공기(160 SCCM)에는, 공기중의 질소 및 산소의 구성비 4 : 1 에 대응하여, 약 128 SCCM 의 질소 가스 및 약 32 SCCM 의 산소가스가 포함되어 있다.
또한, 최근 반도체 회로의 미세화가 진전되어, 반도체 회로의 사이즈는 0.2 ㎛ 내지 0.15 ㎛ 로 점점 미세화 되고 있다. 예를 들어, 종래의 포토마스크를 이용하여 제조된 반도체 회로의 경우, 메모리 회로부와 주변 회로부로 이루어진 메모리 회로에서 주변 회로부에 비해 메모리 회로부에서 관찰되는 치수차가 크고, 또한 논리 회로에서도 그러한 치수차가 크며, 따라서 이러한 오차들은 회로의 특성에 악영향을 미친다. 이러한 이유로, 반도체 칩내부의 회로들간의 치수 차이가 가능한한 작은 칩의 제조를 가능하게 하는 포토마스크의 개발이 요구되고 있다.
차광막으로서의 크롬막을 염소계 가스를 이용하여 건식 에칭하고, 면내에 거의 균일한 밀도로 패턴이 형성되는 경우에는, 면 전체가 거의 균일한 속도로 크롬에칭되고, 결과적으로 면내의 치수 제어는, 1 내지 2 ㎛ 의 선폭치수에 대하여 면내 균일성 3 σ(3 ×(선폭 실측치 - 선폭 평균치)의 분산)이 20 내지 60 nm 정도까지 달성될 수 있다.
그러나, 실제의 포토마스크에는 면내에 고밀도 패턴(레지스트에 의해 점유된 면적이 적은 패턴)과 저밀도 패턴(레지스트에 의해 점유된 면적이 큰 패턴)이 공존하고, 그러한 포토마스크를 형성하기 위해 건식 에칭 기술을 이용하면, 크롬막의 에칭 속도는, 고밀도로 패터닝된 부분에서는 빠르고 저밀도로 패터닝된 부분에서는 느리다. 결과적으로, 면내 치수차는 1 내지 2 ㎛ 의 선폭의 설계 선폭에 대하여 약 100 nm 까지 이른다. 예를 들어, 메모리 회로, 논리 회로 및 LSI 회로 등의 고집적 밀도를 갖는 회로의 제조에는 상기와 같이 큰 면내 치수차를 갖는 포토마스크를 사용할 수 없다.
상술된 일본국 특허공보 제 2765065 호는 상술된 문제점들의 해결책에 관한것이 아니고 크롬계 레지스트막의 선택비 개선에 관한 것이다.
따라서 본 발명의 목적은, 종래기술에 연관된 상기 문제점을 해결하거나, 미세한 패턴을 형성하기 위한 수단으로써, 면내에 고밀도 및 저밀도 패턴의 공존에 기인한 치수차를 작게하는 건식 에칭법, 예를 들어, 크롬계 포토마스크를 제조하기 위한 건식 에칭 기술을 개선하기 위한 것이다. 보다 구체적으로, 본 발명의 목적은, 면내에 고밀도 및 저밀도 패턴의 공존에 기인한 치수차를 줄임으로써, 고정밀도 포토마스크의 생산을 가능하게 하는 건식 에칭법 및 건식 에칭 장치를 제공하는 것이다.
본 발명의 다른 목적은, 상술된 건식 에칭 방법을 이용하여 포토마스크를 제조하는 방법 및 제조된 포토마스크를 제공하는 것이다.
본 발명의 또다른 목적은, 포토마스크를 이용하여 반도체 장치를 제조하는 방법 및 상기 방법에 의해 제조된 반도체 회로를 제공하는 것이다.
도 1 은 포토마스크 블랭크의 구조를 도시하는 단면도.
도 2 는 포토마스크의 제조공정을 설명하는 마스크 공정 흐름도.
도 3 은 본 발명을 수행하는데 이용되는 건식 에칭 장치의 부분 절단 평면도.
도 4 는 도 3 에 도시된 건식 에칭 장치를 A-A 선을 따라 절취한 단면도.
도 5a 는 제 1 실시예에 이용된 테스트 패턴의 배치를 도시하는 개략적인 평면도.
도 5b 는 도 5a 의 패턴 배치를 도시하고, 도 6a 및 도 6b 에 도시된 단면의 절단 위치(A-A' 선 및 B-B' 선)를 도시하는 모식적 평면도.
도 6a 는 도 5b 의 A-A' 선에 따른 고밀도 패턴부에서의 측정 패턴(또는 테스트 패턴)의 제조를 설명하는 흐름도.
도 6a 는 도 5b 의 B-B' 선에 따른 저밀도 패턴부에서의 측정 패턴의 제조를 설명하는 흐름도.
도 7 은 수소 가스의 첨가 유량에 따른 크롬 및 레지스트의 에칭속도 및 범위/평균 변화를 도시하는 그래프.
도 8 은 도 5 에 도시된 테스트 패턴을 에칭에 의해 형성하는 경우, 수소 가스의 첨가에 따른, 저밀도 및 고밀도 패턴의 공존에 기인하는 치수차의 변화를 도시하는 그래프.
도 9 는 도 5 에 도시된 테스트 패턴을 에칭에 의해 형성하는 경우, 수소 가스의 첨가에 따른, 고밀도 패턴의 치수의 변화를 도시하는 그래프.
도 10 은 도 5 에 도시된 테스트 패턴을 에칭에 의해 형성하는 경우, 수소 가스의 첨가에 따른, 저밀도 패턴의 치수의 변화를 도시하는 그래프.
도 11 은 도 5 에 도시된 테스트 패턴을 에칭에 의해 형성하는 경우, 염화 수소 가스 또는 NH3가스의 첨가에 따른, 저밀도 및 고밀도 패턴의 공존에 기인하는 치수차의 변화를 수소 가스의 경우와 비교하여 도시하는 그래프.
도 12 는 염화 수소 가스의 첨가 유량에 따른 크롬 및 레지스트의 에칭속도 및 범위/평균 변화를 도시하는 그래프.
도 13 은 NH3가스의 첨가 유량에 따른 크롬 및 레지스트의 에칭속도 및 그 범위 변화를 도시하는 그래프.
도 14 는 메모리 회로부와 주변 회로부로 이루어지는 본 발명의 메모리 회로의 구조를 도시하는 모식적 다이어그램.
도 15 는 메모리 회로와 논리 회로부를 결합한 본 발명의 시스템 LSI 회로의 구조를 도시하는 모식적 다이어그램.
본 발명의 발명자들은, 건식 에칭 기술에 있어서, 산소를 함유한 염소등의 할로겐계 가스(예를 들어, Cl2+ O2) 에 적어도 수소를 함유한 가스(예를 들어, H2, 염화수소(HCl) 가스)를 첨가한 혼합 가스를 이용하여 크롬 막을 에칭함으로써, 면내에 고밀도 패턴과 저밀도 패턴이 공존하고 있는 마스크에서도 면내에 거의 균일한 밀도로 패턴이 형성되어 있는 마스크와 동등한 면내 치수제어, 즉 1 내지 2 ㎛ 의 설계 선폭에 대하여, 치수차가 종래의 절반 이하, 예를 들어, 10 내지 50 nm(0.010 내지 0.050 ㎛) 이하로 치수제어를 달성하는 것이 가능하다는 것을 알아내었고, 본 발명을 완성하였다.
본 발명의 제 1 양태에 따르면, (a) 산소함유 가스 및 할로겐 함유 가스를 함유하는 반응성 이온 에칭 가스 및 (b) 금속 박막을 건식 에칭하기 위한 공정에서 첨가된 환원성 가스를 포함하는 혼합 가스를 에칭 가스로 이용하는 것을 특징으로 하는 건식 에칭 방법이 제공된다.
본 발명의 제 2 양태에 따르면, 포토마스크 블랭크상에 레지스트층을 형성하는 단계, 레지스트층을 노광 및 패터닝하는 단계, 현상 단계, 포토마스크 블랭크를 에칭하는 단계, 및 레지스트층을 제거하는 단계 등의 일련의 패턴 형성 단계를 수행하여 포토마스크를 제조하는 방법이 제공되며, 웨이퍼상에 전사될 패턴을 상술된 건식 에칭법에 따라 포토마스크 블랭크상에 형성하여 포토마스크를 제공하는 것을 특징으로 한다.
본 발명의 제 3 양태에 따르면, 포토마스크 블랭크상에 레지스트층을 형성하는 단계, 레지스트층을 노광 및 패터닝하는 단계, 현상 단계, 포토마스크 블랭크를 에칭하는 단계, 및 레지스트층을 제거하는 단계 등의 일련의 패턴 형성 단계를 통해 제조된 포토마스크가 제공되며, 웨이퍼상에 전사될 패턴을 상술된 건식 에칭법에 따라 포토마스크 블랭크상에 형성하여 포토마스크를 제공하는 것을 특징으로 한다.
본 발명의 제 4 양태에 따르면, 포토마스크상에 형성된 패턴을 본 발명의 제 3 양태에 따라 감광성 재료가 코팅된 웨이퍼상에 전사하는 단계, 감광성 재료를 현상하여 웨이퍼상에 레지스트 패턴을 형성하는 단계를 구비하는 반도체 회로의 제조방법으로서, 레지스트 패턴에 대응하여 저밀도 및 고밀도 패턴이 공존하는 반도체 회로의 제조방법이 제공된다.
본 발명의 제 5 양태에 따르면, 포토마스크상에 형성된 레지스트 패턴을 본 발명의 제 3 양태에 따라 감광성 재료가 코팅된 웨이퍼상에 전사한 후, 감광성 재료를 현상함으로써 형성된 레지스트 패턴에 대응하여, 저밀도 및 고밀도 패턴이 공존하는 회로를 갖는 반도체 회로가 제공된다.
본 발명의 제 6 양태에 따르면, 건식 에칭 조건을 설정하기 위해 시퀀서(sequencer)가 설치된, 금속 박막의 건식 에칭용 건식 에칭 장치가 제공되며, 금속 박막이 크롬계 막이고, 염소, 산소 및 수소 가스로 이루어진 에칭 가스가 이용되는 경우, 이들 가스의 유량비는 각각 73 내지 46, 19 내지 11 및 9 내지 42 범위의 부피 % 로 나타내어지고, 또는 염소, 산소 및 염화 수소 가스로 이루어진 에칭 가스가 이용되는 경우, 이들 가스의 유량비는 각각 70 내지 36, 18 내지 9 및 13 내지 55 범위의 부피 % 로써 나타내어지며, 상기 에칭 조건에 관련된 파라미터들을 직접 또는 컴퓨터의 메모리 디바이스를 통해 시퀀서로 입력한 후, 건식 에칭 공정을 시작하면 상기 건식 에칭 조건하에서 건식 에칭이 자동적으로 수행되도록 상기 장치가 설계된다.
본 발명의 제 7 양태에 따르면, 에칭 챔버, 이송 챔버, 기판 카세트 베드(substrate cassette bed) 및 건식 에칭 조건의 설정을 위한 시퀀서를 구비하는 건식 에칭 장치가 제공되며, 사각 형상의 링 형태 코일을 각각 구비한 4 개의 전자석이 에칭 챔버의 외면에 제공되고, 이들 전자석중 각 2 개는, 서로 대향하여 쌍을 이루며, 위상이 90 도 전이된 저주파 전류를 흘려주면, 2 개의 쌍을 이룬 전자석에 의한 합성 자기장은, 기판에 평행한 면내에서 각 저주파 전류의 주파수와 동일한 주파수에서 회전하도록 설계되어 있고, 에칭 챔버내에는 RF 전극과 대향 전극이 배치되고, 이송 챔버내에 기판을 이송하기 위한 이송 로보트가 설치되고, 각 이송 로보트는, 2 개의 결절(knot)을 갖는 2 관절 로보트로서, 모터축과 2 개의 결절 각각의 수평면내의 회전운동의 합성에 의해 이송 아암의 단부의 직선, 왕복, 회전운동이 수행되어 기판을 이송하도록 구성되며, 건식 에칭되는 금속 박막이 크롬계 막이고, 염소, 산소 및 수소 가스로 이루어진 에칭 가스가 이용되는 경우, 이들 가스의 유량비는 각각 73 내지 46, 19 내지 11 및 9 내지 42 범위의 부피 % 로써 나타내어지고, 또는 염소, 산소 및 염화 수소 가스로 이루어진 에칭 가스가 이용되는 경우, 이들 가스의 유량비는 각각 70 내지 36, 18 내지 9 및 13 내지 55 범위의 부피 % 로써 나타내어지며, 상기 에칭 조건에 관련된 파라미터들을 직접 또는 컴퓨터의 메모리 디바이스를 통해 시퀀서로 입력한 후, 건식 에칭 공정을 시작하면 상기 건식 에칭 조건하에서 건식 에칭이 자동적으로 수행되도록 상기 장치가 설계된다.
본 발명에 따른 건식 에칭 방법은, 금속 박막을 건식 에칭하기위한 공정에서, 반응성 에칭 가스로서, (a) 산소 함유 가스 및 할로겐 함유 가스로 이루어지는 반응성 이온 에칭 가스에 (b) 환원성 가스를 첨가한 혼합 가스를 이용하여 수행된다. 이 금속 박막은, Al, Au, Pt, Ag, Si, Ge, Cr, Fe, Cu, Ni, Ta, Mo, W 또는 Zr, 또는 이 금속들 중에서 선택된 2 가지 이상의 금속 합금으로 이루어진 박막을 포함한다. 또한, 이 금속 박막은, 금속막, 금속 산화막, 금속 질화막, 금속 불화막, 또는 그 적층막일 수도있다.
또한, 여기에서 사용되는 환원성 가스는, 적어도 수소를 함유하는 가스, 즉, 수소 가스, CnH2n+2(n=1 내지 8), CnH2n(n=2 내지 10), CnH2n-2(n=2 내지 8) 로부터 선택된 탄화수소 가스, CH3OH, C2H5OH, CH3CH2CH2OH, (CH3)2CHOH, (CH3)3COH, CH2=CHCH2OH 에서 선택된 알콜계 가스, HF, HCl, HBr 및 HI 에서 선택된 할로겐화 수소, 암모니아 가스, 또는 물일 수도 있다.
금속 박막이 크롬계 막이고, 염소, 산소 및 수소 가스로 이루어진 에칭 가스 또는 혼합 가스가 이용되는 경우, 이들 가스의 유량비는 각각 73 내지 46, 19 내지 11 및 9 내지 42 범위의 부피 % 로써 나타내어지고, 또는 염소, 산소 및 염화 수소 가스로 이루어진 혼합 가스가 이용되는 경우, 이들 가스의 유량비는 각각 70 내지 36, 18 내지 9 및 13 내지 55 범위의 부피 % 인 것이 바람직하다. 이는, 각 유량이 상기 범위를 벗어나는 경우, 저밀도 및 고밀도 패턴이 한 평면에 공존하기 때문에 치수차가 감소된 고정밀 포토마스크을 얻는 것이 어렵기 때문이다.
또한, 본 발명에서 이용된 산소 함유 가스로서는, O2, CO, CO2, NO 및 N2O 등의 산소 공급원이 될 수 있는 산소를 함유하는 기상의 화합물이 있고, 할로겐 함유 가스로서는, 반응성 이온 에칭 가스로 통상적으로 이용되는, CCl4, CF2Cl2, CFCl3, 또는 CF3Cl 등의 할로겐(염소, 불소 등)을 함유하는 기상의 화합물이 있다.
본 발명에 따라 금속 박막을 건식 에칭 방법을 실시하는 건식 에칭 장치로서는, 특히 제한되는 것은 아니고, 예를 들어, 베럴형, RIE, MERIE, ICP, NLD, 및 ECR 등의 다양한 시스템을 이용한 장치가 이용된다. 바람직한 장치는 도 3 및 도 4 에 도시되어 있고, 건식 에칭 조건을 설정하기 위한 시퀀서를 구비한 것으로서, 금속 박막이 크롬계 막이고, 염소, 산소 및 수소 가스로 이루어진 에칭 가스가 이용되는 경우, 이들 가스의 유량비는 각각 73 내지 46, 19 내지 11 및 9 내지 42 범위의 부피 % 로써 나타내어지고, 또는 염소, 산소 및 염화 수소 가스로 이루어진 에칭 가스가 이용되는 경우, 이들 가스의 유량비는 각각 70 내지 36, 18 내지 9 및 13 내지 55 범위의 부피 % 로써 나타내어지며, 상기 에칭 조건에 관련된 파라미터들을 직접 또는 컴퓨터의 메모리 디바이스를 통해 시퀀서로 입력한 후, 건식 에칭 공정을 시작하면 상기 건식 에칭 조건하에서 건식 에칭이 자동적으로 수행되도록 상기 장치가 설계된다.
본 발명에 따라, 상기 시퀀서를 구비한 건식 에칭 장치는, 에칭 챔버, 이송 챔버, 기판 카세트 베드(substrate cassette bed) 및 건식 에칭 조건의 설정을 위한 시퀀서를 구비하며, 사각 형상의 링 형태 코일을 각각 구비한 4 개의 전자석이 에칭 챔버의 외면에 제공되고, 이들 전자석중 각 2 개는, 서로 대향하여 쌍을 이루며, 위상이 90 도 전이된 저주파 전류를 흘려주면, 2 개의 쌍을 이룬 전자석에 의한 합성 자기장이 기판에 평행한 면내에서 각 저주파 전류의 주파수와 동일한 주파수에서 회전하도록 설계되어 있고, 에칭 챔버내에는 RF 전극과 대향 전극이 배치되고, 이송 챔버내에 기판을 이송하기 위한 이송 로보트가 설치되고, 각 이송 로보트는, 2 개의 결절(knot)을 갖는 2 관절 로보트로서, 모터축과 2 개의 결절 각각의 수평면내의 회전운동의 합성에 의해 이송 아암의 단부의 직선, 왕복, 회전운동이 수행되어 기판을 이송한다.
이후에 제시될 실시예에서, 압력, RF 전력, 자기장, 전극간의 거리, 에칭 가스의 종류 및 혼합 에칭 가스의 유량비:Cl2/O2는 고정되어 있지만, 물론 이들에 한정될 필요는 없으며, 예를 들어, MERIE 장치가 이용되는 경우에는 다음의 조건하에서 건식 에칭을 수행할 수도 있다.
압력 : 1.3 내지 66.7 Pa(10 내지 500 mTorr)
RF 전력 : 10 내지 300 W (RF 전력밀도 : 0.10 내지 0.4 W/cm2)
유량비, O2/(Cl2+ O2) : 10 내지 25 %
Cl2/O2: 20 내지 160/5 내지 100 SCCM
자기장 : 0 내지 150 Gs
전극간 거리 : 40 내지 120 mm
본 발명에 따르면, 포토마스크 블랭크상에 레지스트층을 형성하는 단계, 레지스트층을 노광 및 패터닝하는 단계, 현상 단계, 포토마스크 블랭크를 에칭하는 단계, 및 레지스트층을 제거하는 단계 등의 공지된 일련의 패턴 형성 단계를 통해 포토마스크가 제조되며, 건식 에칭 공정으로 상술된 건식 에칭법을 이용하여 웨이퍼상에 전사될 패턴을 포토마스크 블랭크상에 형성한다. 또한, 본 발명의 포토마스크는, 상술된 공지의 패턴 형성 단계들 중 건식 에칭 공정으로써, 상술된 건식 에칭 방법을 이용하여, 웨이퍼상에 전사될 패턴이 포토마스크 블랭크상에 형성된다는 것을 특징으로 한다.
또한, 본 발명에 따르면, 포토마스크상에 형성된 패턴을 상술된 방법에 의해 감광성 재료가 코팅된 웨이퍼상에 전사하고, 감광성 재료를 현상하여 웨이퍼상에 레지스트 패턴을 형성하며, 상기 레지스트 패턴을 바탕으로 건식 에칭 등의 에칭 또는 이온주입을 수행하여 상기 레지스트 패턴에 대응하는 패턴을 갖는 회로를 제조할 수 있다. 상기와 같이 제조된 반도체 회로의 예로서는, 예를 들어, 패턴이 규칙적으로 배열된 메모리 회로, 불규칙하게 배열된 패턴을 갖는 논리 회로, 및 메모리와 논리 회로를 결합한 시스템 LSI 회로 등이 있다.
본 발명의 포토마스크를 이용하여 얻어진 반도체 회로의 특성들은 다음과 같다. 예를 들어, 메모리 회로는 패턴이 규칙적으로 배열된 메모리 회로부와 외부와 접속하기 위해 패턴이 불규칙적으로 배열된 주변 회로부로 이루어지며, 이들 회로부에서 패턴에 의해 점유된 면적은 서로 상이하다. 보다 구체적으로 설명하면, 회로의 특성에 중요한 영향을 미치는 트랜지스터의 게이트 형성공정에서는, 메모리 셀 부분에 비해 주변 회로부의 패턴 제거 면적 비율이 높다. 최근, 반도체 회로의 미세화가 진행되고, 반도체 회로의 치수는 0.2 ㎛ 내지 0.15 ㎛ 로 점점더 미세화 되고 있다. 본 발명에 따른 포토마스크를 이용하여 제조된 반도체 회로의 경우, 메모리 셀과 주변 회로부간의 치수차는 매우 적으며, 치수의 변화 또한 적기 때문에, 회로의 특성에는 거의 악영향을 주지 않는다. 이러한 이유로, 본 발명은, 메모리 셀과 주변 회로부가 거의 동일한 특성을 갖는 우수한 반도체 회로의 제조를 가능하게 한다.
패턴이 불규칙하게 배열되어 있고, 패터닝을 위해 제거될 영역의 분포 또한 불규칙한 논리 회로에서도 동일한 결과가 관찰되며, 따라서 본 발명은 칩내에서 매우 작은 치수차를 갖는 매우 우수한 반도체 회로의 제조를 가능하게 한다. 또한, 본 발명은, 메모리 회로부와 논리 회로부의 결합으로 이루어지는 시스템 LSI 회로의 제조에도 적용될 수 있다. 이 경우, 메모리 회로부와 논리 회로부는 디바이스의 패킹 밀도 및 기입(write) 밀도에 있어서 서로 상이하지만, 메모리와 논리 회로부간의 치수차는 매우 작기 때문에 회로의 특성에는 악영향을 미치지 않는다. 따라서, 그 특성에 있어서 메모리와 논리 회로부간에 차이가 없는 우수한 반도체 회로를 제조할 수 있다.
첨부된 도면과 실시예를 참조하여 본 발명을 좀더 자세히 설명할 것이며, 실시예들은 본 발명의 설명을 위한 것이며 특정 실시예에 의해 본 발명이 제한되지 않는다.
이후 실시예에서 이용되는 건식 에칭 장치(MERIE 장치)가 도 3 및 도 4 에 도시되어 있다. 건식 에칭 장치(1)의 외주를 구성하는 패널(12)내에 에칭 챔버(2), 이송 챔버(3), 및 기판 카세트 베드(4)가 탑재되고, 상기 챔버(2)의 외주상에 배치된 전자석(5, 6, 7, 8)내에 에칭 챔버(2)가 탑재되도록 건식 에칭 장치(1)가 설계된다. 각 전자석은 사각형상의 링 형태의 코일을 구비하고, 전자석(5 및 6)과 전자석(7 및 8)은 각각 쌍을 이루며, 예컨데, 위상이 90 도 전이된 저주파 전류가 이들 전자석을 통해 흐른다. 이들 전자석은, 쌍을 이룬 전자석의 코일이 같은 방향으로 감기고, 도 3 및 도 4 에서 점선 화살표로 도시한 바와 같이, 이들 쌍을 이룬 전자석(5 및 6, 7 및 8)에 의한 합성 자기장이 기판에 평행한 면에서 상기 저주파 전류의 주파수와 같은 주파수로 회전하도록 설계되어 있다. 에칭 챔버(2)내에는, 컨덴서(13)를 통해 RF 전원(9)에 접속된 평판상의 RF 전극(10)과 평판상의 대향전극(14)이 배치되고, 기판(11)은, 에칭 챔버(2)의 측면에 형성된 기판 이송구(substrate delivery port)(15)를 개재하여 RF 전극(10)상에 위치한다.
대향 전극(14) 및 에칭 챔버(2)는 접지 전위로 유지된다. 에칭용 반응성 가스를 에칭 챔버(2)로 공급하기 위해, 반응성 가스 공급구(30)에 가스통(gas bomb)과 매플 프로우 제어기를 구비한 가스 공급 시스템(16)이 배치되고, 에칭 챔버(2)내의 가스압을 제어하기 위해, 진공 펌프를 구비한 가스 배기 시스템(17)이 상기 에칭 챔버(2)의 진공 배기구(18)에 접속되어 있다. 상기 반응성 가스로서는, 상술된 바와 같이, 산소를 함유한 혼합 가스와 적어도 수소를 함유하는 환원성 가스로 이루어진 가스가 이용된다.
다수의 기판(11)이 카세트 케이스(19)에 탑재된 후, 상기 카세트 케이스는 기판 카세트 베드(4)상에 놓여지고, 카세트 케이스(19)로부터 이동된 각 기판은 이송 로보트(21)에 의해 파티션 밸브(partition valve)(20)를 통해 이송 챔버(3)로 이동 되고, 진공 밸브(22) 및 기판 이송구(15)를 통해 에칭 챔버(2)내의 RF 전극(10)상에 놓여진다. 이송 로보트(21)는 2 개의 결절(26, 28)을 갖는 공지의 2 관절 로보트이며, 이송 아암(29)의 단부는 모터 축(24)과 상기 2 개의 결절(26, 28)의 회전운동의 합성에 의해 왕복운동 및 회전운동을 수행할 수 있도록 설계된다. 제 1 아암(25)과 제 2 아암(27)의 운동은 수평면 내에서의 운동으로 한정된다. 카세트 케이스(19)와 이송 챔버(3) 사이에서의 파티션 밸브(20)를 통한 이송 아암(29)의 단부의 운동과, 에칭 챔버(2)내의 RF 전극(10)과 이송 챔버(3)사이에서의 기판 이송구(15)를 통한 이송 아암(29)의 단부의 운동은, 모터 축(24)에서의 로보트의 각 아암(25, 27, 29)과 상술된 2 개의 결절(26, 28)의 회전 운동의 합성에 의한 직진 및 왕복 운동에 의해 수행된다. 기판 이송구(15)의 상류측의 진공 밸브(22)와 카세트 케이스(19)의 측면상의 파티션 밸브(20) 사이에서의 기판의 이송은, 로보트의 이송 아암(29)의 수평 평면내에서의 반회전 운동에 의해 수행되며, 모터 축(24)은 회전 중심의 역할을 한다. 이송 챔버(3)의 외부에 배치된 모터(23)가 회전하면, 기판(11)을 이송하는 평판형 이송 아암(29)은 왕복 및 회전운동을 수행하여, 카세트 케이스(19)와 RF 전극(10) 사이에서 기판을 이송한다.
RF 전극(10)상의 기판(11)의 패턴 형성 재료를 에칭할 때에는, 배기 시스템(17)에 의해 에칭 챔버(2)를 배기한 후, 반응성 가스 도입구(30)를 통해 챔버(2)내로 반응성 가스를 도입하고, 2 쌍의 전자석(5,6,7,8)을 여기하고 RF 전극(10)에 RF 전원을 인가하여 플라즈마를 생성한다. 동일한 저주파 교류전류를 이들 두쌍의 전자석(5 및 6, 7 및 8)에 동일한 방향으로 흘려주고, 인가되는 전류의 위상을, 쌍을 이룬 전자석중 하나의 전류와 다른 전자석의 전류가 90 도 전이되도록 인가하면, 기판과 평행한 평면에 회전 자기장이 형성된다. RF 전극(10)과 대향 전극(14) 사이에 생성된 플라즈마는 회전 자기장의 작용에 의해 기판(11)의 표면상에 집중되기 때문에 그 밀도가 높아진다. 따라서, 상기 챔버 내로 도입되는 반응성 가스는 매우 효율적으로 해리되고, 기판상에 적은 DC 바이어스 전압만이 생성된 상태로 기판(11)의 반응성 이온 에칭이 수행된다.
기판(11)으로써, 예를 들어, 합성 석영 등의 투명기판, 투명 기판상에 도포된 Cr, 반사 방지막이 제공된 Cr, 또는 SiO2등의 패턴 재료의 박막층, 및 상기 패턴 형성 재료상에 제공된 패터닝된 포토레지스트층(예를 들어, Nippon Zeon Co., Ltd. 사의 EB 노광용 레지스트(상표명 ZEP-810S))을 구비하는 포토마스크 기판을 이용하여 건식 에칭을 수행하는 경우, 상기 포토마스크 기판(11)의 재료는 IC 기판과는 다르게 실리콘이 아니라 합성 석영이고, 그 위에 도포된 패턴 형성 재료는 폴리 Si 또는 산화물층 + 폴리 Si 가 아니라 Cr, 반사 방지막이 제공된 Cr 또는 SiO2로 이루어지기 때문에, IC 기판의 건식 에칭에 이용되는 동일한 조건하에서 반응성 가스를 도입하여 상기 기판(11)을 건식 에칭하면, 에칭 재료의 레지스트에 대한 선택비와 포토마스크의 면내 치수의 균일성이 불충분하다. 그러나, 자기장 강도를 50 내지 150 Gs, 에칭 챔버(2)내의 반응성 가스의 압력을 0.03 내지 0.3 Torr(4 내지 40 Pa), 및 RF 전극(10)상의 전력밀도를 0.20 내지 0.32 W/cm2으로 건식 에칭의 조건을 설정하면, 상기 선택비와 면내 치수 균일성을 개선할 수 있으며 매우 정밀한 포토마스크를 제조할 수 있다.
본 발명의 구체적인 실시예는 다음과 같다.
제 1 실시예
본 발명에 따라 수행되는 건식 에칭 방법은 본 실시예에서 설명된다. 본 실시예에서 이용되는 테스트 패턴은 도 5a 및 도 5b 에 도시되어 있고, 테스트 시료의 제조를 설명하는 흐름도는 도 6a 및 도 6b 에 도시되어 있다. 도 6a 는 도 5b 의 A-A' 선을 따른 고밀도로 패터닝된 부분에서 측정 패턴의 제조를 설명하는 모식적 단면도로 표현된 흐름도이고, 도 6b 는 도 5b 의 B-B' 선을 따른 저밀도로 패터닝된 부분에서 측정 패턴의 제조를 설명하는, 모식적 단면도로 표현된 흐름도이다. 도 6a 및 도 6b 에 도시된 흐름도로부터 알 수 있듯이, 각 테스트 시료는, (a) EB 패터닝, (b) 현상, (c) 에칭, 및 (d) 레지스트의 제거 공정을 통해 제조된다. 도 6a 및 도 6b 에서, d 는 기판, e 는 크롬막, f 는 레지스트층을 나타낸다. 도 6a 및 도 6b 에 도시된 에칭공정의 상세한 것은 다음과 같다.
종래의 염소 함유 가스를 이용하여 크롬막을 건식 에칭하는 도 3 및 도 4 에 도시된 MERIE 장치의 작동 조건은, 이미 상술한 바와 같다. 하지만, 본 실시예에서는, 상술된 가스 시스템(Cl2/O2= 80/20 SCCM)에 수소 가스를 표 1 에 기재된 양으로 첨가한 에칭 가스 및 도 3 및 도 4 에 도시된 MERIE 장치를 이용하고, 다음의 상기 장치의 작업조건을 기초로 하여, 표 1 에 기재된 조건하에서 크롬 포토마스크 블랭크를 건식에칭함으로써, 도 5a 및 도 5b 에 도시된 테스트 패턴을 제조한다.
압력 : 6.8 Pa(50 mTorr)
RF 전력 : 80 W
가스 : Cl2/O2= 80/20 SCCM
자기장 : 50 내지 60 Gs
전극간 거리 : 60 mm
본 실시예에서 이용된 포토마스크 블랭크로서는, 두께 6.35 mm, 152.4 ×152.4 mm 크기의 정방형 합성 석영 기판의 표면상에 패턴형성 재료로서 단일 크롬층을 약 800 내지 900 Å 두께의 도포하거나, 그 위에 막두께 약 150 Å 의 Cr 산화물 함유 반사 방지막이 제공된 단일 및 2 층의 크롬층을 더 도포한 후, EB 노광용 레지스트층(Nippon Zeon Co., Ltd. 사의 상표명 ZEP-810S)을 패턴형성 재료층상에 도포한 것을 이용하였다. 또한, 도 5a 및 도 5b 에 도시된 테스트 패턴은, EB 노광 및 현상 후, 마스크의 좌측 반쪽(고밀도 부분)의 중앙부에 배열되고, 다수의 L/S(라인 및 스페이스), ISO 라인(격리 라인) 및 ISO 스페이스 패턴을 다수 포함하는 치수 평가 패턴(약 6.5 mm ×35 mm), 이들 패턴을 둘러싸는 완전히 제거된 패턴(크롬이 노출된 46 mm ×54 mm 치수의 패턴), 및 마스크의 우측 반쪽(저밀도 부분)의 중앙부에 배치된 치수 평가 패턴으로 이루어진다.
수소 가스를 0 내지 72.1 SCCM 첨가하였을 때의 결과, 즉 첨가된 수소 가스의 양에 따른 크롬 및 레지스트의 에칭속도 및 범위/평균 의 변화가 도 7 에 도시되어 있다. 도 7 은, 크롬 마스크 블랭크 및 그 위에 상술된 패턴이 없는 EB 레지스트를 도포한 것을 이용하여 얻어진 결과를 도시한다. 도 7 의 오른쪽 세로축에 관해 설명하면, 범위는 에칭후 결정되는 면내 레지스트막 두께의 최대치와 최소치간의 차이를 나타내며, 평균은 면내 막두께의 평균치를 나타내며, 범위/평균의 단위는 % 로 나타내어 진다.
도 8 에는, 면내에 배치되어 있는 고밀도 및 저밀도 패턴으로 이루어진 테스트 패턴(도 5a 및 도 5b)을 형성할 때, 수소 가스의 첨가량에 따른 상기 고밀도부와 저밀도부간의 치수차(즉, 저밀도부와 고밀도부간의 치수에 있어서의 차이)의 변화가 도시되어 있다. 또한, 표 2, 도 9 및 도 10 에는, 건식 에칭에 의해 테스트 패턴을 형성할 때, 에칭 가스에 첨가된 수소 가스의 양에 따른 저밀도부와 고밀도부의 치수에 있어서의 변화가 도시되어 있다. 또한, 도 8 에 도시된 데이터는, 다른 실시예의 결과와 비교하여, 첨가된 가스의 양의 함수로 도 11 에 도시되어 있다. 수소 가스, 염화 수소 가스 또는 NH3가스의 첨가량에 따른 현상후 얻어진 레지스트 패턴의 저밀도부와 고밀도부의 치수 변화가 표 3 에 도시되어 있다.
표 1 에 기재된 조건하에서 수행된 건식 에칭의 결과는 다음과 같다.
도 7 의 결과로부터 알 수 있듯이, 에칭 가스에 수소 가스가 첨가되는 경우, 수소 가스의 첨가량이 증가함에 따라 크롬의 에칭속도가 증가하고, 약 20 내지 45 SCCM 의 수소 가스가 첨가될 때 에칭속도가 최고가 되며, 수소 가스의 첨가량이 더 증가하면 에칭속도는 감소한다. 레지스트의 에칭속도는 수소 가스의 첨가량이 증가함에 따라 증가하고, 면내 레지스트막의 두께, 범위/평균, 즉 ((최대 막두께 - 최소 막두께)/평균 막두께) ×100 (%) 는 수소 가스의 첨가량이 증가함에 따라 감소한다.
표 2, 도 8 및 도 11 에 도시된 결과로부터 알 수 있듯이, 에칭 가스에 수소 가스가 첨가되지 않은 경우, 저밀도부와 고밀도부 간의 치수차는 약 90 nm(0.090 ㎛)이고, 수소 가스의 첨가량이 증가함에 따라 상기 치수차는 감소한다. 보다 구체적으로 설명하면, 1-2, 1-3, 1-4, 및 1-5 번 시료에서, 10 내지 72.1 SCCM 범위로 수소 가스의 첨가량이 증가하는 경우, 패턴의 저밀도부와 고밀도부간의 치수차는 약 0.040 내지 0.009 ㎛ 이며, 이는 수소 가스를 첨가하지 않았을 경우의 치수차(0.090 ㎛)의 약 1/2.2 내지 1/10 배에 해당한다. 이는 저밀도부와 고밀도부간의 치수차의 문제점이 상당부분 개선되었음을 나타낸다. 표 1 에 도시된 바와 같이, 1-2, 1-3, 1-4, 및 1-5 번 시료의 건식 에칭에 있어서, Cl2, O2, 및 H2의 유량과 유량비(부피 % 로 나타냄)는, 각각 80, 20, 및 10 내지 72.1 SCCM 이고, 72.73 내지 46.48, 18.18 내지 11.62, 및 9.09 내지 41.89 부피 % 이다.
표 1, 도 9 및 도 10 에 도시된 결과로부터 알 수 있듯이, 고밀도부의 치수는 수소 가스의 첨가로 인한 변화가 거의 없는 반면에, 저밀도부의 치수는 수소 가스의 첨가량이 30 SCCM 에 이를때 까지 큰폭으로 변화하며, 수소 가스의 첨가량이 30 SCCM 을 초과하면 저밀도부의 치수의 변화는 감소한다. 결과적으로, 저밀도부의 치수는 고밀도부의 치수에 근접하고, 따라서, 저밀도부와 고밀도부간의 치수차는 적어진다.
상술한 바와 같이, 1-2, 1-3, 1-4, 및 1-5 번 시료를 건식 에칭하는 조건은 최적조건인 것이 판명되었기 때문에, 상기 장치는, 표 1 에 기재된 상기 건식 에칭 조건에 관한 파라미터들을 직접 또는 메모리 디바이스를 통해 시퀀서로 입력한후, 건식 에칭을 시작하면, 상기 최적 건식 에칭 조건하에서 건식 에칭이 수행되도록 설계되어 있다.
제 2 실시예
본 발명에 따라 수행되는 건식 에칭 방법을 본 실시예에서 설명한다. 본 실시예에서 이용된 저반사 크롬 포토마스크 블랭크 및 테스트 패턴은 제 1 실시예와 동일하다. 테스트 시료의 제조 공정은, EB 패터닝 공정에서 EB 노광용 레지스트로서 ZEP-810S 가 ZEP7000(Nippon Zeon Co., Ltd. 사의 제품 상표명)로 대채되고, 에칭 단계에서, 에칭 가스에 첨가되는 가스로서, 제 1 실시예에서 이용된 수소(H2) 가스가 염화 수소(HCl) 가스로 대채된 것을 제외하면 제 1 실시예에서와 동일하다. 패턴 형성 조건은, 제 1 실시예에서 이용된 조건과 함께 표 1 에 기재되어 있다.
본 실시예에서는, 에칭 가스에 0 내지 120 SCCM 범위의 HCl 가스가 첨가된다. 표 1 에 나타낸 조건하에서 에칭을 수행한 결과에 관해서는, 각 크롬 및 레지스트의 에칭속도 및 범위/평균에 있어서의 변화가 HCl 가스의 첨가량의 함수로 도 12 에 도시되어 있다. 도 7 의 경우와 같이, 크롬 마스크 블랭크상에 패터닝이 없이 상술된 EB 레지스트를 도포한 것을 이용하여 얻어진 결과가 도 12 에 도시되어 있다. 도 12 의 우측 세로축은 도 7 의 경우와 같이, 범위/평균을 나타낸다. 면내에 배치된 고밀도 및 저밀도 패턴으로 이루어진 테스트 패턴을 형성하는 경우의 결과가 도 11 에 도시되어 있다. 즉, HCl 가스의 첨가량에 따른 저밀도부와 고밀도부간의 평균 치수차(즉, 저밀도부와 고밀도부간의 치수에 있어서의 차이)의 변화가, 수소 가스가 첨가된 제 1 실시예의 결과와 비교하여, 도 11 에 도시되어 있다. 또한, 건식 에칭에 의해 테스트 패턴을 형성하는 경우, 에칭 가스에 첨가되는 HCl 가스의 양에 따른 저밀도 및 고밀도부의 치수변화가, 수소 가스가 첨가된 제 1 실시예의 결과와 함께 표 2 에 도시되어 있다. 현상후에 얻어진 레지스트 패턴의 저밀도부와 고밀도부에서의 치수변화가, 첨가되는 가스 및 첨가량의 함수로 표 3 에 도시되어 있다.
도 12 로 부터 알 수 있듯이, 에칭 가스에 HCl 가스를 첨가할 때, 크롬의 에칭속도는 HCl 가스를 약 30 내지 40 SCCM 으로 첨가할 때 최대이고, HCl 가스의 첨가량이 더 증가하면 에칭속도는 감소하며, 산소의 양을 증가시키면 크롬의 에칭속도는 증가한다. 또한, HCl 가스의 첨가량이 15 SCCM 에 이를때 까지는 레지스트의 에칭속도가 증가하고, HCl 가스의 첨가량이 더 증가하더라도 첨가량이 120 SCCM 에 이를때 까지는 에칭속도가 일정하게 유지되는 것을 알 수 있다.
표 2 및 도 11 에 도시된 데이터로부터 알 수 있듯이, 15 내지 120 SCCM 범위로 HCl 가스의 첨가량이 증가하는 경우, 2-2, 2-3, 2-4, 및 2-5 번 시료에서, 패턴의 저밀도부와 고밀도부간의 치수차는 약 0.027 내지 0.050 ㎛ 이며, 이는 HCl 가스를 첨가하지 않았을 경우의 치수차(0.088 ㎛)의 약 1/3.2 내지 1/1.8 배에 해당한다. 이는 저밀도부와 고밀도부간의 치수차의 문제점이 상당부분 개선되었음을 나타낸다. 에칭 가스내의 구성가스의 유량비를 최적화 함으로써 치수차 결과를 더 개선할 수 있다. 표 1 에 도시된 바와 같이, 2-2, 2-3, 2-4, 및 2-5 번 시료의 건식 에칭에 있어서, Cl2, O2, 및 HCl 의 유량과 유량비(부피 % 로 나타냄)는, 각각 80, 20, 및 15 내지 120 SCCM 이고, 69.57 내지 36.36, 17.39 내지 9.09, 및 13.04 내지 54.54 부피 % 이다.
또한, 첨가 가스로서, 수소 가스 대신에 HCl 가스를 이용함으로써 에칭작업이 보다 안전해 질 수도 있다.
상술한 바와 같이, 2-2, 2-3, 2-4, 및 2-5 번 시료를 건식 에칭하는 조건은 최적조건인 것이 판명되었기 때문에, 상기 장치는, 표 1 에 기재된 상기 건식 에칭 조건에 관한 파라미터들을 직접 또는 메모리 디바이스를 통해 시퀀서로 입력한후, 건식 에칭을 시작하면, 상기 최적 건식 에칭 조건하에서 건식 에칭이 수행되도록 설계되어 있다.
제 3 실시예
본 발명에 따라 수행되는 건식 에칭 방법을 본 실시예에서 설명한다. 본 실시예에서 이용된 저반사 크롬 포토마스크 블랭크 및 테스트 패턴은 제 1 실시예와 동일하다. 테스트 시료의 제조 공정은, EB 패터닝 공정에서 EB 노광용 레지스트로서 ZEP-810S 가 ZEP7000(Nippon Zeon Co., Ltd. 사의 제품 상표명)로 대채되고, 에칭 단계에서, 에칭 가스에 첨가되는 가스로서, 제 1 실시예에서 이용된 수소(H2) 가스가 암모니아(NH3) 가스로 대채된 것을 제외하면 제 1 실시예에와 동일하다. 패턴 형성 조건은, 제 1 및 제 2 실시예에서 이용된 조건과 함께 표 1 에 기재되어 있다.
본 실시예에서는, 에칭 가스에 0 내지 120 SCCM 범위의 NH3가스가 첨가된다. 표 1 에 나타낸 조건하에서 에칭을 수행한 결과에 대해서, 0 내지 120 SCCM 범위내의 NH3가스를 에칭 가스에 첨가하는 경우에 크롬의 에칭속도와 0 내지 20 SCCM 범위내의 NH3가스를 에칭 가스에 첨가하는 경우에 레지스트의 에칭속도 및 범위/평균에 있어서의 변화가 NH3가스의 첨가량의 함수로 도 13 에 도시되어 있다. 도 7 의 경우와 같이, 크롬 마스크 블랭크상에 패터닝이 없이 상술된 EB 레지스트를 도포한 것을 이용하여 얻어진 결과가 도 13 에 도시되어 있다. 도 13 의 우측 세로축은 도 7 의 경우와 같이, 범위/평균을 나타낸다.
면내에 배치된 고밀도 및 저밀도 패턴으로 이루어진 테스트 패턴(도 5a 및 도 5b)을 형성하는 경우의 결과가 도 11 에 도시되어 있다. 즉, NH3가스의 첨가량에 따른 저밀도부와 고밀도부간의 평균 치수차(즉, 저밀도부와 고밀도부간의 치수에 있어서의 차이)의 변화가, 수소 가스가 첨가된 제 1 실시예의 결과와 비교하여, 도 11 에 도시되어 있다. 또한, 건식 에칭에 의해 테스트 패턴을 형성하는 경우, 에칭 가스에 첨가되는 NH3가스의 양에 따른 저밀도 및 고밀도부의 치수변화가, 수소 가스가 첨가된 제 1 실시예의 결과 및 HCl 가스가 첨가된 제 2 실시예의 결과와 함께 표 2 에 도시되어 있다. 현상후에 얻어진 레지스트 패턴의 저밀도부와 고밀도부에서의 치수변화가, 첨가되는 가스 및 첨가량의 함수로 표 3 에 도시되어 있다.
표 2 및 도 13 으로 부터 알 수 있듯이, 에칭 가스에 NH3가스를 첨가할 때, 크롬의 에칭속도는 첨가되는 NH3가스가 60 SCCM 에 이를때 까지는 약간 증가하고, NH3가스의 첨가량이 더 증가하면 에칭속도는 감소한다. 또한, NH3가스의 첨가량이 20 SCCM 에 이를때 까지는 레지스트의 에칭속도는 약간 감소한다.
표 2 및 도 11 에 도시된 데이터로부터 알 수 있듯이, 60 SCCM 의 NH3가스가 첨가되는는 경우, 패턴의 저밀도부와 고밀도부간의 치수차는 약 0.075 ㎛ 이다. 이는 NH3가스를 첨가하지 않았을 경우의 치수차(0.090 ㎛)의 약 1/1.2 배에 해당한다.
또한, 첨가 가스로서, 수소 가스 대신에 NH3가스를 이용함으로써 에칭작업이 보다 안전해 질 수도 있다. 에칭 가스의 유량비가 최적화 되더라도, 패턴의 저밀도 및 고밀도부의 치수차를 더 개선하기는 힘들다.
제 4 실시예
제 1 및 제 2 실시예에서 얻은 결과를 통하여, 건식 에칭시에 에칭 가스에 첨가되는 가스성분으로서 수소가스 및 염화 수소 가스를 사용함으로써, 면내에서의 패턴의 저밀도 패턴영역 및 고밀도의 패턴영역의 공존으로 인한 치수차를 감소시킬 수 있으며, 에칭에 의해 고정밀도로 패터닝된 결과물을 형성할 수 있음을 알 수 있었다. 따라서, 제 1 및 제 2 실시예에서 이용하고 있는 테스트 패턴을 갖는 테스트 시료를 제조하는 절차에 따라서, Cr 포토마스크 블랭크상에 레지스트층을 형성하고, 노광, 현상, 에칭 및 세정 등의 일련의 공지된 패턴형성공정을 통하여 각종의 포토마스크를 수개 제조하였다. 이렇게 하여 얻은 포토마스크는 각기 웨이퍼로 전사될 호울 시스템 또는 라인 앤 스페이스 등의 패턴을 가졌으며, 면내에 저밀도 및 고밀도의 패턴이 공존하고 있다. 이렇게 하여 얻은 포토마스크는 패턴의 저밀도 영역과 고밀도 영역 사이에 매우 작은 치수차를 갖는다. 이 결과는 전술한 첨가 가스를 사용함으로써, 제 1 및 제 2 실시예에서 관측된 결과와 같이, 치수차를 실질적으로 감소시키게 되는 매우 만족스런 결과를 실현하는 것이 가능함을 명백하게 보여주고 있다.
제 5 실시예
제 4 실시예에서 제조한 포토마스크를 이용하여 다음의 공정 (1) 내지 (4)의 반복수행에 의해 웨이퍼상에 반도체 회로를 형성하였다.
(1) 웨이퍼상에 감광제 도포
(2) 스테퍼를 이용하여 포토마스크상의 패턴을 웨이퍼상에 축소전사 (축소율: 1/5, 1/4 또는 1/2)
(3) 감광제가 도포된 웨이퍼를 현상하여 웨이퍼상에 레지스트 패턴을 형성
(4) 레지스트 패턴을 통하여 웨이퍼를 건식 에칭 또는 이온주입
이렇게 형성한 반도체 회로는 규칙적으로 배열된 패턴을 갖는 메모리 회로(도 14 참조), 불규칙하게 배열된 패턴을 갖는 논리 회로 및 이 논리 회로와 메모리 회호를 결합한 시스템 LSI 회로(도 15 참조)이다.
도 14 에 나타낸 메모리 회로는 규칙적으로 배열된 패턴을 갖는 메모리 회로부와, 외부와의 접속하기 위해 불규칙하게 배열된 패턴을 갖는 주변 회로부를 구비하며, 이들 회로부는 패턴이 점유하는 면적의 비율이 서로 상이하다. 회로의 특성에 중대한 영향을 미치는 트랜지스터의 게이트 형성공정의 경우에, 주변 회로부상에 패터닝을 위해 제외된 면적의 비율은 메모리 셀 영역의 경우에 비해 더 크며, 메모리 셀 영역의 크기가 증대될수록 증대된다.
본 발명에 따라 제조된 반도체 회로의 경우, 메모리 셀과 주변 회로부 사이에서 관측되는 치수차이는 약 0.004 ㎛ 정도로 매우 작으며, 이는 2 % 미만의 치수 변동량에 해당된다. 따라서, 패턴이 결과물인 회로의 특성에 악영향을 주는 경우가 없다. 따라서, 본 발명에 따르면, 메모리 셀과 주변 회로부의 특성에 차이를 보이지 않으므로 만족스런 반도체 회로를 제조할 수 있다.
또한, 본 실시예에서 제조된 반도체 회로 또는 논리 회로는 패턴들이 불규칙하게 분포하며 패터닝을 위해 제거된 면적도 또한 불규칙하게 분포하며, 칩간의 치수차이가 0.004 ㎛ 미만 정도로 매우 작은 논리 회로에 의해 전술한 것과 동일한 효과를 얻을 수 있으므로 우수한 품질을 갖는 것으로 나타났다. 또한, 본 발명은 결합된 논리 및 메모리 회로부(도 15 참조)를 구비하는 우수한 반도체 회로 또는 시스템 LSI 회로를 제조할 수 있도록 하며, 이들이 특성은 서로 상이하지 않다. 이는 메모리 및 논리 회로부의 패턴 밀도가 서로 상이하나 메모리 셀과 논리 회로부 사이의 치수차가 0.004 ㎛ 정도로 매우 작으므로, 이 패턴들이 결과적인 회로의 특성에 악영향을 주지 않기 때문이다.
상술한 바와 같이, 본 발명의 방법은 미세 패턴을 형성하는 수단으로서 건식 에칭 가공에 있어서, (a) 산소 함유 가스 및 할로겐 함유 가스의 혼합물인 반응성 이온 에칭 가스 및 (b) 적어도 수소를 포함하는 환원 가스를 구비하는 혼합 가스를 이용함으로써, 면내에 고밀도 및 저밀도의 패터닝 영역의 공존에 기인한 치수차를 감소시킬 수 있으며, 고정밀도의 패턴 에칭 가공물을 제조할 수 있게 한다.
또한, 본 발명에 따른 포토마스크 제조방법은 면내에 고밀도 및 저밀도의 패턴의 공존으로 인한 패턴의 치수차가 작으며 매우 고정밀도로 가공된 패턴을 갖는 포토마스크를 제조할 수 있게 한다. 또한, 포토마스크가 균일한 패턴을 갖는다. 또한, 본 발명의 포토마스크를 이용하여 형성된 반도체 회로는 매우 높은 집적도를 갖는다.
또한, 수소 가스를 대신하여 염화수소 가스를 첨가가스성분으로서 사용함으로써 더욱 안전한 에칭 가공을 확보할 수 있다.

Claims (20)

  1. 금속 박막을 건식 에칭하는 방법에 있어서,
    에칭 가스로서, (a) 산소함유 가스 및 할로겐함유 가스로 이루어지는 반응성 이온 에칭 가스 및 (b) 상기 가스 성분(a)에 첨가된 환원성 가스를 포함하는 혼합가스를 이용하는 것을 특징으로 하는 건식 에칭 방법.
  2. 제 1 항에 있어서,
    상기 금속 박막은, Al, Au, Pt, Ag, Si, Ge, Cr, Fe, Cu, Ni, Ta, Mo, W 또는 Zr, 또는 이 금속들 중에서 선택된 2 가지 이상의 금속 합금으로 이루어진 그룹으로부터 선택된 금속 박막인 것을 특징으로 하는 건식 에칭 방법.
  3. 제 1 항에 있어서,
    상기 금속 박막은, 금속막, 금속 산화막, 금속 질화막, 금속 불화막, 및 이들의 적층막으로 이루어진 그룹으로부터 선택된 금속 박막인 것을 특징으로 하는 건식 에칭 방법.
  4. 제 2 항에 있어서,
    상기 금속 박막은, 금속막, 금속 산화막, 금속 질화막, 금속 불화막, 및 이들의 적층막으로 이루어진 그룹으로부터 선택된 금속 박막인 것을 특징으로 하는 건식 에칭 방법.
  5. 제 1 항에 있어서,
    상기 환원성 가스는 적어도 수소를 함유하는 가스인 것을 특징으로 하는 건식 에칭 방법.
  6. 제 2 항에 있어서,
    상기 환원성 가스는 적어도 수소를 함유하는 가스인 것을 특징으로 하는 건식 에칭 방법.
  7. 제 1 항에 있어서,
    상기 환원성 가스는 수소 가스; CnH2n+2(n=1 내지 8), CnH2n(n=2 내지 10), CnH2n-2(n=2 내지 8) 로 이루어지는 그룹으로부터 선택된 탄화수소 가스; CH3OH, C2H5OH, CH3CH2CH2OH, (CH3)2CHOH, (CH3)3COH, CH2=CHCH2OH 로 이루어지는 그룹으로부터 선택된 알콜계 가스; HF, HCl, HBr 및 HI 로 이루어진 그룹으로부터 선택된 할로겐화 수소; 암모니아 가스; 또는 물인 것을 특징으로 하는 건식 에칭 방법.
  8. 제 2 항에 있어서,
    상기 환원성 가스는 수소 가스; CnH2n+2(n=1 내지 8), CnH2n(n=2 내지 10), CnH2n-2(n=2 내지 8) 로 이루어지는 그룹으로부터 선택된 탄화수소 가스; CH3OH, C2H5OH, CH3CH2CH2OH, (CH3)2CHOH, (CH3)3COH, CH2=CHCH2OH 로 이루어지는 그룹으로부터 선택된 알콜계 가스; HF, HCl, HBr 및 HI 로 이루어진 그룹으로부터 선택된 할로겐화 수소; 암모니아 가스; 또는 물인 것을 특징으로 하는 건식 에칭 방법.
  9. 제 1 항에 있어서,
    상기 금속 박막은 크롬계 막이고, 상기 혼합 가스는 염소 가스, 산소 가스 및 수소 가스로 이루어지며, 이들 가스의 유량비는 각각 73 내지 46, 19 내지 11 및 9 내지 42 부피 % 인 것을 특징으로 하는 건식 에칭 방법.
  10. 제 2 항에 있어서,
    상기 금속 박막은 크롬계 막이고, 상기 혼합 가스는 염소 가스, 산소 가스 및 수소 가스로 이루어지며, 이들 가스의 유량비는 각각 73 내지 46, 19 내지 11 및 9 내지 42 부피 % 인 것을 특징으로 하는 건식 에칭 방법.
  11. 제 1 항에 있어서,
    상기 금속 박막은 크롬계 막이고, 상기 혼합가스는 염소 가스, 산소 가스 및 염화 수소 가스로 이루어지며, 이들 가스의 유량비는 각각 70 내지 36, 18 내지 9 및 13 내지 55 부피 % 인 것을 특징으로 하는 건식 에칭 방법.
  12. 제 2 항에 있어서,
    상기 금속 박막은 크롬계 막이고, 상기 혼합가스는 염소 가스, 산소 가스 및 염화 수소 가스로 이루어지며, 이들 가스의 유량비는 각각 70 내지 36, 18 내지 9 및 13 내지 55 부피 % 인 것을 특징으로 하는 건식 에칭 방법.
  13. 포토마스크 블랭크상에 레지스트층을 형성하는 단계, 상기 레지스트층을 노광 및 패터닝하는 단계, 현상 단계, 상기 포토마스크 블랭크를 에칭하는 단계, 및 상기 레지스트층을 제거하는 단계 등의 일련의 패턴 형성 단계를 수행하여 포토마스크를 제조하는 방법에 있어서,
    웨이퍼상에 전사시킬 패턴을 제 1 항에 기재된 건식 에칭법에 따라, 포토마스크 블랭크상에 형성하여 포토마스크를 얻는 것을 특징으로 하는 포토마스크의 제조방법.
  14. 포토마스크 블랭크상에 레지스트층을 형성하는 단계, 상기 레지스트층을 노광 및 패터닝하는 단계, 현상 단계, 상기 포토마스크 블랭크를 에칭하는 단계, 및 상기 레지스트층을 제거하는 단계 등의 일련의 패턴 형성 단계를 수행하여 포토마스크를 제조하는 방법에 있어서,
    웨이퍼상에 전사시킬 패턴을 제 2 항에 기재된 건식 에칭법에 따라, 포토마스크 블랭크상에 형성하여 포토마스크를 얻는 것을 특징으로 하는 포토마스크의 제조방법.
  15. 포토마스크 블랭크상에 레지스트층을 형성하는 단계, 상기 레지스트층을 노광 및 패터닝하는 단계, 현상 단계, 상기 포토마스크 블랭크를 에칭하는 단계, 및 상기 레지스트층을 제거하는 단계 등의 일련의 패턴 형성 단계를 수행하여 제조되는 포토마스크로서,
    웨이퍼상에 전사시킬 패턴이 제 1 항에 기재된 건식 에칭법에 따라, 포토마스크 블랭크상에 형성되는 것을 특징으로 하는 포토마스크.
  16. 포토마스크 블랭크상에 레지스트층을 형성하는 단계, 상기 레지스트층을 노광 및 패터닝하는 단계, 현상 단계, 상기 포토마스크 블랭크를 에칭하는 단계, 및 상기 레지스트층을 제거하는 단계 등의 일련의 패턴 형성 단계를 수행하여 제조되는 포토마스크로서,
    웨이퍼상에 전사될 패턴이 제 2 항에 기재된 건식 에칭법에 따라, 포토마스크 블랭크상에 형성되는 것을 특징으로 하는 포토마스크.
  17. 포토마스크상에 형성된 패턴을 제 15 항에 따라 감광성 재료가 코팅된 웨이퍼상에 전사하고, 감광성 재료를 현상하여 웨이퍼상에 레지스트 패턴을 형성하는 반도체 회로의 제조방법으로서,
    상기 레지스트 패턴에 대응하는 저밀도 및 고밀도 패턴이 공존하는 반도체 회로를 제조하는 것을 특징으로 하는 반도체 회로의 제조방법.
  18. 포토마스크상에 형성된 레지스트 패턴을 제 15 항에 따라 감광성 재료가 코팅된 웨이퍼상에 전사한 후, 상기 감광성 재료를 현상함으로써 형성된 레지스트 패턴에 대응하여 저밀도 및 고밀도 패턴이 공존하는 회로를 구비하는 것을 특징으로 하는 반도체 회로.
  19. 금속 박막의 건식 에칭에 이용되는 건식 에칭 장치로서, 건식 에칭 조건을 설정하기 위한 시퀀서(sequencer)가 제공되고, 건식 에칭되는 상기 금속 박막이 크롬계 막이고, 염소, 산소 및 수소 가스로 이루어진 에칭 가스가 이용되는 경우, 이들 가스의 유량비는 각각 73 내지 46, 19 내지 11 및 9 내지 42 범위의 부피 % 로 나타내어지고, 또는 염소, 산소 및 염화 수소 가스로 이루어진 에칭 가스가 이용되는 경우, 이들 가스의 유량비는 각각 70 내지 36, 18 내지 9 및 13 내지 55 범위의 부피 % 로 나타내어지며, 상기 장치는, 상기 에칭 조건에 관련된 파라미터들을 직접 또는 컴퓨터의 메모리 디바이스를 통해 상기 시퀀서로 입력한 후, 건식 에칭 공정을 시작하면 상기 건식 에칭 조건하에서 건식 에칭이 자동적으로 수행되도록 설계되는 것을 특징으로 하는 건식 에칭 장치.
  20. 에칭 챔버, 이송 챔버, 기판 카세트 베드(substrate cassette bed) 및 건식 에칭 조건의 설정을 위한 시퀀서를 구비하는 건식 에칭 장치로서,
    사각 형상의 링 형태 코일을 각각 구비한 4 개의 전자석이 상기 에칭 챔버의 외면에 제공되고, 이들 전자석중 각 2 개는 서로 대향하여 쌍을 이루며, 위상이 90 도 전이된 저주파 전류를 흘려주면, 2 개의 쌍을 이룬 전자석에 의한 합성 자기장은 각 저주파 전류의 주파수와 동일한 주파수에서 기판에 평행한 면내에서 회전할 수 있고, 상기 에칭 챔버내에는 RF 전극과 대향 전극이 배치되고, 상기 이송 챔버내에는 상기 기판을 이송하기 위한 이송 로보트가 제공되고, 상기 이송 로보트는 2 개의 결절(knot)을 갖는 2 관절 로보트로서, 모터축 및 2 개의 결절의 각 수평면내의 회전운동의 합성에 의해 이송 아암의 단부의 직선, 왕복, 회전운동이 수행되어 기판을 이송하며,
    건식 에칭되는 금속 박막이 크롬계 막이고, 염소, 산소 및 수소 가스로 이루어진 에칭 가스가 이용되는 경우, 이들 가스의 유량비는 각각 73 내지 46, 19 내지 11 및 9 내지 42 범위의 부피 % 로 나타내어지고, 또는 염소, 산소 및 염화 수소 가스로 이루어진 에칭 가스가 이용되는 경우, 이들 가스의 유량비는 각각 70 내지 36, 18 내지 9 및 13 내지 55 범위의 부피 % 로 나타내어지며,
    상기 에칭 조건에 관련된 파라미터들을 직접 또는 컴퓨터의 메모리 디바이스를 통해 상기 시퀀서로 입력한 후, 건식 에칭 공정을 시작하면 상기 건식 에칭 조건하에서 건식 에칭이 자동적으로 수행되는 것을 특징으로 하는 건식 에칭 장치.
KR1019990032354A 1998-08-07 1999-08-06 건식 에칭 방법 및 장치, 포토마스크 및 그 제조방법, 반도체 회로 및 그 제조방법 KR100620293B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP98-224845 1998-08-07
JP22484598 1998-08-07
JP98-309002 1998-10-29
JP10309002A JP2000114246A (ja) 1998-08-07 1998-10-29 ドライエッチング方法および装置、フォトマスクおよびその作製方法、ならびに半導体回路およびその製作方法

Publications (2)

Publication Number Publication Date
KR20000017156A true KR20000017156A (ko) 2000-03-25
KR100620293B1 KR100620293B1 (ko) 2006-09-07

Family

ID=26526293

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990032354A KR100620293B1 (ko) 1998-08-07 1999-08-06 건식 에칭 방법 및 장치, 포토마스크 및 그 제조방법, 반도체 회로 및 그 제조방법

Country Status (5)

Country Link
US (4) US6391791B1 (ko)
EP (1) EP0978870A3 (ko)
JP (1) JP2000114246A (ko)
KR (1) KR100620293B1 (ko)
TW (1) TW393591B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004107418A1 (en) * 2003-05-30 2004-12-09 Psk, Inc. Method for removing photoresist in semiconductor manufacturing process
KR100726609B1 (ko) * 2004-12-22 2007-06-11 동부일렉트로닉스 주식회사 마스크 및 그 제조 방법

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW453139B (en) * 1998-07-13 2001-09-01 Siemens Ag Method to produce circuit-plates with coarse conductive patterns and at least one region with fine conductive patterns
JP2000114246A (ja) * 1998-08-07 2000-04-21 Ulvac Seimaku Kk ドライエッチング方法および装置、フォトマスクおよびその作製方法、ならびに半導体回路およびその製作方法
JP2000138201A (ja) * 1998-10-29 2000-05-16 Ulvac Seimaku Kk ハーフトーン位相シフト膜のドライエッチング方法および装置、ハーフトーン位相シフトフォトマスクおよびその作製方法、ならびに半導体回路およびその製作方法
JP2002026456A (ja) * 2000-06-30 2002-01-25 Toshiba Corp 半導体装置、半導体レーザ及びその製造方法並びにエッチング方法
KR100699803B1 (ko) * 2001-05-28 2007-03-27 삼성전자주식회사 쉐도우 패턴을 갖는 포토 마스크
WO2003021659A1 (en) * 2001-09-04 2003-03-13 Applied Materials, Inc. Methods and apparatus for etching metal layers on substrates
KR100472030B1 (ko) * 2002-05-15 2005-03-08 동부아남반도체 주식회사 플라즈마 발광 강도 측정을 이용한 반도체 소자의제조방법 및 이 방법을 이용한 플라즈마 처리 장치
US6960413B2 (en) * 2003-03-21 2005-11-01 Applied Materials, Inc. Multi-step process for etching photomasks
US7077973B2 (en) * 2003-04-18 2006-07-18 Applied Materials, Inc. Methods for substrate orientation
US7521000B2 (en) * 2003-08-28 2009-04-21 Applied Materials, Inc. Process for etching photomasks
JP4229857B2 (ja) * 2004-02-26 2009-02-25 株式会社ルネサステクノロジ 半導体装置の製造方法
WO2006006540A1 (ja) * 2004-07-09 2006-01-19 Hoya Corporation フォトマスクブランク及びフォトマスクの製造方法、並びに半導体装置の製造方法
US7879510B2 (en) 2005-01-08 2011-02-01 Applied Materials, Inc. Method for quartz photomask plasma etching
US8293430B2 (en) * 2005-01-27 2012-10-23 Applied Materials, Inc. Method for etching a molybdenum layer suitable for photomask fabrication
US7829243B2 (en) 2005-01-27 2010-11-09 Applied Materials, Inc. Method for plasma etching a chromium layer suitable for photomask fabrication
US7790334B2 (en) * 2005-01-27 2010-09-07 Applied Materials, Inc. Method for photomask plasma etching using a protected mask
US7955515B2 (en) * 2005-07-11 2011-06-07 Sandisk 3D Llc Method of plasma etching transition metal oxides
US7601419B2 (en) * 2005-12-19 2009-10-13 Samsung Electro-Mechanics Co., Ltd. Printed circuit board and method of manufacturing the same
US7763396B2 (en) * 2006-02-16 2010-07-27 Oracle America, Inc. Method and apparatus for fabricating semiconductor chips using varying areas of precision
KR100797692B1 (ko) * 2006-06-20 2008-01-23 삼성전기주식회사 인쇄회로기판 및 그 제조방법
KR100770792B1 (ko) * 2006-07-31 2007-10-26 세메스 주식회사 에칭부와 세정부를 겸비한 건식 에쳐
KR100944846B1 (ko) * 2006-10-30 2010-03-04 어플라이드 머티어리얼스, 인코포레이티드 마스크 에칭 프로세스
US7786019B2 (en) * 2006-12-18 2010-08-31 Applied Materials, Inc. Multi-step photomask etching with chlorine for uniformity control
US8282844B2 (en) * 2007-08-01 2012-10-09 Tokyo Electron Limited Method for etching metal nitride with high selectivity to other materials
DE112009002348T5 (de) * 2008-09-30 2012-01-19 Hoya Corporation Fotomaskenrohling, Fotomaske, Verfahren zu deren Herstellung und Verfahren zur Herstellung eines Halbleiterbauelements
EP2209048B1 (en) * 2009-01-15 2013-09-04 Shin-Etsu Chemical Co., Ltd. Method for manufacturing a photomask, and dry etching method
US9250514B2 (en) 2013-03-11 2016-02-02 Applied Materials, Inc. Apparatus and methods for fabricating a photomask substrate for EUV applications

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2874006A (en) * 1954-12-30 1959-02-17 Jerome J Sloyan Supports
JPS53112671A (en) * 1977-03-14 1978-10-02 Mitsubishi Electric Corp Forming method for pattern
DE2914284C2 (de) * 1979-04-09 1983-12-01 Eberhard Bruno 5650 Solingen Kotte Auf einem Maschinenbett längsgeführter Schlitten und/oder Reitstock einer Werkzeugmaschine
DE3272888D1 (en) * 1982-08-25 1986-10-02 Ibm Deutschland Reversal process for the production of chromium masks
DE3328800A1 (de) * 1983-08-10 1985-02-21 MAP Mikrofilm Apparatebau Dr. Poehler GmbH & Co KG, 6352 Ober-Mörlen Kreuzschlittenfuehrung, insbesondere fuer ein mikrofilm-lesegeraet
JPH07105378B2 (ja) * 1984-08-24 1995-11-13 富士通株式会社 クロム系膜のドライエツチング方法
US4925524A (en) * 1987-06-12 1990-05-15 Hewlett-Packard Company Method for forming tungsten structures in a semiconductor
JP2765065B2 (ja) 1989-06-30 1998-06-11 ソニー株式会社 クロム系膜のパターン形成方法
JPH0448715A (ja) * 1990-06-15 1992-02-18 Nec Corp 半導体装置の製造方法
JP2528737B2 (ja) * 1990-11-01 1996-08-28 三菱電機株式会社 半導体記憶装置およびその製造方法
JP3348305B2 (ja) * 1993-01-30 2002-11-20 ソニー株式会社 クロム系材料のパターン形成方法
JPH06237996A (ja) 1993-02-17 1994-08-30 Toyobo Co Ltd 血液浄化吸着材
TW249313B (ko) * 1993-03-06 1995-06-11 Tokyo Electron Co
JP3355444B2 (ja) 1993-06-02 2002-12-09 三菱電機株式会社 フォトマスクのドライエッチング方法
JPH0770772A (ja) * 1993-07-05 1995-03-14 Nikon Corp 金属及び金属化合物微細加工用のエッチングガス並びに微細加工方法
US5354417A (en) * 1993-10-13 1994-10-11 Applied Materials, Inc. Etching MoSi2 using SF6, HBr and O2
US5554249A (en) * 1994-02-28 1996-09-10 Tokyo Electron Limited Magnetron plasma processing system
JPH0845907A (ja) * 1994-07-29 1996-02-16 Toshiba Corp 半導体装置のプラズマ処理方法
EP0731501A1 (en) * 1995-03-08 1996-09-11 International Business Machines Corporation Method for plasma etching an oxide/polycide structure
JPH0945878A (ja) * 1995-07-31 1997-02-14 Nec Corp 半導体装置およびその製造方法
JPH09263974A (ja) * 1996-03-29 1997-10-07 Sanyo Electric Co Ltd Cr膜のエッチング方法
US5843847A (en) * 1996-04-29 1998-12-01 Applied Materials, Inc. Method for etching dielectric layers with high selectivity and low microloading
US5814563A (en) * 1996-04-29 1998-09-29 Applied Materials, Inc. Method for etching dielectric using fluorohydrocarbon gas, NH3 -generating gas, and carbon-oxygen gas
JP4007522B2 (ja) * 1996-07-05 2007-11-14 ペグレ・セミコンダクターズ・リミテッド・ライアビリティ・カンパニー 半導体装置及びその製造方法
JP3491470B2 (ja) * 1996-11-13 2004-01-26 セイコーエプソン株式会社 ドライエッチング方法及び液晶表示装置の製造方法
JPH1154481A (ja) * 1997-08-01 1999-02-26 Matsushita Electron Corp ドライエッチング方法及びドライエッチング装置
JP2000114246A (ja) * 1998-08-07 2000-04-21 Ulvac Seimaku Kk ドライエッチング方法および装置、フォトマスクおよびその作製方法、ならびに半導体回路およびその製作方法
EP1013457B1 (en) * 1998-10-29 2003-02-05 Hewlett-Packard Company, A Delaware Corporation Printer carriage bushing
DE20106914U1 (de) * 2001-04-20 2002-08-29 Igus Gmbh Linearführung
NL1019340C2 (nl) * 2001-11-09 2003-05-12 Cargo Floor B V Geleider voor heen en weer beweegbare planken.

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004107418A1 (en) * 2003-05-30 2004-12-09 Psk, Inc. Method for removing photoresist in semiconductor manufacturing process
KR100726609B1 (ko) * 2004-12-22 2007-06-11 동부일렉트로닉스 주식회사 마스크 및 그 제조 방법

Also Published As

Publication number Publication date
US20020139476A1 (en) 2002-10-03
JP2000114246A (ja) 2000-04-21
US20020155723A1 (en) 2002-10-24
US6881991B2 (en) 2005-04-19
US20020136967A1 (en) 2002-09-26
KR100620293B1 (ko) 2006-09-07
US6844117B2 (en) 2005-01-18
EP0978870A3 (en) 2000-05-24
EP0978870A2 (en) 2000-02-09
US6391791B1 (en) 2002-05-21
TW393591B (en) 2000-06-11

Similar Documents

Publication Publication Date Title
KR100620293B1 (ko) 건식 에칭 방법 및 장치, 포토마스크 및 그 제조방법, 반도체 회로 및 그 제조방법
US7063922B2 (en) Method and apparatus for dry-etching half-tone phase-shift films, half-tone phase-shift photomasks and method for the preparation thereof, and semiconductor circuits and method for the fabrication thereof
US7838180B2 (en) Mask blank, method of manufacturing an exposure mask, and method of manufacturing an imprint template
KR102234301B1 (ko) 포토마스크 블랭크, 포토마스크 블랭크의 제조 방법, 및 그들을 사용한 포토마스크의 제조 방법, 및 표시 장치의 제조 방법
US20050019674A1 (en) Photomask producing method and photomask blank
US8309277B2 (en) Photomask making method
WO2004070472A1 (ja) フォトマスクブランク及びフォトマスク、並びにフォトマスクを用いたパターン転写方法
KR100546365B1 (ko) 블랭크 포토마스크 및 이를 사용한 포토마스크의 제조방법
US4873163A (en) Photomask material
KR101900548B1 (ko) 하프톤 위상 시프트형 포토마스크 블랭크의 제조 방법
JP2009080421A (ja) マスクブランク、及びインプリント用モールドの製造方法
EP2594993B1 (en) Evaluation of etch mask film
EP2594992A2 (en) Evaluation of etching conditions for pattern-forming film
US8920666B2 (en) Etching method and photomask blank processing method
JPS6251461B2 (ko)
JPH06308713A (ja) 位相シフトフォトマスク及び位相シフトフォトマスク用ブランクス
JP2022171560A (ja) フォトマスクブランク及びそれを用いたフォトマスク
JPS6251460B2 (ko)
JP2000003029A (ja) フォトマスク及びフォトマスクの製造方法
JP2002023341A (ja) 位相シフト型フォトマスクブランクス及び位相シフト型フォトマスク
JP2012018344A (ja) ドライエッチング方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110720

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20120802

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee