KR20000015723U - 저온 소성 기판 패키지 구조 - Google Patents

저온 소성 기판 패키지 구조 Download PDF

Info

Publication number
KR20000015723U
KR20000015723U KR2019990000345U KR19990000345U KR20000015723U KR 20000015723 U KR20000015723 U KR 20000015723U KR 2019990000345 U KR2019990000345 U KR 2019990000345U KR 19990000345 U KR19990000345 U KR 19990000345U KR 20000015723 U KR20000015723 U KR 20000015723U
Authority
KR
South Korea
Prior art keywords
bent portions
ceramic substrate
low temperature
package structure
metal base
Prior art date
Application number
KR2019990000345U
Other languages
English (en)
Other versions
KR200341729Y1 (ko
Inventor
윤복룡
윤여조
Original Assignee
전주범
대우전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 전주범, 대우전자 주식회사 filed Critical 전주범
Priority to KR20-1999-0000345U priority Critical patent/KR200341729Y1/ko
Publication of KR20000015723U publication Critical patent/KR20000015723U/ko
Application granted granted Critical
Publication of KR200341729Y1 publication Critical patent/KR200341729Y1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Ceramic Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

본 고안은 저온 소성 기판 패키지 구조에 관한 것으로, 핀간 전기적인 쇼트를 방지할 수 있는 저온 소성 기판 패키지 구조를 제공하는데 그 목적이 있다. 상기 저온 소성 기판 패키지 구조에 있어서, 금속상 저온 소성 세라믹 기판은 상기 금속 베이스 및 상기 금속 베이스 상에 적층된 다층 세라믹 기판를 갖는다. 제1 및 제2 폴리이미드 테이프들은 상기 금속상 저온 소성 세라믹 기판의 금속 베이스 및 다층 세라믹 기판의 표면에 접착되는 일면을 각각 갖는다. 리드는 상기 제1 및 제2 폴리이미드 테이프들의 타면들에 각각 연결되는 일단을 갖고 브이 형상을 가지며 일체형으로 형성되는 제1 및 제2 절곡부들 및 상기 제1 및 제2 절곡부들의 접점에 상기 제1 및 제2 절곡부들과 일체로 연결되는 바아를 구비한다. 제1 및 제2 비스페놀 에폭시 층들은 상기 제1 및 제2 폴리이미드 테이프들과 제1 및 제2 절곡부들이 각각 연결되는 영역에서 상기 제1 및 제 2 절곡부들 상에 형성된다. 본 고안에 의하면, 금속면에 폴리이미드 테이프를 접착시켜 핀간 쇼트 문제를 개선하고 비스페놀 에폭시를 사용하여 각 핀간에 발생하는 크로스 토크를 최소화하였으며 기계적 강도를 증가시킨다.

Description

저온 소성 기판 패키지 구조{LTCC-M SUBSTRATE PACKAGE STRUCTURE}
본 고안은 패키지 구조에 관한 것으로, 특히, 핀간 전기적인 쇼트를 방지할 수 있는 저온 소성 기판 패키지 구조에 관한 것이다.
갈수록 반도체 칩의 고 집적화, 메모리 용량의 증가, 신호 처리 속도의 증가, 소비 전력의 증가, 다기능화 및 고밀도 실장에 대한 요구가 가속화됨에 따라 반도체 패키지의 중요성은 점점 더 커지고 있다. 뿐만 아니라, 반도체 칩의 입출력 단자의 수가 증가하고 그에 따라 인쇄 회로 기판과 같은 외부 회로와의 접속을 위한 리드의 수도 증가하기 때문에 리드간의 피치도 더욱 좁아지고 있다.
한편, 인쇄 회로 기판에 반도체 패키지를 실장하는 기술의 변화에 따라 반도체 패키지 또한 종래의 삽입형 패키지로부터 최근에는 표면 실장형 패키지로 그 주류가 옮겨 가고 있다. 삽입형 패키지 중의 하나가 듀얼 인 라인 패키지(dual in-line package; DIP)으로서, 패키지 몸체 밖으로 돌출한 외부 리드가 인쇄 회로 기판의 관통 구멍에 삽입되어 실장된다. 이와는 달리, 표면 실장형 패키지는 외부 리드가 인쇄 회로 기판의 랜드 패드 상에 접합됨으로써 실장된다. 이와 같은 표면 실장형 패키지에는 SOP(small out-line package), SOJ(small out-line J-bend package), QEP(quad flat package)등이 있다. 또한 표면 실장형 패키지는 외부 리드의 형상에 따라 갈매기 날개형 또는 J-bend 리드형으로 구분되기도 한다.
종래에는 알루미나 기판 또는 인쇄 회로 기판의 삽입형 클립 리드 프레임이 사용된다. 종전 리드를 금속상 저온 동시 소성 세라믹 기판(low temperature cofired ceramic on metal; LTCC-M)에 적용할 경우, 리드와 금속간 접속으로 인하여 전기적 쇼크가 발생한다. 각각의 핀이 독립된 기능을 구현할 수 없으며 핀간에 노이즈가 발생한다. 솔더 납조 디핑시 솔더 브리지 발생에 의한 만성적 불량이 발생한다. 전 공정의 LTCC-M 기판 다이싱 공정에서 버어(burr)가 발생한다.
이에 본 고안은 이와같은 종래의 문제점을 해결하기 위한 것으로, 핀간 전기적인 쇼트를 방지할 수 있는 저온 소성 기판 패키지 구조를 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위하여, 본 고안은 금속 베이스 및 상기 금속 베이스 상에 적층된 다층 세라믹 기판를 갖는 금속상 저온 소성 세라믹 기판; 상기 금속상 저온 소성 세라믹 기판의 금속 베이스 및 다층 세라믹 기판의 표면에 접착되는 일면을 각각 갖는 제1 및 제2 폴리이미드 테이프들; 상기 제1 및 제2 폴리이미드 테이프들의 타면들에 각각 연결되는 일단을 갖고 브이 형상을 가지며 일체형으로 형성되는 제1 및 제2 절곡부들 및 상기 제1 및 제2 절곡부들의 접점에 상기 제1 및 제2 절곡부들과 일체로 연결되는 바아를 구비한 리드; 및 상기 제1 및 제2 폴리이미드 테이프들과 제1 및 제2 절곡부들이 각각 연결되는 영역에서 상기 제1 및 제 2 절곡부들 상에 형성된 제1 및 제2 비스페놀 에폭시 층들을 포함하는 것을 특징으로 하는 저온 소성 기판 패키지 구조를 제공한다.
도 1은 본 고안의 바람직한 실시예에 따른 저온 소성 기판 패키지 구조를 나타낸 단면도이다.
〈도면의 주요 부분에 대한 부호의 설명〉
102 : 금속상 저온 소성 세라믹 기판 104,106 : 폴리이미드 테이프
108 : 리드 110,112 : 비스페놀 에폭시 층
102a : 금속 베이스 102b : 다층 세라믹 기판
108a, 108b: 절곡부
이하, 본 고안의 바람직한 실시예를 첨부된 도면을 참고로 하여 상세히 설명하면 다음과 같다.
도 1에는 본 고안의 바람직한 실시예에 따른 저온 소성 기판 패키지 구조가 도시되어 있다. 상기 저온 소성 기판 패키지 구조는 금속상 저온 소성 세라믹 기판(low temperature cofired ceramic substrate on metal; LTCC-M, 102), 제1 폴리이미드 테이프(104) 및 제2 폴리이미드 테이프(106), 리드(108), 제1 비스페놀 에폭시 층(110), 및 제2 비스페놀 에폭시 층(112)을 포함한다.
LTCC-M(102)은 금속 베이스(102a) 및 상기 금속 베이스(102a) 상에 적층된 다층 세라믹 기판(102b)을 갖는다. 상기 금속 베이스(102a)의 재료의 예에는 코바아(Kovar), 인바아(Invar), Cu, Ni, Al, 스테인레스강, 또는 저탄소강이 있다. 상기 다층 세라믹 기판(102b) 조성물은 ZnO-MgO-B2O-SiO2-Al2O2로 이루어진 결정화 유리; CaO-Al2O2-ZnO-B2O로 이루어진 부분 결정화 유리; 충전제; 착색제; 및 결합제를 포함한다. 상기 금속 베이스(102a) 및 다층 세라믹 기판(102b)은 모두 0.5mm 두께를 갖는다.
제1 및 제2 폴리이미드 테이프들(104 및 106)은 각각 금속상 저온 소성 세라믹 기판(102)의 금속 베이스(102a) 및 다층 세라믹 기판(102b)의 표면에 접착되는 일면을 갖는다. 상기 폴리이미드 테이프들(104 및 106)은 금속 쇼트를 방지하는 역할을 한다. 상기 폴리이미드 테이프들(104 및 106)의 두께는 200㎛로 조절된다.
리드(108)는 제1 절곡부(108a), 제2 절곡부(108b), 및 바아(108c)를 포함한다. 제1 및 제2 절곡부들(108a 및 108b)은 상기 제1 및 제2 폴리이미드 테이프들(104 및 106)의 타면들에 각각 연결되는 일단을 갖고 브이 형상을 가지며 일체형으로 형성된다. 바아(108c)는 상기 제1 및 제2 절곡부들(108a 및 108b)의 접점에 상기 제1 및 제2 절곡부들(108a 및 108b)과 일체로 연결된다. 리드(108)의 재료는 C1220 구리 합금이고 1/2 경도로 조절된다.
제1 및 제2 비스페놀 에폭시 층들(110 및 112)은 상기 제1 및 제2 폴리이미드 테이프들(104 및 106)과 제1 및 제2 절곡부들(108a 및 108b)이 각각 연결되는 영역에서 상기 제1 및 제 2 절곡부들(108a 및 108b) 상에 형성된다.
상기 저온 소성 기판 패키지 구조를 솔더 납조에 디핑하면 변형되지 않으며 210℃ 온도에서 제2차 축합 반응에 의한 경화 반응이 형성되어 상기 상기 폴리이미드 테이프들(104 및 106)의 강도를 증가시킨다.
상기한 바와 같이, 본 고안에 의하면, 금속면에 폴리이미드 테이프를 접착시켜 핀간 쇼트 문제를 개선하고 비스페놀 에폭시를 사용하여 각 핀간에 발생하는 크로스 토크를 최소화하였으며 기계적 강도를 증가시킨다.
본 발명은 이상과 같이 기재된 실시예에 대하여만 상세히 설명되었지만, 본 발명의 사상과 범위 내에서 변경이나 변형할 수 있음은 본 발명이 속하는 분야의 당업자에게는 명백한 것이며, 이러한 변경이나 변형은 첨부된 특허청구범위에 의하여 제한되어져야 한다.

Claims (1)

  1. 금속 베이스 및 상기 금속 베이스 상에 적층된 다층 세라믹 기판를 갖는 금속상 저온 소성 세라믹 기판; 상기 금속상 저온 소성 세라믹 기판의 금속 베이스 및 다층 세라믹 기판의 표면에 접착되는 일면을 각각 갖는 제1 및 제2 폴리이미드 테이프들; 상기 제1 및 제2 폴리이미드 테이프들의 타면들에 각각 연결되는 일단을 갖고 브이 형상을 가지며 일체형으로 형성되는 제1 및 제2 절곡부들 및 상기 제1 및 제2 절곡부들의 접점에 상기 제1 및 제2 절곡부들과 일체로 연결되는 바아를 구비한 리드; 및 상기 제1 및 제2 폴리이미드 테이프들과 제1 및 제2 절곡부들이 각각 연결되는 영역에서 상기 제1 및 제 2 절곡부들 상에 형성된 제1 및 제2 비스페놀 에폭시 층들을 포함하는 것을 특징으로 하는 저온 소성 기판 패키지 구조.
KR20-1999-0000345U 1999-01-15 1999-01-15 저온 소성 기판 패키지 구조 KR200341729Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR20-1999-0000345U KR200341729Y1 (ko) 1999-01-15 1999-01-15 저온 소성 기판 패키지 구조

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20-1999-0000345U KR200341729Y1 (ko) 1999-01-15 1999-01-15 저온 소성 기판 패키지 구조

Publications (2)

Publication Number Publication Date
KR20000015723U true KR20000015723U (ko) 2000-08-05
KR200341729Y1 KR200341729Y1 (ko) 2004-02-11

Family

ID=49424632

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20-1999-0000345U KR200341729Y1 (ko) 1999-01-15 1999-01-15 저온 소성 기판 패키지 구조

Country Status (1)

Country Link
KR (1) KR200341729Y1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030005862A (ko) * 2001-07-10 2003-01-23 주식회사 아이엠텍 저온소성 세라믹 기판 패키지 및 그 제조 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030005862A (ko) * 2001-07-10 2003-01-23 주식회사 아이엠텍 저온소성 세라믹 기판 패키지 및 그 제조 방법

Also Published As

Publication number Publication date
KR200341729Y1 (ko) 2004-02-11

Similar Documents

Publication Publication Date Title
KR100285117B1 (ko) 반도체 장치 및 그 제조방법
KR100426825B1 (ko) 반도체 장치
KR100372587B1 (ko) 반도체 장치
KR20020031050A (ko) 반도체 장치 및 그 제조 방법
KR100248035B1 (ko) 반도체 패키지
KR20040083192A (ko) 솔더 볼 패키지
KR200341729Y1 (ko) 저온 소성 기판 패키지 구조
KR100434201B1 (ko) 반도체 패키지 및 그 제조 방법
KR200341728Y1 (ko) 고주파수용 저온 소성 기판 패키지 구조
JPH01232753A (ja) 半導体装置
JP2652222B2 (ja) 電子部品搭載用基板
JPH0536275Y2 (ko)
KR100192845B1 (ko) 기판상에 전극 패턴을 형성하는 방법과 그를 이용한 모듈 패키지
JP2614495B2 (ja) 電子部品搭載用基板
KR200159861Y1 (ko) 반도체 패키지
KR20030005862A (ko) 저온소성 세라믹 기판 패키지 및 그 제조 방법
JPH0745780A (ja) 半導体装置用クワッドフラットパッケージ
JP3215851B2 (ja) 樹脂封止型半導体装置およびその製造法
KR20030005565A (ko) 반도체 패키지용 인쇄회로기판의 제조방법
JPH02121358A (ja) 電子部品搭載用基板
JPH0595023A (ja) 半導体集積回路封止装置用リードフレーム
KR19980043246A (ko) 패터닝된 리드 프레임을 이용한 볼 그리드 어레이 패키지
KR20030032152A (ko) 패키지용 인쇄회로기판
KR19990058939A (ko) 적층형 반도체 패키지 및 그의 어셈블리 방법
JP2001274276A (ja) 放熱型ｂｇａパッケージ及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20120127

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20130204

Year of fee payment: 10