KR200341728Y1

KR200341728Y1 - 고주파수용 저온 소성 기판 패키지 구조

Info

Publication number: KR200341728Y1
Application number: KR20-1999-0000346U
Authority: KR
Inventors: 윤복룡
Original assignee: 오리온전기 주식회사
Priority date: 1999-01-15
Filing date: 1999-01-15
Publication date: 2004-02-11
Also published as: KR20000015724U

Abstract

본 고안은 고주파수용 저온 소성 기판 패키지 구조에 관한 것으로, 절연 페이스트를 사용하여 핀간 쇼트 발생을 방지하고 솔더 볼을 이용하여 리드의 라인 저항을 최소화할 수 있는 고주파수용 저온 소성 기판 패키지 구조를 제공하는데 그 목적이 있다. 고주파수용 저온 소성 기판 패키지 구조에 있어서, 금속상 저온 소성 세라믹 기판은 금속 베이스 및 다층 세라믹 기판을 갖는다. 제1 및 제2 절연 페이스트층들은 금속상 저온 소성 세라믹 기판의 금속 베이스 및 다층 세라믹 기판의 표면에 접착되는 일면을 각각 갖는다. 도체는 제1 절연 페이스트층의 하부에 형성된다. 제1 및 제2 솔더부는 도체의 하부 및 제2 절연 페이스트층의 상부에 각각 형성된다. 리드는 바아, 제1 수평부, 제1 수직부, 제2 수평부, 제2 수직부, 및 제3 수평부를 갖는다. 솔더 볼은 리드의 제1 수평부와 제1 수직부 사이에 형성되어 제1 수평부와 제2 수평부를 전기적으로 연결한다. 본 고안에 의하면, 금속 베이스 및 세라믹 기판 양면에 절연 페이스트를 접착시켜 핀간 쇼트 문제를 개선하고 리드의 제1 및 제2 수평부 상이에 솔더 볼을 사용하여 리드의 라인 저항을 최소화시킨다.

Description

고주파수용 저온 소성 기판 패키지 구조{LTCC-M SUBSTRATE PACKAGE STRUCTURE FOR RADIO FREQUENCY}

본 고안은 패키지 구조에 관한 것으로, 특히, 솔더 볼을 이용하여 리드의 라인 저항을 최소화한 고주파수용 저온 소성 기판 패키지 구조에 관한 것이다.

갈수록 반도체 칩의 고 집적화, 메모리 용량의 증가, 신호 처리 속도의 증가, 소비 전력의 증가, 다기능화 및 고밀도 실장에 대한 요구가 가속화됨에 따라 반도체 패키지의 중요성은 점점 더 커지고 있다. 뿐만 아니라, 반도체 칩의 입출력 단자의 수가 증가하고 그에 따라 인쇄 회로 기판과 같은 외부 회로와의 접속을 위한 리드의 수도 증가하기 때문에 리드간의 피치도 더욱 좁아지고 있다.

한편, 인쇄 회로 기판에 반도체 패키지를 실장하는 기술의 변화에 따라 반도체 패키지 또한 종래의 삽입형 패키지로부터 최근에는 표면 실장형 패키지로 그 주류가 옮겨 가고 있다. 삽입형 패키지 중의 하나가 듀얼 인 라인 패키지(dual in-line package; DIP)으로서, 패키지 몸체 밖으로 돌출한 외부 리드가 인쇄 회로 기판의 관통 구멍에 삽입되어 실장된다. 이와는 달리, 표면 실장형 패키지는 외부 리드가 인쇄 회로 기판의 랜드 패드 상에 접합됨으로써 실장된다. 이와 같은 표면 실장형 패키지에는 SOP(small out-line package), SOJ(small out-line J-bend package), QEP(quad flat package)등이 있다. 또한 표면 실장형 패키지는 외부 리드의 형상에 따라 갈매기 날개형 또는 J-bend 리드형으로 구분되기도 한다.

종래에는 알루미나 기판 또는 인쇄 회로 기판의 삽입형 클립 리드 프레임이 사용된다. 종전 리드를 금속상 저온 동시 소성 세라믹 기판(low temperature cofired ceramic on metal; LTCC-M)에 적용할 경우, 리드와 금속간 접속으로 인하여 전기적 쇼크가 발생한다. 각각의 핀이 독립된 기능을 구현할 수 없으며 핀간에 노이즈가 발생한다. 솔더 납조 디핑시 솔더 브리지 발생에 의한 만성적 불량이 발생한다. 전 공정의 LTCC-M 기판 다이싱 공정에서 버어(burr)가 발생한다.

이에 본 고안은 이와같은 종래의 문제점을 해결하기 위한 것으로, 절연 페이스트를 사용하여 핀간 쇼트 발생을 방지하고 솔더 볼을 이용하여 리드의 라인 저항을 최소화할 수 있는 고주파수용 저온 소성 기판 패키지 구조를 제공하는데 그 목적이 있다.

상기 목적을 달성하기 위하여, 본 고안은 금속 베이스 및 상기 금속 베이스 상에 적층된 다층 세라믹 기판을 갖는 금속상 저온 소성 세라믹 기판; 상기 금속상 저온 소성 세라믹 기판의 금속 베이스 및 다층 세라믹 기판의 표면에 각각 접착되는 일면을 각각 갖는 제1 및 제2 절연 페이스트층들; 상기 제1 절연 페이스트층의 하부에 형성되는 도체; 상기 도체의 하부 및 제2 절연 페이스트층의 상부에 각각 형성된 제1 및 제2 솔더부; 리드 바아, 상기 리드 바아와 일체로 형성된 제1 수평부, 일단이 상기 제1 수평부의 일단에 연결되는 제1 수직부, 일단이 상기 제1 수직부의 타단에 연결되고 하부가 상기 제2 솔더부에 접촉되는 제2 수평부, 일단이 상기 제2 수평부의 타단에 연결되는 제2 수직부, 및 일단이 상기 제2 수직부의 타단에 연결되고 상부가 상기 제2 솔더부에 접촉되는 제3 수평부를 갖고, 상기 제1 수평부, 제1 수직부, 및 제2 수평부 사이에 벤딩 내곡부를 형성하는 리드; 및 상기 리드의 제1 수평부와 제1 수직부 사이에 형성되어 상기 제1 수평부와 제2 수평부를 전기적으로 연결하기 위한 솔더 볼을 포함하는 것을 특징으로 하는 고주파수용 저온 소성 기판 패키지 구조를 제공한다.

도 1은 본 고안의 바람직한 실시예에 따른 고주파수용 저온 소성 기판 패키지 구조를 나타낸 단면도이다.

〈도면의 주요 부분에 대한 부호의 설명〉

102 : 금속상 저온 소성 세라믹 기판 104,106 : 절연 페이스트층

108 : 도체 110,112: 솔더부

114 : 리드 116 : 솔더 볼

102a : 금속 베이스 102b: 다층 세라믹 기판

114a: 리드 바아 114b, 114d, 114f: 수평부

114c, 114e: 수직부

이하, 본 고안의 바람직한 실시예를 첨부된 도면을 참고로 하여 상세히 설명하면 다음과 같다. 도 1에는 본 고안의 바람직한 실시예에 따른 고주파수용 저온 소성 기판 패키지 구조가 도시되어 있다.

상기 고주파수용 저온 소성 기판 패키지 구조는 금속상 저온 소성 세라믹 기판(low temperature cofired ceramic on metal; LTCC-M, 102), 제1 절연 페이스트층(104), 제2 절연 페이스트층(106), 도체(108), 제1 솔더부(110), 제2 솔더부(112), 리드(114), 및 솔더 볼(116)을 포함한다.

LTCC-M(102)은 금속 베이스(102a) 및 상기 금속 베이스(102a) 상에 적층된 다층 세라믹 기판(102b)을 갖는다. 상기 금속 베이스(102a)의 재료의 예에는 코바아(Kovar), 인바아(Invar), Cu, Ni, Al, 스테인레스강, 또는 저탄소강이 있다. 상기 다층 세라믹 기판(102b) 조성물은 ZnO-MgO-B₂O-SiO₂-Al₂O₂로 이루어진 결정화 유리; CaO-Al₂O₂-ZnO-B₂O로 이루어진 부분 결정화 유리; 충전제; 착색제; 및 결합제를 포함한다. 상기 금속 베이스(102a) 및 다층 세라믹 기판(102b)은 모두 0.5mm 두께를 갖는다.

제1 및 제2 절연 페이스트층들(104 및 106)은 금속상 저온 소성 세라믹 기판(102)의 금속 베이스(102a) 및 다층 세라믹 기판(102b)의 표면에 각각 접착되는 일면을 각각 갖는다. 상기 제1 및 제2 절연 페이스트층(104 및 106)은 금속 쇼트를 방지하는 역할을 한다.

도체(108)는 상기 제1 절연 페이스트층(104)의 하부에 형성된다.

제1 및 제2 솔더부들(110 및 112)은 각각 상기 도체(108)의 하부 및 제2 절연 페이스트층(104)의 상부에 형성된다.

리드(114)는 리드 바아(114a), 제1 수평부(114b), 제1 수직부(114c), 제2 수평부(114d), 제2 수직부(114e), 및 제3 수평부(114f)를 포함한다.

상기 제1 수평부(114b)는 상기 리드 바아(114a)와 일체로 형성된다. 제1 수직부(114c)는 일단이 상기 제1 수평부(114b)의 일단에 연결된다. 제2 수평부(114d)는 일단이 상기 제1 수직부(114c)의 타단에 연결되고 하부가 상기 제2 솔더부(112)에 접촉되는된다. 제2 수직부(114e)는 일단이 상기 제2 수평부(114d)의 타단에 연결된다. 제3 수평부(114f)는 일단이 상기 제2 수직부(114e)의 타단에 연결되고 상부가 상기 제1 솔더부(110)에 접촉된다. 상기 제1 수평부(114b), 제1 수직부(114c), 및 제2 수평부(114d) 사이에 벤딩 내곡부(114g)가 형성된다. 본 발명의 실시예에 의하면, 상기 리드(114)의 재료는 C1220 구리 합금이고 1/2 경도로 조절된다.

솔더 볼(116)은 상기 제1 수평부(114b)와 제1 수직부(114c) 사이에 형성되어 상기 제1 수평부(114b)와 제2 수평부(114d)를 전기적으로 연결한다. 솔더 볼(116)은 리드(114)의 라인 저항을 최소화하는 역할을 한다. 즉 리드(114)의 라인 저항0.1mΩ 이하의 저항으로 조절된다.

상기한 바와 같이, 본 고안에 의하면, 금속 베이스 및 세라믹 기판 양면에 절연 페이스트를 접착시켜 핀간 쇼트 문제를 개선하고 리드의 제1 및 제2 수평부상이에 솔더 볼을 사용하여 리드의 라인 저항을 최소화시킨다.

본 발명은 이상과 같이 기재된 실시예에 대하여만 상세히 설명되었지만, 본 발명의 사상과 범위 내에서 변경이나 변형할 수 있음은 본 발명이 속하는 분야의 당업자에게는 명백한 것이며, 이러한 변경이나 변형은 첨부된 특허청구범위에 의하여 제한되어져야 한다.

Claims

금속 베이스 및 상기 금속 베이스 상에 적층된 다층 세라믹 기판을 갖는 금속상 저온 소성 세라믹 기판; 상기 금속상 저온 소성 세라믹 기판의 금속 베이스 및 다층 세라믹 기판의 표면에 접착되는 일면을 각각 갖는 제1 및 제2 절연 페이스트층들; 상기 제1 절연 페이스트층의 하부에 형성되는 도체; 상기 도체의 하부 및 제2 절연 페이스트층의 상부에 각각 형성된 제1 및 제2 솔더부들; 리드 바아, 상기 리드 바아와 일체로 형성된 제1 수평부, 일단이 상기 제1 수평부의 일단에 연결되는 제1 수직부, 일단이 상기 제1 수직부의 타단에 연결되고 하부가 상기 제2 솔더부에 접촉되는 제2 수평부, 일단이 상기 제2 수평부의 타단에 연결되는 제2 수직부, 및 일단이 상기 제2 수직부의 타단에 연결되고 상부가 상기 제2 솔더부에 접촉되는 제3 수평부를 갖고, 상기 제1 수평부, 제1 수직부, 및 제2 수평부 사이에 벤딩 내곡부를 형성하는 리드; 및 상기 리드의 제1 수평부와 제1 수직부 사이에 형성되어 상기 제1 수평부와 제2 수평부를 전기적으로 연결하기 위한 솔더 볼을 포함하는 것을 특징으로 하는 고주파수용 저온 소성 기판 패키지 구조.