KR20000009560U - 반도체패키지의 가요성회로기판 구조 - Google Patents
반도체패키지의 가요성회로기판 구조 Download PDFInfo
- Publication number
- KR20000009560U KR20000009560U KR2019980021569U KR19980021569U KR20000009560U KR 20000009560 U KR20000009560 U KR 20000009560U KR 2019980021569 U KR2019980021569 U KR 2019980021569U KR 19980021569 U KR19980021569 U KR 19980021569U KR 20000009560 U KR20000009560 U KR 20000009560U
- Authority
- KR
- South Korea
- Prior art keywords
- circuit board
- semiconductor package
- flexible circuit
- metal
- metal trace
- Prior art date
Links
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
본 고안은 반도체패키지의 가요성회로기판 구조에 관한 것이다.
종래 반도체패키지의 가요성회로기판은 수지봉지부(3) 외곽의 수지필림(1) 상에 배열 인쇄되는 메탈트레이스(2)가 일정한 폭크기로 구성되어 있어 노칭시 그 절단충격으로 인하여 절단된 메탈트레이스(2)의 끝단이 들뜨거나 옆으로 밀려 인접하는 메탈트레이스(2) 간 소트를 유발시키는 등 제품신뢰도상에 커다란 문제점이 있었다.
이에, 본 고안에서는 상기와 같은 문제점이 싱귤레이션영역에 위치하는 메탈트레이스(2)의 폭을 일정 크기에 맞추어 일율적으로 형성하는데 기인한다는 점에 착안하여 새로운 메탈트레이스(2)의 구성을 갖는 가요성회로기판 구조를 고안하게 된 것으로써,
본 고안은 싱귤레이션영역에 해당하는 메탈트레이스의 폭을 상대적으로 줄여줌으로써 노칭작업으로 인한 메탈트레이스의 들뜸 및 밀림으로 인한 쇼트불량을 미연에 예방하여 반도체패키지의 성능을 향상할 수 있도록 한 것이다.
Description
본 고안은 반도체패키지에 대한 것으로, 더욱 상세하게는 BGA반도체패키지를 구성하는 가요성회로기판의 구조에 관한 것이다.
일반적으로, 반도체패키지는 그 내부에 반도체칩을 비롯한 고밀도의 회로를 내장하게 되는 관계로 외부환경(외력, 먼지, 습기, 전기적 열적 부하 등)으로부터 회로를 보호하고 반도체칩의 성능을 극대화하기 위하여 금속재질의 리드프레임이나 회로패턴이 실장된 플라스틱 스트립자재를 이용해 신호의 입출력단자를 형성하고 봉지수단(몰드컴파운드에 의한 성형화 또는 코팅화)으로 패키지성형한 납짝한 형태의 구조(표면실장형)를 취하게 된다.
한편, 근자 전자기기의 고성능화와 더불어 휴대용화가 진행됨에 따라 이러한 전자기기에 사용되는 반도체패키지 또한 고집적화, 초경량화, 소형화, 박형화되는 경향으로 이미 패키지의 양측(또는 사방)으로 리드를 형성한 반도체패키지 구조에서 패키지의 하면에 솔더볼(Solder Ball)을 형성한 BGA(Ball Grid Array) 반도체패키지가 출현하였으며,
그리고, 이어서 유연성의 가요성회로기판을 사용한 이른바 F-BGA 반도체패키지 및 마이크로 BGA반도체패키지가 출현하게 되었다.
한편, BGA반도체패키지는 금속으로 된 캐리어프레임에 접착테이프를 접착해서 그 위에 회로패턴이 인쇄된 가요성회로기판을 부착하여 상기 가요성회로기판의 취급이 용이하도록 소위 스트립자재를 구성한 다음, 상기 가요성회로기판에 반도체칩을 부착하고 골드와이어로 본딩한 후, 봉지제로 봉지성형해서 싱귤레이션공정을 거침으로써 낱개의 완성된 BGA반도체패키지가 만들어지는 것이다.
즉, 도1∼도1의 예시와 같이 봉지성형된 스트립자재에 부착되어 있는 수지필림(1)의 가장자리 부분에 정해진 싱귤레이션영역(4)을 커터기로 노칭(Notching)하여 메탈트레이스(2)를 포함한 수지필림(1)을 동시에 절단시킨 상태에서 봉지성형된 면을 밀게 되면 캐리어프레임으로부터 낱개의 BGA반도체패키지가 분리되는 것이다.
그러나, 가요성회로기판의 수지필림(1) 상에 배열 인쇄되는 메탈트레이스(2)의 폭크기가 일정한 크기로 구성되어 있어 그 절단강도가 상당히 강하여 커터기에 의한 노칭작업을 실시할 경우 그 절단충격으로 인하여 절단된 메탈트레이스(2)의 끝단이 들뜨거나 옆으로 밀려 인접하는 메탈트레이스(2) 간 소트를 유발시키킴으로써 반도체패키지의 신뢰성에 상당한 악영향을 끼쳐 왔었다. 특히 이러한 문제는 메탈트레이스(2) 간 간격이 좁을수록 또는 커터기의 날이 무딜수록 문제가 더욱 심하게 나타났다.
이에, 본 고안에서는 상기와 같은 문제점이 싱귤레이션영역에 위치하는 메탈트레이스(2)의 폭을 일정 크기에 맞추어 일율적으로 형성하는데 기인한다는 점에 착안하여 새로운 메탈트레이스(2)의 구성을 갖는 가요성회로기판 구조를 고안하게 된 것으로써,
본 고안의 목적은 싱귤레이션영역에 해당하는 메탈트레이스의 폭을 상대적으로 줄여줌으로써 노칭작업으로 인한 메탈트레이스의 들뜸 및 밀림으로 인한 쇼트불량을 미연에 예방하여 반도체패티지의 성능을 향상할 수 있도록 한 것이다.
도 1은 종래 BGA반도체패키지의 가요성회로기판 구성도
도 2는 도1의 "A" 부분확대도
도 3은 본 고안의 가요성회로기판 구성도
도 4는 도3의 "B" 부분확대도
(도면의 주요부분에 대한 부호의 설명)
1 : 수지필림 2 : 메탈트레이스
3 : 수지봉지부 4 : 싱귤레이션영역
5 : 메탈트레이스절단부
상기와 같은 목적을 달성하기 위한 본 고안의 가요성회로기판 구조는 다음과 같은 특징을 제공한다.
수지필림(1)의 안쪽으로는 수지봉지부(3)가 형성되고, 이 수지봉지부(3)의 외곽으로 일정 크기의 폭을 갖는 다수의 메탈트레이스(2)를 배열 인쇄하여서 이루어지는 반도체패키지의 가요성회로기판을 형성함에 있어서,
수지봉지부(3) 외곽에 배열 인쇄되는 메탈트레이스(2)의 폭크기에 비하여 싱귤레이션영역(4)에 해당하는 메탈트레이스절단부(5)를 상대적으로 좁게(가늘게) 구성하여 절단작업이 쉽게 이루어질 수 있도록 한 것이다.
따라서, 본 고안에 의하면 싱귤레이션영역(4)에 해당하는 메탈트레이스절단부(5)의 폭크기가 메탈트레이스(2)의 폭크기에 비하여 상대적으로 좁게 구성되어 있기 때문에 절단충격을 크게 약화시켜 줌으로써 노칭으로 인한 메탈트레이스(2)의 들뜸불량이나 밀림불량을 예방할 수 있어 궁극적으로 반도체패키지의 품질향상 및 신뢰성 제고의 효과를 얻게 되는 것이다.
(실시예)
이하, 본 고안을 첨부된 예시도면을 통해 보다 구체적으로 설명하면 다음과 같다.
도3∼도4는 본 고안에 있어서의 반도체패키지를 구성하는 가요성회로기판의 구조도를 나타낸 것이다.
도시한 바와 같이, 반도체패키지를 구성하는 본 고안의 가요성회로기판은 수지봉지부(3)의 외곽으로 다수의 메탈트레이스(2)를 배열 인쇄함에 있어서, 싱귤레이션영역(4)에 해당하는 부분인 메탈트레이스절단부(5)의 폭크기를 메탈트레이스(2)의 폭크기에 비하여 상대적으로 좁게(가늘게) 구성함으로써 노칭작업시 커터기에 의한 절단강도를 크게 약화시킬 수 있도록 한 것이다. 즉 통상 수지봉지부(3) 외곽의 수지필림(1) 상에 배열 인쇄되는 메탈트레이스(2)의 일반적인 폭크기는 25∼50㎛를 유지하게 되는데, 이 메탈트레이스(2) 중 싱귤레이션영역(4)의 메탈트레이스절단부(5)의 일반적인 폭크기를 25∼40㎛보다 더 가늘게 형성하여 절단충격을 약화시킬 수 있도록 한 것이다.
이와 같은 구성으로 이루어지는 본 고안은, 싱귤레이션영역(4)에 해당하는 메탈트레이스절단부(5)가 매우 가늘게 구성되어 있는 관계로 적은 힘에 의해서도 순간적으로 쉽게 절단이 되므로 노칭작업에 의한 커터기의 절단시에 있어서도 절단충격이 발생하지 않아 종래와 같은 메탈트레이스의 절단부가 들뜨고 옆으로 밀려 쇼트문제를 야기시키는 현상은 발생하지 않게 되는 것이다.
이와 같이, 본 고안에 의하면 싱귤레이션영역(4)에 해당하는 메탈트레이스절단부(5)의 폭크기가 메탈트레이스(2)의 폭크기에 비하여 상대적으로 좁게 구성되어 있기 때문에 절단충격을 크게 약화시켜 줌으로써 노칭으로 인한 메탈트레이스(2)의 들뜸불량이나 밀림불량을 예방할 수 있어 궁극적으로 반도체패키지의 품질향상 및 신뢰성 제고의 효과를 얻게 되는 것이다.
이상에서 설명한 것은 본 고안에 의한 반도체패키지의 가요성회로기판 구조를 설명하기 위한 하나의 실시예에 불과한 것이며, 본 고안은 상기한 실시예에 한정하지 않고 이하의 청구범위에서 청구하는 본 고안의 요지를 벗어남이 없이 당해 고안이 속하는 분야에서 통상의 지식을 가진자라면 누구든지 다양한 변경 실시가 가능할 것이다.
Claims (1)
- 수지필림(1)의 안쪽으로는 수지봉지부(3)가 형성되고, 이 수지봉지부(3)의 외곽으로 일정 크기의 폭을 갖는 다수의 메탈트레이스(2)를 배열 인쇄하여서 이루어지는 반도체패키지의 가요성회로기판을 형성함에 있어서,상기 수지봉지부(3) 외곽에 배열 인쇄되는 메탈트레이스(2)의 폭크기에 비하여 싱귤레이션영역(4)에 해당하는 메탈트레이스절단부(5)를 상대적으로 좁게(가늘게) 구성하여 절단충격이 약화되도록 함을 특징으로 하는 반도체패키지의 가요성회로기판 구조.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR2019980021569U KR20000009560U (ko) | 1998-11-06 | 1998-11-06 | 반도체패키지의 가요성회로기판 구조 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR2019980021569U KR20000009560U (ko) | 1998-11-06 | 1998-11-06 | 반도체패키지의 가요성회로기판 구조 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20000009560U true KR20000009560U (ko) | 2000-06-05 |
Family
ID=69517195
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR2019980021569U KR20000009560U (ko) | 1998-11-06 | 1998-11-06 | 반도체패키지의 가요성회로기판 구조 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR20000009560U (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100386209B1 (ko) * | 2001-06-28 | 2003-06-09 | 동부전자 주식회사 | 볼 그리드 어레이 패키지용 반도체 기판 |
-
1998
- 1998-11-06 KR KR2019980021569U patent/KR20000009560U/ko not_active Application Discontinuation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100386209B1 (ko) * | 2001-06-28 | 2003-06-09 | 동부전자 주식회사 | 볼 그리드 어레이 패키지용 반도체 기판 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6791166B1 (en) | Stackable lead frame package using exposed internal lead traces | |
US20070166884A1 (en) | Circuit board and package structure thereof | |
US7307352B2 (en) | Semiconductor package having changed substrate design using special wire bonding | |
EP3817033A2 (en) | Semiconductor package and fabrication method thereof | |
KR20000009560U (ko) | 반도체패키지의 가요성회로기판 구조 | |
US6772510B1 (en) | Mapable tape apply for LOC and BOC packages | |
KR100319400B1 (ko) | 반도체패키지및그제조방법 | |
KR200212345Y1 (ko) | 반도체패키지의 가요성회로기판 구조_ | |
KR100306231B1 (ko) | 반도체패키지의회로기판구조및회로기판을이용한접지방법 | |
KR100708046B1 (ko) | 반도체패키지용 섭스트레이트 | |
KR0178626B1 (ko) | 반도체 패키지의 제조방법 및 그 구조 | |
KR100370838B1 (ko) | Bga반도체패키지및그제조방법 | |
KR100710133B1 (ko) | 반도체 패키지용 인쇄회로기판 | |
KR980012334A (ko) | 적층형 반도체 칩 패키지와 그 제조방법 | |
KR100306230B1 (ko) | 반도체 패키지 구조 | |
KR100388291B1 (ko) | 반도체패키지 구조 | |
KR100280085B1 (ko) | 가요성회로기판 구조와 이를 이용한 반도체패키지 및 그제조방법 | |
KR100419950B1 (ko) | 가용성회로기판을이용한볼그리드어레이반도체패키지의제조방법 | |
KR100567045B1 (ko) | 반도체 패키지 | |
KR100308393B1 (ko) | 반도체패키지및그제조방법 | |
KR19990067768A (ko) | 반도체 장치 제조용 캐리어 | |
KR20010019260A (ko) | 접착제 범람 방지 댐이 형성된 인쇄회로기판 및 그를 이용한 파인 피치 볼 그리드 어레이 패키지 | |
KR100279765B1 (ko) | 반도체 패키지 | |
KR940003588B1 (ko) | 반도체 장치용 리드프레임 | |
KR20210123752A (ko) | 반도체 패키지용 리드프레임의 리드 구조 및 그 리드 가공 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
N231 | Notification of change of applicant | ||
E902 | Notification of reason for refusal | ||
E902 | Notification of reason for refusal | ||
E601 | Decision to refuse application |