KR20000009107A - 멀티 라이트 동작이 가능한 반도체 메모리장치 - Google Patents
멀티 라이트 동작이 가능한 반도체 메모리장치 Download PDFInfo
- Publication number
- KR20000009107A KR20000009107A KR1019980029301A KR19980029301A KR20000009107A KR 20000009107 A KR20000009107 A KR 20000009107A KR 1019980029301 A KR1019980029301 A KR 1019980029301A KR 19980029301 A KR19980029301 A KR 19980029301A KR 20000009107 A KR20000009107 A KR 20000009107A
- Authority
- KR
- South Korea
- Prior art keywords
- segment
- address
- data
- seg
- memory device
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
- G11C7/1096—Write circuits, e.g. I/O line write drivers
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/10—Decoders
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/1201—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising I/O circuitry
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/14—Implementation of control logic, e.g. test mode decoders
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
- G11C29/26—Accessing multiple arrays
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Abstract
본 발명의 반도체 메모리 장치는 스페셜 기능 신호와 라이트 커맨드 신호에 의하여 제어되는 세그먼트 선택 어드레스 디코더를 사용하여 메모리 셀 블록을 구성하는 세그먼트 전체를 동시에 구동시켜 멀티 라이트 동작을 수행하므로써 테스트 시의 동작 속도를 개선시킴(멀티 라이트 동작 수행)으로써 테스트에 소요되는 시간을 줄인다.
Description
본 발명은 멀티 라이트 동작이 가능한 반도체 메모리장치에 관한것이다.
일반적으로, 반도체 메모리 장치는 정방형의 이차원 행렬 형식을 갖는 메모리 셀 블록과, 그 셀 블록의 특정 셀을 선택하기 위한 로우 디코더 및 컬럼 디코더를 포함하며, 로우 디코더 및 컬럼 디코더에 인가되는 로우 어드레스와 컬럼 어드레스에 의하여 소정 메모리 셀이 선택되어 라이트 또는 리드 동작이 수행된다.
복수개의 세그먼트로 이루어진 셀 블록과 컬럼 디코더를 포함하는 반도체 메모리 장치의 일부분을 도시한 도 1 을 참조하여 라이트 동작에 대하여 보다 상세히 기술한다.
도 1 에 도시된 메모리 장치의 라이트 동작에 있어서, 전술한 바와같이 로우 어드레스에 의하여 워드라인이 선택된 후, 라이트 신호가 인가된다. 라이트 신호가 인가되면, 입력될 데이타는 데이타-인 버스를 통하여 라이트 드라이버에 인가된후 글로벌 데이타 버스 라인을 경유하여 로컬 데이타 버스 라인에 인가된다. 이때, 로컬 데이타 버스 라인은 각 세그먼트별로 구분되어 있다.
그 다음 컬럼 어드레스가 인가된다. 컬럼 어드레스는 Y-디코더에 의하여 디코딩되어 소정 컬럼 비트라인 Yi 가 선택된다. 그 다음, 세크먼트 선택 어드레스가 인가되어 복수개의 세크먼트중의 하나를 선택한다.
따라서, 선택된 세그먼트중에서 소정 컬럼 비트라인 Yi 에 의하여 선택된 메모리 셀내에 데이타가 라이트된다. 이 데이타는 로컬 데이타 버스 라인으로부터 인가된다.
도 2a 는 세그먼트 선택 어드레스를 발생시키는 종래의 세그먼트 선택 어드레스 디코더의 회로도이고. 도 2B 는 세그먼트 선택 어드레스의 동작 파형도를 예시적으로 도시하였다.
도시된 바와같이, 종래의 세그먼트 선택 어드레스 디코더는 외부로부터 세그먼트 어드레스 (seg_add<0>, seg_add<1>) 를 디코딩하여 특정 세그먼트를 선택하는 세그먼트 선택 어드레스를 발생시키게 된다.
이상에서 기술한 종래의 테스트시 라이트 동작은 세그먼트 선택 어드레스에 의하여 복수 세그먼트중의 하나가 선택되어 데이타가 라이트되었다. 따라서, 전체 세그먼트에 데이타를 라이트하기 위해서는 세그먼트 선택 어드레스를 순서대로 변화시켜 라이트할 수 밖에 없었다.
즉, 세그먼트 선택 어드레스 (seg<0>)에 의하여 세그먼트 0 가 선택되어 데이타가 라이트되고 난후, 세그먼트 선택 어드레스 (seg<1>)에 의하여 세그먼트 1 가 선택되어 데이타가 라이트되고, 세그먼트 선택 어드레스 (seg<2>)에 의하여 세그먼트 2 가 선택되어 데이타가 라이트되고, 세그먼트 선택 어드레스 (seg<3>)에 의하여 세그먼트 3 가 선택되어 데이타가 라이트되는 방식을 취하고 있다.
따라서, 전체 셀 블록에 대하여 테스트시 라이트 동작을 수행함에 있어서 많은 시간이 소요된다는 문제점이 있다.
따라서 본 발명의 목적은 라이트 동작시에 소요되는 시간을 줄임으로써 테스트 시간을 줄이고자 한다.
상기 목적을 위하여, 본 발명은 한번에 모든 세그먼트를 선택하여 라이트 동작을 수행하는 멀티 라이트 기능이 가능한 반도체 메모리 장치를 제공한다.
상기 본 발명의 목적을 달성하기 위하여 본 발명의 메모리 장치는 스페셜 기능 신호와 라이트 커맨드 신호를 조합하여 종래의 세그먼트 선택 어드레스 디코더를 제어하여 메모리 셀 블록의 전체 세그먼트를 동시에 선택하는 기능을 구비한다.
도 1 은 메모리 장치의 개략적인 블록도.
도 2a 는 종래의 세그먼트 선택 어드레스 디코더의 회로도.
도 2b 는 종래의 세그먼트 선택 어드레스 디코더의 출력 파형도.
도 3a 는 본 발명의 세그먼트 선택 어드레스 디코더의 회로도.
도 3b 는 본 발명의 세그먼트 선택 어드레스 디코더의 출력 파형도.
〈도면의 주요 부분에 대한 부호의 설명〉
seg_add<0>, seg_add<1> : 세그먼트 어드레스
seg<0>, seg<1>, seg<2>, seg<3> :세그먼트 선택 어드레스
상기 목적을 달성하기 위한 본 발명의 반도체 메모리 장치의 세그먼트 선택 어드레스 디코더 각각은 스페셜 기능 신호와 라이트 커맨드 신호의 조합 신호에 의하여 상기 각 세그먼트를 동시에 인에이블시켜 외부 데이타를 컬럼 디코더에 의하여 선택된 메모리 셀내로 멀티 라이트시킨다.
상기 스페셜 기능 신호는 메모리 장치에서 사용되는 특수 기능 신호로서, 복수개의 메모리 제어 신호에 의하여 정의된다.
이하 첨부된 도면을 참조하여 본 발명에 대한 상세한 설명을 하기로 한다.
도 3a 는 본 발명의 메모리 장치에 사용되는 새로운 형태의 세그먼트 선택 어드레스 디코더를 도시한다.
도시된 바와같이, 본 발명의 세그먼트 선택 어드레스 디코더는 세그먼트 어드레스 (seg_add<0>, seg_add<1>) 를 수신하여 디코딩한 세그먼트 선택 어드레스 (seg<0>, seg<1>, seg<2>, seg<3>) 를 출력한다. 또한, 세그먼트 선택 어드레스는 스페셜 기능 신호와 라이트 커맨드 신호의 조합 신호에 의하여 제어된다.
도 3b 는 본 발명 세그먼트 선택 어드레스 디코더의 동작 파형도의 일예를 도시한다.
도시된 바와같이, 스페셜 기능 신호와 라이트 커맨드 신호가 동시에 액티브 상태를 유지하면, 세그먼트 선택 어드레스 (seg<0>, seg<1>, seg<2>, seg<3>) 는 세그먼트 어드레스 (seg_add<0>, seg_add<1>) 의 상태와 무관하게 모두 액티브 상태로 되어 메모리 셀 블록을 구성하는 세그먼트를 모두 인에이블 시킨다.
따라서, 세그먼트 각각을 개별적으로 동작시켰던 종래의 경우보다 본 발명의 반도체 메모리 장치에서는 모든 세그먼트를 동시에 인에이블 시킴으로써 테스트 시간의 관점에서 종래보다 1/4 정도 줄이는 효과를 얻을 수 있다.
이상 상술한 바와 같이, 본 발명의 반도체 메모리 장치는 스페셜 기능 신호와 라이트 커맨드 신호에 의하여 제어되는 세그먼트 선택 어드레스 디코더를 사용하여 메모리 셀 블록을 구성하는 세그먼트 전체를 동시에 구동시켜 라이트 동작을 수행함 (멀티 라이트 동작 수행)으로써 테스트에 소요되는 시간을 줄일 수 있다.
Claims (2)
- 복수개의 세그먼트로 구성되는 메모리 셀 블록과, 상기 각 세그먼트의 소정 셀을 지정하기 위한 복수개의 컬럼 디코더와, 외부 데이타를 수신하여 상기 각 세그먼트에 라이트시키는 복수개의 라이트 드라이버와, 상기 각 세그먼트를 선택하기 위하여 세그먼트 어드레스를 수신 및 디코딩하여 세그먼트 선택 어드레스를 출력하는 복수개의 세그먼트 선택 어드레스 디코더를 갖는 반도체 메모리 장치에 있어서,상기 세그먼트 선택 어드레스 디코더 각각은 스페셜 기능 신호와 라이트 커맨드 신호의 조합 신호에 의하여 상기 각 세그먼트를 동시에 인에이블시켜 상기 외부 데이타를 상기 컬럼 디코더에 의하여 선택된 메모리 셀내로 멀티 라이트시키는 것을 특징으로하는 반도체 메모리 장치.
- 제 1 항에 있어서,상기 스페셜 기능 신호가 액티브되지 않으면, 상기 각 세그먼트는 상기 세그먼트 선택 어드레스 디코더에 의하여 개별적으로 제어되는 것을 특징으로하는 반도체 메모리 장치.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980029301A KR100331782B1 (ko) | 1998-07-21 | 1998-07-21 | 멀티라이트동작이가능한반도체메모리장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980029301A KR100331782B1 (ko) | 1998-07-21 | 1998-07-21 | 멀티라이트동작이가능한반도체메모리장치 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20000009107A true KR20000009107A (ko) | 2000-02-15 |
| KR100331782B1 KR100331782B1 (ko) | 2002-08-28 |
Family
ID=19544744
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980029301A KR100331782B1 (ko) | 1998-07-21 | 1998-07-21 | 멀티라이트동작이가능한반도체메모리장치 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100331782B1 (ko) |
-
1998
- 1998-07-21 KR KR1019980029301A patent/KR100331782B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR100331782B1 (ko) | 2002-08-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100481857B1 (ko) | 레이아웃 면적을 줄이고 뱅크 마다 독립적인 동작을수행할 수 있는 디코더를 갖는 플레쉬 메모리 장치 | |
| US5155705A (en) | Semiconductor memory device having flash write function | |
| JPH0765572A (ja) | 半導体記憶装置 | |
| KR960006039A (ko) | 반도체 기억 장치 | |
| US5826056A (en) | Synchronous memory device and method of reading data from same | |
| EP1632950B1 (en) | Non-volatile memory device with improved initialization readout speed | |
| JPH05250867A (ja) | ランダムアクセスメモリ | |
| KR100267412B1 (ko) | 블럭 기록 기능이 있는 반도체 메모리 장치 | |
| JP2005108408A (ja) | ワードライン活性化方法及び半導体メモリ装置 | |
| KR100242453B1 (ko) | 반도체 장치 | |
| KR20000070274A (ko) | 가변 페이지 사이즈를 갖는 리프로그래머블 메모리 장치 | |
| JP3953681B2 (ja) | カラムデコーダ | |
| KR100331782B1 (ko) | 멀티라이트동작이가능한반도체메모리장치 | |
| KR970060223A (ko) | 반도체 기억 장치 및 그 제어 방법 | |
| KR20000042413A (ko) | 반도체 메모리 소자에서 글로벌 입출력 라인을 선택적으로 구동하기 위한 장치 | |
| KR100361862B1 (ko) | 반도체 메모리장치 및 이의 센싱전류 감소방법 | |
| KR100520643B1 (ko) | 플래시 메모리 장치 | |
| KR100477921B1 (ko) | 반도체메모리장치 | |
| KR20010004269A (ko) | 플래쉬 메모리 셀 어레이 구조 및 데이터 기록 방법 | |
| KR100381965B1 (ko) | 프리디코딩 컬럼 어드레스를 이용한 디램 | |
| JP2006099940A (ja) | 不揮発性メモリ装置 | |
| KR960001296B1 (ko) | 빠른 라이트 동작을 위한 디코딩 방법 및 회로 | |
| KR20170000684A (ko) | 반도체 장치 | |
| KR100535072B1 (ko) | 복수개의 뱅크를 동시에 인에이블시키는 싱크로노스 디램 | |
| KR20030004692A (ko) | 동작모드에 따라 구별된 전원전압을 사용하는 로우디코더를 가지는 반도체 메모리 장치 및 그에 따른 로우디코더의 제어방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20110222 Year of fee payment: 10 |
|
| LAPS | Lapse due to unpaid annual fee |