KR20000005949A

KR20000005949A - 플래시장치

Info

Publication number: KR20000005949A
Application number: KR1019990020780A
Authority: KR
Inventors: 이치하라요시로
Original assignee: 미다라이 후지오; 캐논 가부시끼가이샤
Priority date: 1998-06-04
Filing date: 1999-06-04
Publication date: 2000-01-25
Also published as: JPH11352552A; KR100353756B1; US6147460A; CN1243415A; CN1199524C

Abstract

트랜스포머의 1차권선측과, 전원에 병렬로 접속된 발진제어절환소자와 정류소자를 통하여 주커패시터에 접속된 트랜스포머의 2차권선측을 가지는 플래시장치용 전원디바이스에서, 전류-전압변환회로는 트랜스포머의 2차권선측으로부터 주커패시터로 흐르는 전류에 의한 전압신호를 출력하도록 배치되고, 주커패시터는 전류-전압변환회로로부터 출력된 전압신호에 따라 절환소자를 온오프제어함으로써 충전된다.

Description

플래시장치{FLASH APPARATUS}

발명의 분야

본 발명은 플래시장치 등에 사용하는 주커패시터를 충전하는 전원장치에 관한 것이다.

관련기술의 설명

전자플래시장치를 가지는 카메라분야에서, 카메라의 크기가 더욱 작아짐에 따라 플래시장치의 구성부품의 크기를 감소시킬 필요가 있게 되었다. 플래시장치용 전원으로 사용되는 배터리도 또한 저전압을 가지도록 더욱 작은 크기로 되어 왔다. 그 결과, 소형이고 안정하게 발진하도록 구성된 승압회로(전원장치 또는 변환기)를 사용할 필요가 있어 왔다.

이 요구를 충족시키기 위해, 예를 들면, 일본 공개특허공보 소 54-102521호에 개시된 승압회로는 도 6에 도시된 바와 같이 구성된다. 도 6에 있어서, 보호레지스터(102)는 전원(101)에 접속된다. 스위치(103)는 보호레지스터(102)에 직렬로 접속된다. 발진트랜스포머(104)의 1차코일(104a)과 피드백코일(104b)은 보호레지스터(102)와 스위치(103)에 접속된다. 1차코일(104a)은 실리콘트랜지스터로 이루어진 발진트랜지스터(105)의 컬렉터에 접속된다. 피드백코일(104b)은 발진트랜지스터(105)의 베이스에 접속된다.

발진커패시터(106)는 발진트랜지스터(105)의 베이스회로에 병렬로 접속된다. 발진트랜스포머(104)의 2차코일(104c)에 커패시터(107), 보호레지스터(108) 및 다이오드(110)가 접속된다. 네온관(109)은 보호레지스터(108)에 접속된다.

주커패시터(111)는 다이오드(110)에 접속된다. 또한, 출력단자(112a)와 (112b)가 구비된다.

상기 방법으로 구성된 승압회로에 의해, 전원(101)의 전하는 스위치(103)가 온되는 때 발진트랜스포머(104)에 공급된다. 다음에, 발진트랜스포머(104)에 접속된 발진트랜지스터(105)의 베이스로 전류가 흐른다. 따라서, 발진회로는 발진을 개시하는 전류의 흐름에 의해 형성된다.

스위치(103)는 이것의 온동작을 완료한 즉시 오프되거나 또는 예를 들면 3초의 경과후 오프되도록 구성된다.

발진트랜스포머(104)의 인덕턴스에 저장된 에너지가 이 에너지를 소모하는 피드백코일(104b)과 2차코일(104c)에 전자기적으로 유도되고, 발진트랜지스터(105)의 입력저항과 발진주파수가 높을 때, 발진에 필요한 전류가 베이스회로로 흐를수 있도록 하므로, 발진회로는 계속해서 발진한다.

발진트랜스포머(104)에 인가되어 상기 방법으로 이것에서 승압된 신호는 주커패시터(111)를 포함하는 부하부에 인가된다. 부하부에 접속된 커패시터(107)는 서지전압을 흡수함으로써 신호의 파형을 보정한다.

이와 같이 보정된 신호는 보호레지스터(108)를 통하여 네온관(109)에 공급되므로, 발진회로의 온상태는 네온관(109)의 점등상태에 의해 확인되고, 발진회로의 오프상태는 네온관(109)의 소등상태에 의해 확인된다.

또한, 상기 신호는 다이오드(110)에 의해 정류된 다음, 주커패시터(111)에 저장된다. 주커패시터(111)에 저장된 신호는 출력단자(112a)와 (112b)로부터 예를 들면, 플래시장치의 방전회로에 공급된다.

발진회로는 이하의 방법으로 자동적으로 오프되도록 구성된다. 부하인 주커패시터(111)가 충전되기 전에, 예를 들면 50mA의 전류가 주커패시터(111)로 흐르도록 야기된다. 주커패시터(111)가 전하로 점차 충전됨에 따라 전류는 감소된다. 전류가 예를 들면 50㎂의 값으로 감소되면, 베이스회로의 베이스전류도 또한 따라서 감소한다. 다음에, 발진트랜지스터(105)는 이것의 동작점 이하의 전류만이 흐르게 된다. 그 결과, 발진트랜지스터(105)의 발진기능이 정지해서 전력공급이 차단된다.

상기 설명한 종래의 승압회로에서, 발진트랜지스터(105)는 발진트랜스포머 (104)의 1차권선(1차코일(104a))에 직렬로 접속된다. 발진트랜지스터(105)의 베이스전류는 흐르는 전류를 주커패시터(111)에 충전함으로써 제어된다. 승압회로는 이와 같은 전류피드백시스템을 가지도록 구성된다. 또한, 발진트랜지스터 (105)의 개시가 신뢰성있도록 하기 위해, 발진트랜스포머(104)의 피드백권선(피드백코일(104b))이 또한 사용된다.

그러나, 주커패시터(111)를 필요한 전압레벨까지 충전하기 위해서는, 발진트랜스포머(104)의 발진을 제어하기 위해 발진트랜지스터(105)를 사용하는 구성은, 트랜스포머의 권선에 비례하는 큰 전류증폭도를 가지고 발진시 낮은 이미터컬렉터간 전압을 가지는 트랜지스터를 발진트랜지스터(105)로서 선택 및 설정할 필요가 있다.

또한, 종래의 승압회로가 가지는 또다른 문제는, 발진트랜지스터(105)의 구성의 설정에 따라서, 트랜지스터소자의 크기가 크게 된다.

또한, 트랜지스터는 이것의 전류증폭도가 온도에 따라 가변하는 구성요소를 가진다. 예를 들면, 낮은 온도에서, 발진트랜지스터의 전류증폭도는 더욱 작아지고, 발진은 충전전압이 설정전압값에 도달하기 전에 정지하게 된다.

또한, 주커패시터의 부하가 충전과정의 마지막단계에서 감소되면, 충전전류는 부하의 감소에 비례해서 더욱 작아진다. 이에 따라, 발진트랜지스터의 베이스전류는 또한 더욱 작아져서 발진이 어렵게 된다. 따라서, 안정한 동작을 보장하기 위해, 발진은 피드백권선을 사용함으로써 행해지도록 해야 한다. 그렇지 않으면, 안정한 동작을 하는 것과 충전전압이 설정전압값에 도달하도록 하는 것은 거의 불가능하다.

도 1은 본 발명의 제 1실시예에 의한 플래시장치의 회로블록도

도 2는 도 1에 도시된 플래시장치의 동작을 도시하는 흐름도

도 3은 도 1에 도시된 플래시장치의 동작을 도시하는 타이밍도

도 4는 본 발명의 제 2실시예에 의한 플래시장치의 회로블록도

도 5는 본 발명의 제 3실시예에 의한 플래시장치의 회로블록도

도 6은 종래의 전원디바이스의 회로블록도

<도면의 주요부분에 대한 설명>

1: 배터리(전원) 2,8,92,172: 커패시터

3: 트랜스포머 3a,3b,3c,3d: 트랜스포머의 단자

4: FET 5: 논리회로

6: 전류-전압변환회로 7: 레지스터

9: 출력전압유지회로 10: 고전압 정류다이오드

11: 주커패시터 12: 플래시방전관

13: 트리거회로 14: 전압검출회로

15: 정전압회로 16: 제어회로

17: 원샷회로(펄스발생수단) 18,64,173∼176: 레지스터

19: 스위치 61: PNP트랜지스터

62: 보호레지스터 63: 보호커패시터

93: 비교기 171: NPN트랜지스터

본 발명의 목적은, 낮은 온도에서 또한 약한 부하의 경우에도, 전계효과 트랜지스터(FET)등의 소형의 절환소자를 사용하여 안정한 동작을 행할 수 있도록 배치된 자기여자형 전원디바이스를 제공하고, 또한 자기여자형 전원디바이스를 가지는 플래시장치를 제공하는데 있다.

상기 목적을 달성하기 위해, 본 발명의 한 측면에 의하면, 전원의 전압을 승압시키는 트랜스포머와, 발진제어절환소자와, 트랜스포머의 1차권선 및 전원에 병렬로 접속된 절환소자와, 트랜스포머의 2차권선으로부터 주커패시터로 흐르는 전류에 의한 전압신호를 출력하는 전류-전압변환수단을 구비한 (플래시장치용) 전원장치에 있어서, 절환소자의 온 및 오프절환은 전류-전압변환수단으로부터 출력된 전압신호에 따라 발진동작을 행하도록 제어되는 것을 특징으로 하는 전원장치가 제공된다.

본 발명의 다른 측면에 의하면, 트랜스포머와, 트랜스포머의 1차코일에 직렬로 접속된 절환소자와, 전원으로부터 1차코일로 전류가 흐르도록 온되고 또한 1차코일로 흐르는 전류를 차단하도록 오프되는 절환소자와, 트랜스포머의 2차코일에 접속되어 2차코일에 흐르는 전류의 값에 따른 전압을 형성하는 전류-전압변환수단과, 전류-전압변환수단에 의해 형성된 전압을 검출하여, 검출된 전압이 2차코일에 흐르는 전류의 값이 소정값 이상임을 나타내는 전압값을 가리키는 것을 검출한 경우, 신호출력상태를 제 1신호출력상태로부터 제 2신호출력상태로 시프트시키는 신호형성회로를 구비한 플래시장치 또는 플래시장치용 직류-직류변환장치에 있어서, 절환소자는 신호형성회로에 접속되고, 신호형성회로의 출력상태가 제 1신호출력상태인 경우 온으로 되고 또한 신호형성회로의 출력상태가 제 2신호출력상태인 경우 오프로 되도록 구성되는 것을 특징으로 하는 플래시장치 또는 플래시장치용 직류-직류변환장치가 제공된다.

본 발명의 또다른 측면에 의하면, 트랜스포머와; 트랜스포머의 1차코일에 직렬로 접속된 절환소자와; 전원으로부터 1차코일로 전류가 흐르도록 온되고 또한 1차코일로 흐르는 전류를 차단하도록 오프되는 절환소자와; 임피던스소자와, 2차코일에 흐르는 전류의 값에 따른 베이스전류가 흐르도록 상기 트랜스포머의 2차코일에 트랜지스터의 베이스가 접속되고, 상기 트랜지스터의 컬렉터가 상기 임피던스소자에 접속되고, 2차코일에 흐르는 전류의 값에 따른 전압을 상기 임피던스소자의 출력으로서 형성하는 상기 트랜지스터와를 가지는 전류-전압변환회로와; 전류-전압변환회로에 의해 형성된 전압을 검출하여, 검출된 전압이 2차코일에 흐르는 전류의 값이 소정값 이상임을 나타내는 전압값을 가리키는 것을 검출한 경우, 신호출력상태를 제 1신호출력상태로부터 제 2신호출력상태로 시프트시키는 신호형성회로를 구비한 플래시장치 또는 플래시장치용 직류-직류변환장치에 있어서, 절환소자는 신호형성회로에 접속되고, 신호형성회로의 출력상태가 제 1신호출력상태인 경우 온으로 되고 또한 신호형성회로의 출력상태가 제 2신호출력상태인 경우 오프로 되도록 구성되는 것을 특징으로 하는 플래시장치 또는 플래시장치용 직류-직류변환장치가 제공된다.

본 발명의 상기와 다른 목적 및 이점은 첨부도면과 함께 취한 본 발명의 바람직한 실시예의 이하의 상세한 설명으로부터 명백해질 것이다.

이후, 본 발명의 바람직한 실시예에 대해 도면을 참조하여 상세히 설명한다.

(제 1실시예)

도 1은 본 발명의 제 1실시예에 의한 자기여자형 승압회로(전원디바이스)를구비한 플래시장치의 회로구성을 도시한다. 플래시장치는 카메라내에 일체화되거나 또는 카메라상에 외부적으로 배치된다.

도 1에 있어서, 배터리(1)는 전원으로 사용된다. 전원을 안정화시키는 커패시터(2)는 배터리(1)의 양단부에 접속된다. 트랜스포머(3)는 배터리(1)의 전압을 승압시키기 위해 구성된다. 트랜스포머(3)의 1차권선의 한쪽단자(3a)는 전원배터리(1)의 양의 전극에 접속된다. 트랜스포머(3)의 1차권선의 다른쪽단자(3b)는 절환소자로서 기능하는 N채널 전계효과 트랜지스터(이후 FET로 칭함)(4)의 드레인에 접속된다. 트랜스포머(3)의 2차권선의 한쪽 단자(3c)는 정류다이오드(10)의 애노드에 접속된다. 트랜스포머(3)의 2차권선의 다른쪽 단자(3d)는 PNP트랜지스터(61)의 베이스에 접속된다.

FET(4)의 드레인은 트랜스포머(3)의 1차권선의 단자(3b)에 접속된다. FET (4)의 소스는 배터리(1)의 음의 전극에 접속된다. FET(4)의 게이트는 능동소자로서 기능하는 CMOS(상보형 금속산화물반도체)논리회로(5)의 출력에 접속된다.

제 1실시예의 경우에, 논리회로(5)는 AND논리로 이루어진다. 논리회로(5)는 전원으로서 정전압회로(15)의 출력 Vcc를 사용하는 통상의 IC이다. 논리회로 (5)의 출력은 전원전압에 의존한다. 논리회로(5)는 또한, 게이트전압을 안정화시키고, 온-오프시간제어의 상승 및 하강특성을 향상시키도록 FET(4)의 게이트를 구동하는 구동회로가 되도록 구성된다.

논리회로(5)의 입력중 하나는 전류-전압변환회로(6)의 출력이고, 논리회로 (5)의 입력중 다른 하나는 제어회로(16)의 단자 CGCOM으로부터의 신호(이후 신호CGCOM으로 칭함)이다. 논리회로(5)의 출력은 FET(4)의 게이트에 접속된다.

논리회로(5)는 전류-전압변환회로(6)의 출력과 신호 CGCOM이 모두 하이레벨(이후 "HL"로 약칭)에 있는 경우에만 "HL"신호를 출력하고, 신호 CGCOM이 로우레벨(이후 "LL"로 약칭)인 경우 "LL"신호를 출력한다.

전류-전압변환회로(6)는 트랜스포머(3)의 2차권선으로부터 주커패시터(11)로 흐르는 전류를 절환소자용 구동전압으로 변환시키도록 구성되고, 이하 설명될 소자(61) 내지 (64)로 구성된다.

소자(61)는 정전압회로(15)의 출력 Vcc에 접속된 이미터와 트랜스포머(3)의 2차권선의 단자(3d)에 접속된 베이스를 가지는 PNP트랜지스터이다.

소자(62)는 PNP트랜지스터(61)의 이미터와 베이스 사이에 접속된 보호레지스터이다. 소자(63)는 PNP트랜지스터(61)의 이미터와 베이스 사이에 접속된 보호커패시터이다.

소자(64)는 한쪽 단부가 PNP트랜지스터(61)의 컬렉터에 접속되고 다른쪽 단부가 배터리(1)의 음의 전극에 접속된 레지스터이다.

상기 방법으로 구성된 전류-전압변환소자(6)에 의해, 발진시 PNP트랜지스터 (61)의 베이스전류가 인출되면, 이 베이스전류에 비례하는 전류가 PNP트랜지스터 (61)의 이미터와 컬렉터 사이에 흐르고 레지스터(64)에 기전력이 여기되어, 전류가 전압으로 변환된다. 종래예의 구성에 의하면, 주커패시터로 직접 흐르는 충전전류는 발진트랜지스터의 베이스전류가 되는 반면, 본 발명의 제 1실시예는 상기 방법으로 구성된 전류-전압변환회로(6)를 포함한다.

레지스터(7)는 제어회로(16)의 단자 CGCOM에 접속된 한쪽 단부와 논리회로 (5)의 입력에 접속된 다른쪽 단부를 가진다.

커패시터(8)는 정전압회로(15)의 출력 Vcc와 승압회로의 동작을 안정화시키는 배터리(1)의 음의 전극 사이에 접속된다.

출력전압유지회로(9)는 배터리전압이 충전과정동안 떨어지는 때 정전압회로 (15)의 출력전압(전압 Vcc)을 유지하도록 구성된다. 정전압회로(15)는 충전하는 경우와 마찬가지로 배터리로부터의 입력전압이 갑자기 떨어지는 때 이것의 출력전압을 유지할 수 없게 된다. 따라서, 출력전압유지회로(9)는 입력전압이 정전압회로(15)에 의해 설정된 전원전압 차단레벨(전압 Vref)보다 작게 되는 때 제어신호 CGCOM을 차단하도록 구성된다.

레지스터(91)는 배터리(1)의 양의 전극에 접속된 한쪽 단부와 비교기(93)의 비반전입력단자에 접속된 다른쪽 단부를 가진다.

커패시터(92)는 비교기(93)의 비반전입력단자에 접속된 한쪽 단부와 배터리(1)의 음의 전극에 접속된 다른쪽 단부를 가진다. 커패시터(92)는 이것의 입력에 대해서 히스테리시스를 가지도록 구성된다.

이 경우에 비교기(93)는 컬렉터 개방형 출력을 가지도록 구성된다. 비교기 (93)의 비반전입력단자는 레지스터(91)의 다른쪽 단부와 커패시터(92)의 한쪽 단부에 접속된다. 비교기(93)의 반전입력단자에는 정전압회로(15)로부터 전원전압차단레벨전압 Vref가 인가된다. 또한, 비교기(93)의 출력은 레지스터(7)의 한쪽단부와 논리회로(5)의 입력에 접속된다.

고전압 정류다이오드(10)의 애노드는 발진트랜스포머(3)의 2차권선의 단자 (3c)에 접속되고, 고전압 정류다이오드(10)의 캐소드는 검출회로(14), 트리거회로 (13), 주커패시터(11)의 양의 전극 및 플래시방전관(12)의 양의 전극에 접속된다.

주커패시터(11)는 플래시광방출에 필요한 에너지로 충전되도록 구성된다. 주커패시터(11)의 양의 전극은 고전압 정류다이오드(10)의 캐소드에 접속되고 주커패시터(11)의 음의 전극은 배터리(1)의 음의 전극에 접속된다.

플래시방전관(12)의 양의 전극은 주커패시터(11)의 양의 전극에 접속되고, 플래시방전관(12)의 음의 전극은 배터리(1)의 음의 전극에 접속된다.

트리거회로(13)는 플래시방전관(12)이 플래시광을 방출하도록 구성되고, 주커패시터(11)의 양단부와 플래시방전관(12)의 트리거밴드 등에 접속된다. 트리거회로(13)는 제어회로(16)로부터 받은 신호 TRG에 응답해서 이것의 트리거기능을 행한다.

전압검출회로(14)는 주커패시터(11)의 양단부에서 전압을 검출하도록 구성되고 주커패시터(11)의 양단부에 접속된다. 더욱 상세하게는, 전압검출회로(14)는 신호 CGUP로서 레지스터분할 전압값을 제어회로(16)에 보내도록 구성된다.

정전압회로(15)는 배터리(1)의 전압이 가변하는 경우에도 가변하지 않고 유지되는 정전압(전압 Vcc)을 출력하도록 구성된다. 정전압회로(15)의 출력단자 Vcc는 PNP트랜지스터(61)의 이미터, 논리회로(5) 및 제어회로(16)에 접속된다. 정전압회로(15)의 출력단자 Vref는 비교기(93)의 반전입력단자에 접속된다.

제어회로(16)는 제 1실시예의 경우에 단일칩 마이크로컴퓨터로 이루어지고,CPU, ROM, RAM, 입력/출력(I/O)제어회로, 멀티플렉서, 타이머회로 등을 포함한다. 제어회로(16)는 소정의 프로그램에 따라 플래시장치를 통해 시스템제어를 행한다. 정전압회로(15)의 출력 Vcc는 전원으로서 제어회로(16)에 접속된다. 이에 부가하여, 전원(1)의 출력은 또한 제어회로(16)에 접속된다. 또한, 제어회로(16)는 소정의 짧은 기간의 시간동안 "OPEN"상태로부터 "LL"상태로 변화하는 원샷펄스신호를 단자 OS로부터 출력하도록 구성된다.

다음에, 상기 설명한 플래시장치(특히, 제어회로(16))의 동작과 플래시장치를 가지는 카메라의 동작에 대해 도 2에 도시된 흐름도를 참조하여 설명한다. 먼저, 정전압회로(15)는 전원스위치(도시되지 않음)가 온되는 경우 동작한다. 다음에, 정전압 Vcc는 정전압회로(15)에서 생성된다. 정전압 Vcc는 제어회로(16)와 각각의 다른 회로블록에 인가된다. 제어회로(16)에 인가된 전력에 의해, 마이크로컴퓨터내의 CPU는 리셋된다. 또한, 전원전압 차단레벨(전압 Vref)은 정전압회로 (15)에 의해 설정되고, 비교기(93)의 반전입력단자에 공급된다. 이 때에, 배터리(1)의 전압은 레지스터(91)를 통하여 비교기(93)의 비반전입력단자에 인가되고 있다. 따라서, 배터리(1)의 전압은 검출되고 있다.

도 2에 있어서, 스텝 S1에서, 초기설정동작이 행해진다. 예를 들면, 프로그램의 플랙은 클리어되고 메모리의 내용은 리셋된다.

스텝 S2에서, 주커패시터(11)의 전압은 전압검출회로(14)에 의해 검출된다. 더욱 상세하게는, 주커패시터(11)의 전압은 레지스터에 의해 분리되고, 이와 같이 얻어진 분리전압은 입력신호단자 CGUP를 통하여 제어회로(16)에 입력된다.

제어회로(16)에서, 제어회로(16)의 마이크로컴퓨터로부터의 명령에 따라, 내부 A/D변환기는 내부 멀티플렉서에 접속된다. 주커패시터(11)의 충전전압은 A/D변환기에 의해 아날로그값으로부터 디지털값(전압에 대응)으로 변환된다. 이와 같이 얻어진 디지털값은 마이크로컴퓨터 내에 기억된다. 다음에, 마이크로컴퓨터는 플래시방전관(12)이 플래시광을 방출할 수 있도록, 측정된 충전전압이 소정의 레벨(플래시사진용으로 요구되는 충전레벨)에 있는지의 여부를 알기 위해 체크하고, 이에 따라 충전과정의 완료를 나타낸다. 그러면, 동작의 흐름은 스텝 S2로부터 스텝 S6으로 진행한다. 그렇지 않으면, 흐름은 스텝 S3으로 진행한다.

스텝 S3에서, 제어회로(16)로부터의 신호 CGCOM의 레벨은 전압승압동작을 개시하도록 "LL"로부터 "HL"로 시프트된다. 따라서, 논리회로(5)의 입력은 "HL"로 된다.

스텝 S4에서, 원샷펄스신호를 도 3에 도시된 바와 같이 제어회로(16)의 단자 OS로부터 출력되어, 승압회로가 발진을 개시하도록 동작된다.

스텝 S5에서, 제어회로(16)로부터 출력된 원샷펄스신호에 의해, 전류-전압변환회로(6)의 PNP트랜지스터(61)의 베이스전류가 인출된다. 인출된 PNP트랜지스터 (61)의 베이스전류에 의해, PNP트랜지스터(61)는 온되어, 전류가 Vcc전압단자에 접속된 PNP트랜지스터(61)의 이미터로부터 이것의 컬렉터로 흐름으로써, 레지스터 (64)의 양단부에 전압이 발생한다. 이것은 논리회로(5)의 두개의 입력이 "HL"로 되도록 한다. 따라서, 논리회로(5)의 출력은 "HL"로 된다.

그 결과, FET(4)는 온된다. 다음에, 배터리(1)의 전류는 발진트랜스포머(3)의 1차권선의 단자(3a)와 (3b)를 통하여 FET(4)의 드레인과 소스사이에 흐른다. 따라서, 기전력이 트랜스포머(3)의 1차권선측에 발생한다. 그러므로, 트랜스포머 (3)의 권선비에 비례하는 전압이 트랜스포머의 2차권선측에 발생하는 동시에, 베이스가 트랜스포머(3)의 2차권선의 단자(3d)에 접속된 PNP트랜지스터(61)의 베이스전류가 인출된다.

인출된 PNP트랜지스터(61)의 베이스전류에 의해, 정전압회로(15)의 전압 Vcc는 PNP트랜지스터(61)의 이미터와 베이스를 통하여, 트랜스포머(3)의 2차권선의 단자(3d)와 (3c)에 전류가 공급되도록 야기한다. 다음에, 전류는 고전압 정류다이오드(10)를 통하여 주커패시터(11)에 공급된다.

전류가 상기의 방법으로 증가되는 과정에서, 자기포화가 트랜스포머(3)에 발생함으로써, 전류의 갑작스런 감쇠를 야기한다. 그 결과, PNP트랜지스터(61)의 베이스전류는 더이상 인출되지 않는다. 다음에 베이스전류의 감쇠에 비례하는 전류가 PNP트랜지스터(61)의 이미터와 컬렉터 사이에 흐른다. 또한, 전압은 레지스터(64)에 의해 낮아져서 전압-전류변환을 행한다. 다음에, 논리회로(5)의 출력은 "LL"로 된다. 따라서, FET(4)는 배터리(1)로부터 발진트랜스포머(3)의 1차권선의 단자(3a)로 전력의 공급을 차단하도록 오프된다.

그러나, 발진트랜스포머(3)의 2차권선측의 전류는 발진을 감쇠시키고 있으므로, 전류-전압변환회로(6)의 레지스터(64)의 양단에서의 전압은 다시 상승한다. 다음에, 논리회로(5)의 2개의 입력의 레벨은 모두 "HL"로 되어, 논리회로(5)의 출력의 레벨이 "HL"로 되도록 한다. 이것은 FET(4)가 온되도록 야기한다. 온된FET(4)에 의해, 배터리(1)로부터의 전류는 발진트랜스포머(3)의 1차권선의 단자(3a)와 (3b)를 통하여 FET(4)의 드레인과 소스 사이에 흐른다. 다음에, 기전력이 트랜스포머(3)의 1차권선(단자(3a)와 (3b))에 발생해서 발진이 반복한다. 반복된 발진에 의해, 전하는 주커패시터(11)에 축적되어, 주커패시터(11)의 전압이 상승한다.

이때에, FET(4)의 온은 배터리(1)의 전압의 갑작스런 하강을 야기한다. 배터리(1)의 전압이 비교기(93)의 입력의 전압 Vref보다 낮게 되면, 비교기(93)의 상태는 개방상태로부터 "LL"상태로 변화되어 제어호로(16)의 출력신호 CGCOM이 "LL"로 되도록 한다. 그 결과, 논리회로(5)의 입력중 하나가 "LL"로 되어 논리회로 (5)의 출력이 "LL"이 되게 한다. 논리회로(5)의 "LL"출력은 FET(4)를 오프시켜 발진을 정지시킨다.

정지된 발진에 의해, 배터리(1)의 전압은 하강하게 되어 회복된다. 이와 같이 회복되는 배터리(1)의 전압에 의해, 배터리(1)의 전압이 비교기(93)의 입력의 전압 Vref을 초과하면, 비교기(93)의 출력은 "LL"상태로부터 개방상태로 변화된다. 따라서, 논리회로(5)의 입력이 "HL"로 되어 논리회로(5)의 출력은 다시 "HL"로 되도록 한다. 그러므로, FET(4)는 온되어 발진이 다시 시작한다. 따라서, 전원의 전압은 상기 방법으로 동작을 반복함으로써 소정전압보다 작게 되는 것이 방지된다.

상기 설명한 바와 같이, 발진제어절환소자로서 사용되는 FET(4)의 온오프는 전류-전압변환을 통하여 얻어진 전압레벨에 의해 제어되고, 주커패시터(11)의 충전과정은 FET(4)에 대한 온/오프 제어를 통해 제어된다. 앞에서 설명한 종래예의 구성과는 달리, 제 1실시예에 의한 승압회로는 발진트랜지스터의 전류증폭도에 의존함이 없이 또한 피드백권선없이 안정하게 동작한다.

또한, 동시에 출력전압유지회로(9)는 상기 언급된 바와 같이 정전압회로(15)의 출력전압 Vcc를 유지하도록 동작한다. 따라서, 전원으로서 전압 Vcc를 사용하는 논리회로(5)의 출력은 안정하게 된다. 따라서, FET(4)에 대한 케이트구동전압은 또한 유지될 수 있다. 또한, 전압 Vcc는 또한 제어회로(16)용 전원이므로, 제어회로(16)는 리셋되거나 또는 불안정하게 되는 것이 방지된다. 다음에, 흐름은 스텝 S5로부터 스텝 S2로 되돌아간다.

충전전압의 레벨이 플래시광을 방출하기에 충분한 것으로 스텝 S2에서 판단되며, 흐름은 스텝 S6으로 진행한다. 스텝 S6에서, 제어회로(16)의 신호 CGCOM은 "HL"에서 "LL"로 변화되어, 전압승압동작이 정지하게 된다. 따라서, 논리회로(5)의 출력은 레지스터(7)를 통하여 강제로 "LL"에 설정된다.

스텝 S7에서, 릴리스스위치가 충분한 정도까지 눌려질 때 온되도록 구성된 스위치의 상태에 대해 체크한다. 스위치가 오프상태에 있는 것으로 판단되면, 흐름은 스텝 S2로 되돌아간다. 스위치가 온상태에 있는 것으로 판단되면, 흐름은 스텝 S8로 진행한다.

스텝 S8에서, 셔터회로(도시되지 않음)와 다이어프램회로(도시되지 않음)는 각각 광측정데이터에 따라 결정되는 셔터속도와 개구값을 얻도록 동작한다.

다음의 스텝 S9에서, 펄스신호(신호 TRG)는 제어회로(16)의 트리거단자로부터 출력된다.

스텝 S10에서, 주커패시터(11)가 플래시광을 방출하기에 충분한 전압으로 충전되는 상태에서 플래시방전관(12)이 고전압하에 있는 동안 신호 TRG가 트리거신호 (13)에 인가되면, 고전압펄스는 트리거회로(13)로부터 출력되어 플래시방전관(12)을 트리거한다. 다음에, 플래시방전관(12)은 플래시광을 방출한다. 이와 같이 플래시방출동작의 순서가 종료한다.

말하자면, 정전압회로(15)의 출력전압(전압 Vcc)을 유지하도록 구성된 출력전압유지회로(9)는, 제 1실시예의 경우와 같이 제어회로(16)의 외부, 또는 단일칩마이크로컴퓨터의 아날로그회로의 내부 또는 제어회로(16)의 내부중 어느 한쪽에 배치될 수 있다.

또한, 제 1실시예는 비교기(93)의 민감한 응답에 기인하여 어떠한 착오의 발진동작도 방지하도록 구성됨으로써, 커패시터(92)가 히스테리시스를 가지도록 구성된다. 그러나, 상기 설명한 회로구성과는 상이한 회로구성에 의해 유사한 기준전압으로부터 히스테리시스를 얻기 위해 이 구성은 변화될 수 있다.

(제 2실시예)

도 4는 본 발명의 제 2실시예에 의한 플래시장치의 회로구성을 도시한다. 제 1실시예가 제어회로(16)에 의해 원샷펄스발생동작을 행하는 반면, 제 2실시예는 외부회로에 의해 원샷펄스발생동작을 행하도록 구성되어, 이에 의해 제어회로(16)의 신호 OS에 대한 신호선의 필요성이 제거된다. 도 4에서 또한 이하의 설명에서, 제 1실시예의 소자와 동일한 부품소자는 동일한 참조부호를 나타내고 이들의상세는 설명에서 생략한다.

도 4에 있어서, 참조부호 (17)은 소자(171) 내지 (176)로 이루어진 원샷회로 (펄스발생수단)를 나타낸다.

소자(171)는 NPN트랜지스터이다. NPN트랜지스터(171)의 컬렉터는 레지스터 (176)를 통하여 PNP트랜지스터(61)의 베이스에 접속된다. NPN트랜지스터(171)의 이미터는 배터리(1)의 음의 전극에 접속된다. NPN트랜지스터(171)의 베이스는 레지스터(173)의 한쪽 단부와, 레지스터(174)의 한쪽 단부와, 또한 커패시터(172)의 한쪽 단부에 접속된다.

커패시터(172)는 원샷펄스를 형성하기 위해 구비된다. 커패시터 (172)의 한쪽 단부는 NPN트랜지스터(171)의 베이스에 접속되고, 커패시터의 다른쪽 단부는 레지스터(175)의 한쪽 단부에 접속된다.

레지스터(173)는 NPN트랜지스터(171)의 베이스와 이미터 사이에 접속된다. 레지스터(173)의 한쪽 단부는 NPN트랜지스터(171)의 베이스에 접속되고, 레지스터의 다른쪽 단부는 배터리(1)의 음의 전극에 접속된다.

레지스터(174)는, 한쪽 단부가 NPN트랜지스터(171)의 베이스에 접속되고, 다른쪽 단부가 커패시터(172)의 다른쪽 단부에 접속된다. 레지스터(174)는 이와 같이 커패시터(172)의 양쪽 단부에 접속된다. 레지스터(175)는, 한쪽 단부가 커패시터(172)에 접속되고, 다른쪽 단부가 논리회로(5)의 입력에 접속된다. 소자 (176)는 한쪽 단부가 NPN트랜지스터(171)의 컬렉터에 접속되고, 다른쪽 단부가 PNP트랜지스터(61)의 베이스에 접속된 레지스터(176)이다.

신호 CGCOM의 레벨이 "LL"에서 "HL"로 상승하면, 제어회로(16)는 커패시터 (172)와 레지스터(173),(174) 및 (175)의 시정수에 의해 결정된 시간의 기간동안, NPN트랜지스터(171)가 레지스터(7)를 통하여 "HL"에 있도록 해서, PNP트랜지스터 (61)의 베이스전류를 인출함으로써, 승압회로를 동작시킨다. 이 동작후, 제어회로(16)는 스텝 S4를 제외하고는 제 1실시예에서 제어회로(16)의 동작과 거의 동일한 방법으로 동작한다.

스텝 S4에서, 제어회로(16)는 레지스터(7)를 통하여 원샷회로(17)에 신호를 보낸다. 신호 CGCOM이 "LL"에서 "HL"로 상승하면, 전류는 순간적으로 레지스터 (175)를 통하여 커패시터(172)로, 또한 순간적으로 NPN트랜지스터(171)를 온하도록 NPN트랜지스터(171)의 베이스로 흐른다. NPN트랜지스터(171)의 순간적인 온은 PNP트랜지스터(61)의 베이스전류가 레지스터(176)를 통하여 인출되도록 한다.

(제 3실시예)

도 5는 본 발명의 제 3실시예에 의한 플래시장치의 회로구성을 도시한다. 제 3실시예는 제 1실시예의 제어회로(16)의 단자 OS로부터의 원샷펄스출력을 생략함으로써 제 1실시예를 간단히 한 구성이다. 도 5에서 또한 이하의 설명에서, 제 1실시예의 부품과 동일한 제 3실시예의 모든 부분은 동일한 참조부호로 나타내고 이들의 상세는 설명에서 생략된다.

도 5에 있어서, 레지스터(18)의 한쪽 단부는 배터리(1)의 양의 전극에 접속된다. 스위치(19)의 한쪽 단부는 레지스터(18)의 다른쪽 단부에 접속된다. 스위치(19)의 다른쪽 단부는 FET(4)의 게이트에 접속된다. 스위치(19)는 온동작이완료된 즉시 오프되도록 구성되고, 예를 들면, 푸시스위치의 형태이다. 스위치 (19)는 반도체스위치이어도 된다.

제 3실시예는 스텝 S4를 제외하고는 제 1실시예와 동일한 방법으로 동작한다. 스텝 S4에서, 신호 CGCOM의 레벨이 "LL"에서 "HL"로 상승한 후 스위치(19)가 눌려지면, 제어회로(16)는 직접 FET(4)의 게이트를 온시켜 배터리(1)의 전류가 발진트랜스포머(3)의 1차권선(단자(3a)와 (3b))을 통하여 FET(4)의 드레인과 소스사이에 흐를 수 있게 한다. 따라서, 기전력이 발진트랜스포머(3)의 1차권선측에 발생하고, 발진트랜스포머(3)의 권선비에 비례하는 전압이 트랜스포머의 2차권선측에 발생한다. 다음에, 발진트랜스포머(3)의 2차권선의 단자(3d)에 접속된 PNP트랜지스터(61)의 베이스전류가 인출된다.

따라서, 전류가 PNP트랜지스터(61)의 이미터와 베이스, 트랜스포머(3)의 2차권선(단자(3d)와 (3c)) 및 고전압 정류다이오드(10)를 통하여 정전압회로(15)로부터 주커패시터(11)로 공급된다.

상기 설명한 각각의 실시예에서, CMOS논리회로는 능동소자로서 사용된다. 그러나, CMOS논리회로는 CMOS버퍼로 대체되어도 된다.

이상 설명한 바와 같이, 본 발명에 의하면, FET 등의 절환소자를 발진제어에 사용함으로써, 종래와 같이 발진트랜지스터의 전류증폭도에 의존하지 않고, 또 트랜스포머에 피드백권선이 없어도 안정한 동작을 얻을 수 있다. 따라서, 낮은 온도에서 발진이 도중에 정지해 버리는 불편함을 피할 수 있는 동시에, 피드백권선이없는 소형의 트랜스포머를 사용해서 전원장치의 소형화를 도모할 수 있다. 그래도, 온저항이 낮은 소형의 MOSFET를 절환소자로서 사용하면, 발진시의 이미터-컬렉터간(드레인-소스간)전압을 낮게 함과 동시에 절환소자의 소형화를 더욱 도모할 수 있다.

또한, 본 발명에 의하면, 주커패시터의 충전말기 등 충전전류가 적어진(즉, 부하가 줄어든) 때에도, 충전전류에 대한 전압신호를 능동소자가 검지하고, 절환소자의 온오프제어를 행하도록 하고 있으므로, 트랜스포머에 피드백권선을 형성하지 않고 항상 안정한 동작을 얻을 수 있다.

또한, 본 발명에 의하면, 충전시에 능동소자의 출력전압을 유지하는 출력전압유지수단을 구비함으로써, 능동소자의 출력의 안정화 또는 전원장치 전체의 동작의 안정화를 도모할 수 있다.

또한, 본 발명에 의하면, 충전개시시에 절환소자를 소정의 단시간(예를 들면, 원샷펄스시간)동안 온해서 기동시키는 기동수단을 구비하고 있으므로, 최초의 발진의 기동을 종래와 같이 수동절환의 조작을 행하지 않고 마이크로컴퓨터로 자동적으로 행하게 할 수 있고, 조작의 번거로움을 경감시킬 수 있다.

Claims

트랜스포머와;

상기 트랜스포머의 1차코일에 직렬로 접속되어, 전원으로부터 1차코일로 전류가 흐르도록 온되고 또한 1차코일로 흐르는 전류를 차단하도록 오프되는 절환소자와;

상기 트랜스포머의 2차코일에 접속되어 2차코일로 흐르는 전류의 값에 따른 전압을 형성하는 전류-전압변환수단과;

상기 전류-전압변환수단에 의해 형성된 전압을 검출하여, 검출된 전압이 2차코일에 흐르는 전류의 값이 소정값 이상임을 나타내는 전압값을 가리키는 것을 검출한 경우, 신호출력상태를 제 1신호출력상태로부터 제 2신호출력상태로 시프트시키는 신호형성회로를 구비한 플래시장치에 있어서,

상기 절환소자는, 상기 신호형성회로에 접속되고, 상기 신호형성회로의 출력상태가 제 1신호출력상태인 경우 온으로 되고 또한 상기 신호형성회로의 출력상태가 제 2신호출력상태인 경우 오프로 되는 것을 특징으로 하는 플래시장치.
제 1항에 있어서, 상기 신호형성회로는 능동소자로 이루어진 것을 특징으로 하는 플래시장치.
제 1항에 있어서, 상기 신호형성회로는 CMOS논리회로인 것을 특징으로 하는플래시장치.
제 1항에 있어서, 상기 절환소자는 전계효과 트랜지스터인 것을 특징으로 하는 플래시장치.
제 1항에 있어서, 상기 신호형성회로는 정전압회로로부터의 정전압에서 동작전압이 신호형성회로에 인가되는 것을 특징으로 하는 플래시장치.
트랜스포머와;

상기 트랜스포머의 1차코일에 직렬로 접속되어, 전원으로부터 1차코일로 전류가 흐르도록 온되고 또한 1차코일로 흐르는 전류를 차단하도록 오프되는 절환소자와;

임피던스소자와, 2차코일에 흐르는 전류의 값에 따른 베이스전류가 흐르도록 상기 트랜스포머의 2차코일에 트랜지스터의 베이스가 접속되고, 상기 트랜지스터의 컬렉터가 상기 임피던스소자에 접속되고, 2차코일에 흐르는 전류의 값에 따른 전압을 상기 임피던스소자의 출력으로서 형성하는 상기 트랜지스터와를 가지는 전류-전압변환회로와;

상기 전류-전압변환회로에 의해 형성된 전압을 검출하여, 검출한 전압이 2차코일에 흐르는 전류의 값이 소정값 이상임을 나타내는 전압값을 가리키는 것을 검출한 경우, 신호출력상태를 제 1신호출력상태로부터 제 2신호출력상태로 시프트시키는 신호형성회로를 구비한 플래시장치에 있어서,

상기 절환소자는, 상기 신호형성회로에 접속되고, 상기 신호형성회로의 출력상태가 제 1신호출력상태인 경우 온으로 되고 또한 상기 신호형성회로의 출력상태가 제 2신호출력상태인 경우 오프로 되는 것을 특징으로 하는 플래시장치.
제 6항에 있어서, 상기 신호형성회로는 능동소자로 이루어진 것을 특징으로 하는 플래시장치.
제 6항에 있어서, 상기 신호형성회로는 CMOS논리회로인 것을 특징으로 하는 플래시장치.
제 6항에 있어서, 상기 절환소자는 전계효과 트랜지스터인 것을 특징으로 하는 플래시장치.
제 6항에 있어서, 상기 신호형성회로는 정전압회로로부터의 정전압에서 동작전압이 신호형성회로에 인가되는 것을 특징으로 하는 플래시장치.
제 6항에 있어서, 상기 플래시장치의 기동시에 상기 트랜지스터의 베이스에 베이스전류가 흐르도록 하는 기동회로를 부가하여 구비한 것을 특징으로 하는 플래시장치.
제 6항에 있어서, 상기 플래시장치의 기동시에 상기 절환소자를 온시키는 신호를 공급하는 기동회로를 부가하여 구비한 것을 특징으로 하는 플래시장치.
트랜스포머와;

상기 트랜스포머의 1차코일에 직렬로 접속되어, 전원으로부터 1차코일로 전류가 흐르도록 온되고 또한 1차코일로 흐르는 전류를 차단하도록 오프되는 절환소자와;

상기 트랜스포머의 2차코일에 접속되어 2차코일로 흐르는 전류의 값에 따른 전압을 형성하는 전류-전압변환수단과;

상기 전류-전압변환수단에 의해 형성된 전압을 검출하여, 검출된 전압이 2차코일에 흐르는 전류의 값이 소정값 이상임을 나타내는 전압값을 가리키는 것을 검출한 경우, 신호출력상태를 제 1신호출력상태로부터 제 2신호출력상태로 시프트시키는 신호형성회로를 구비한 플래시장치용 직류-직류변환장치에 있어서,

상기 절환소자는, 상기 신호형성회로에 접속되고, 상기 신호형성회로의 출력상태가 제 1신호출력상태인 경우 온으로 되고 또한 상기 신호형성회로의 출력상태가 제 2신호출력상태인 경우 오프로 되는 것을 특징으로 하는 플래시장치용 직류-직류변환장치.
제 13항에 있어서, 상기 신호형성회로는 능동소자로 이루어진 것을 특징으로하는 플래시장치용 직류-직류변환장치.
제 13항에 있어서, 상기 신호형성회로는 CMOS논리회로인 것을 특징으로 하는 플래시장치용 직류-직류변환장치.
제 13항에 있어서, 상기 절환소자는 전계효과 트랜지스터인 것을 특징으로 하는 플래시장치용 직류-직류변환장치.
제 13항에 있어서, 상기 신호형성회로는 정전압회로로부터의 정전압에서 동작전압이 신호형성회로에 인가되는 것을 특징으로 하는 플래시장치용 직류-직류변환장치.
트랜스포머와;

상기 트랜스포머의 1차코일에 직렬로 접속되어, 전원으로부터 1차코일로 전류가 흐르도록 온되고 또한 1차코일로 흐르는 전류를 차단하도록 오프되는 절환소자와;

임피던스소자와, 2차코일에 흐르는 전류의 값에 따른 베이스전류가 흐르도록 상기 트랜스포머의 2차코일에 트랜지스터의 베이스가 접속되고, 상기 트랜지스터의 컬렉터가 상기 임피던스소자에 접속되고, 2차코일에 흐르는 전류의 값에 따른 전압을 상기 임피던스소자의 출력으로서 형성하는 상기 트랜지스터와를 가지는 전류-전압변환회로와;

상기 전류-전압변환회로에 의해 형성된 전압을 검출하여 검출된 전압이 2차코일에 흐르는 전류의 값이 소정값 이상임을 나타내는 전압값을 가리키는 것을 검출한 경우, 신호출력상태를 제 1신호출력상태로부터 제 2신호출력상태로 시프트시키는 신호형성회로를 구비한 플래시장치용 직류-직류변환장치에 있어서,

상기 절환소자는, 상기 신호형성회로에 접속되고, 상기 신호형성회로의 출력상태가 제 1신호출력상태인 경우 온으로 되고 또한 상기 신호형성회로의 출력상태가 제 2신호출력상태인 경우 오프로 되는 것을 특징으로 하는 플래시장치용 직류-직류변환장치.
제 18항에 있어서, 상기 신호형성회로는 능동소자로 이루어진 것을 특징으로 하는 플래시장치용 직류-직류변환장치.
제 18항에 있어서, 상기 신호형성회로는 CMOS논리회로인 것을 특징으로 하는 플래시장치용 직류-직류 변환장치.
제 18항에 있어서, 상기 절환소자는 전계효과 트랜지스터인 것을 특징으로 하는 플래시장치용 직류-직류변환장치.
제 18항에 있어서, 상기 신호형성회로는 정전압회로로부터의 정전압에서 동작전압이 신호형성회로에 인가되는 것을 특징으로 하는 플래시장치용 직류-직류변환장치.
제 18항에 있어서, 상기 플래시장치의 기동시에 상기 트랜지스터의 베이스에 베이스전류가 흐르도록 하는 기동회로를 부가하여 구비한 것을 특징으로 하는 플래시장치용 직류-직류변환장치.
제 18항에 있어서, 상기 플래시장치의 기동시에 상기 절환소자를 온시키는 신호를 공급하는 기동회로를 부가하여 구비한 것을 특징으로 하는 플래시장치용 직류-직류변환장치.