KR20000002887A - Trench isolating forming method of semiconductor device - Google Patents
Trench isolating forming method of semiconductor device Download PDFInfo
- Publication number
- KR20000002887A KR20000002887A KR1019980023854A KR19980023854A KR20000002887A KR 20000002887 A KR20000002887 A KR 20000002887A KR 1019980023854 A KR1019980023854 A KR 1019980023854A KR 19980023854 A KR19980023854 A KR 19980023854A KR 20000002887 A KR20000002887 A KR 20000002887A
- Authority
- KR
- South Korea
- Prior art keywords
- trench
- forming
- film
- etching
- insulating film
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 39
- 238000000034 method Methods 0.000 title claims abstract description 36
- 238000005530 etching Methods 0.000 claims abstract description 25
- 150000004767 nitrides Chemical class 0.000 claims description 36
- 239000000758 substrate Substances 0.000 claims description 21
- 230000015572 biosynthetic process Effects 0.000 claims description 19
- 238000002955 isolation Methods 0.000 claims description 19
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 10
- 229910052710 silicon Inorganic materials 0.000 claims description 10
- 239000010703 silicon Substances 0.000 claims description 10
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 8
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 8
- 238000001312 dry etching Methods 0.000 claims description 7
- 239000011521 glass Substances 0.000 claims description 2
- 239000000463 material Substances 0.000 description 6
- 230000001590 oxidative effect Effects 0.000 description 6
- 238000001039 wet etching Methods 0.000 description 6
- 230000003647 oxidation Effects 0.000 description 5
- 238000007254 oxidation reaction Methods 0.000 description 5
- 229920002120 photoresistant polymer Polymers 0.000 description 5
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 3
- 239000001301 oxygen Substances 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 238000004380 ashing Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
- H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/31051—Planarisation of the insulating layers
- H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
Abstract
Description
본 발명은 반도체 장치의 제조 방법에 관한 것으로, 더 구체적으로는 반도체 장치의 트렌치 격리 형성 방법에 관한 것이다.The present invention relates to a method for manufacturing a semiconductor device, and more particularly, to a method for forming trench isolation of a semiconductor device.
소자가 집적화되어 가면서 얕은 트렌치 격리(shallow trench isolation:이하 STI)의 적용이 활발히 이루어지고 있으며, 특히 256M급 이상의 소자에서는 STI를 이용한 트랜지스터 형성 방법이 대두되고 있다.As devices are integrated, shallow trench isolation (STI) is being actively applied. In particular, transistor formation methods using STI have emerged in devices of 256M class or more.
도 1a 내지 도 1d는 종래의 반도체 장치의 트렌치 격리 형성 방법의 공정들을 순차적으로 보여주는 흐름도이다.1A to 1D are flowcharts sequentially showing processes of a method of forming trench isolation in a conventional semiconductor device.
도 1a를 참조하면, 종래의 반도체 장치의 트렌치 격리 형성 방법은, 먼저 반도체 기판(10)상에 절연막으로 제 1 산화막(12)과 질화막(14)이 차례로 형성된다. 상기 제 1 산화막(12)은 열산화막(thermal oxide layer)이고, 상기 질화막(14)은 실리콘 성분이 많이 함유된 실리콘 리치 질화막(Si-rich SiN)이다. 상기 질화막(14) 상에 트렌치 형성 영역을 정의하기 위한 포토레지스트막 패턴이 형성된다.(도면에 미도시)Referring to FIG. 1A, in the trench isolation formation method of the conventional semiconductor device, first the oxide film 12 and the nitride film 14 are sequentially formed on the semiconductor substrate 10 as an insulating film. The first oxide film 12 is a thermal oxide layer, and the nitride film 14 is a silicon rich nitride (Si-rich SiN) containing a large amount of silicon. A photoresist film pattern is formed on the nitride film 14 to define a trench formation region. (Not shown)
상기 포토레지스트막 패턴을 마스크로 사용하여 반도체 기판(10)의 표면이 노출될 때까지 상기 질화막(14)과 제 1 산화막(12)이 차례로 식각되어 패터닝된다. 그런 다음, 상기 질화막(14)을 트렌치 형성용 마스크로 사용하여 상기 반도체 기판(10)을 식각함으로써 트렌치(trench)(16)가 형성된다.Using the photoresist layer pattern as a mask, the nitride layer 14 and the first oxide layer 12 are sequentially etched and patterned until the surface of the semiconductor substrate 10 is exposed. Then, the trench 16 is formed by etching the semiconductor substrate 10 using the nitride film 14 as a trench forming mask.
도 1b에 있어서, 트렌치 형성을 위한 반도체 기판(10)의 식각시 발생되는 손상을 보상하기 위해 상기 트렌치(16) 양측벽과 하부면에 제 2 산화막(18)이 형성된다. 상기 제 2 산화막(18)은 열산화막이다.In FIG. 1B, a second oxide layer 18 is formed on both sidewalls and a bottom surface of the trench 16 to compensate for damage generated during etching of the semiconductor substrate 10 for trench formation. The second oxide film 18 is a thermal oxide film.
상기 제 1 산화막(12)의 양측벽과 질화막(14)과 제 2 산화막(18) 상에 일정한 두께의 트렌치 라인어(20)가 얇게 형성된다. 상기 트렌치 라인어(20)는 실리콘 질화막으로 형성된다.A trench liner 20 having a predetermined thickness is thinly formed on both side walls of the first oxide film 12, the nitride film 14, and the second oxide film 18. The trench liner 20 is formed of a silicon nitride film.
상기 트렌치 라인어(20)는 후속 공정에서 트렌치(16)의 측벽과 내부를 산화 물질로 채울 때, 산소가 상기 산화 물질을 통해 트렌치의 양측벽으로 이동하는 것을 방지하기 위한 막으로 사용된다.The trench liner 20 is used as a film to prevent oxygen from moving through the oxidized material to both sidewalls of the trench when the sidewalls and inside of the trench 16 are filled with an oxidizing material in a subsequent process.
다시 말해서, 상기 실리콘 질화막은 트렌치 내부를 산화 물질로 채운 후에 산화(oxidation) 공정으로 인해 트렌치 측벽이 산화함에 따라 산화 물질의 부피 팽창에 따른 누설 전류에 의해 소자의 리프레쉬(refresh) 기능이 저하되는 것을 방지하기 위한 막이다.In other words, the silicon nitride film is filled with an oxidizing material after filling the trench with an oxidizing material, and as a result of the oxidation of the trench sidewalls, the refresh function of the device is degraded due to leakage current due to volume expansion of the oxidizing material. It is a membrane to prevent.
상기 트렌치 라인어(20)로 인해 트렌치 형성후, 산화 공정시 트렌치 내부의 산화 물질을 통해 산소가 트렌치 측벽으로 도달하지 못하게 된다.The trench liner 20 prevents oxygen from reaching the trench sidewalls through the oxidizing material inside the trench after the trench is formed.
다음에는, 액티브 영역간의 절연 영역 즉, 트렌치 격리를 형성하기 위해 상기 트렌치 라인어(20) 상에 상기 트렌치(16)를 채우도록 제 3 산화막(22)이 두껍게 형성된다. 상기 제 3 산화막(22)은 USG(undoped silicate glass)막이다.Next, a thick third oxide film 22 is formed on the trench liner 20 to fill the trench 16 to form an insulating region between the active regions, that is, trench isolation. The third oxide film 22 is an undoped silicate glass (USG) film.
도 1c를 참조하면, 상기 제 2 산화막(18)의 일부 두께가 노출될 때까지 상기 제 3 산화막(22)이 CMP(chemical mechanical polishing) 공정으로 평탄하게 식각된다.Referring to FIG. 1C, the third oxide layer 22 is etched flatly by a chemical mechanical polishing (CMP) process until a part of the thickness of the second oxide layer 18 is exposed.
마지막으로, 도 1d에 있어서, 트렌치 형성용 마스크인 상기 질화막(14)이 습식 식각 공정으로 제거된다. 상기 습식 식각은 인산(H3PO4) 용액으로 수행된다.Finally, in FIG. 1D, the nitride film 14, which is a trench forming mask, is removed by a wet etching process. The wet etching is performed with a phosphoric acid (H 3 PO 4 ) solution.
상술한 바와 같이, 리프레쉬 기능을 개선하기 위해 트렌치의 양측벽과 바닥에 트렌치 라인어를 형성하는데, 상기 질화막(14)의 식각시 트렌치 형성용 마스크인 질화막(14)과 트렌치 라인어의 일부가 동시에 식각되는 문제가 발생된다.As described above, in order to improve the refresh function, trench liners are formed on both side walls and the bottom of the trench. When the nitride layer 14 is etched, a portion of the nitride film 14 and the trench liner, which are trench forming masks, are simultaneously formed. Etching problem occurs.
이는 상기 질화막(14)인 실리콘-리치 질화막이 트렌치 라인어인 실리콘 질화막에 비해 식각률이 1/3 수준으로 작기 때문이다. 즉, 상기 질화막(14)의 습식 식각시 트렌치 라인어가 상기 질화막(14)보다 식각이 3배 정도 빠르게 된다.This is because the silicon-rich nitride film, which is the nitride film 14, has a smaller etching rate than the silicon nitride film, which is a trench liner. That is, during wet etching of the nitride layer 14, the etching of the trench liner is about 3 times faster than that of the nitride layer 14.
따라서, 액티브 영역과 트렌치 격리 사이의 트렌치 라인어가 과식각되어 라인어 덴트(liner dent)(24)가 발생하게 된다.Thus, the trench liner between the active region and the trench isolation is overetched, resulting in a liner dent 24.
상기 라인어 덴트(24)와 같은 손상은, 트렌치 격리 형성된 후의 후속 게이트 전극의 형성시 라인어 덴트(24) 부분의 게이트 산화막 성장이 고르지 않으며, 게이트 폴리실리콘의 식각시 폴리실리콘이 상기 라인어 덴트(24) 부분에 일부 남아있게 된다. 그로 인해 게이트 전극 형성 공정시 숏 페일(short fail)이 발생하게 된다.Damage such as the liner dent 24 may result in uneven growth of the gate oxide layer of the liner dent 24 during the formation of the subsequent gate electrode after trench isolation, and polysilicon may cause the liner dent to etch the gate polysilicon. Some remains in part (24). As a result, a short fail occurs during the gate electrode forming process.
또한, 트렌치 라인어(18)의 경우 두껍게 증착할수록 소자의 리프레쉬 기능은 향상되는 반면, 라인어 덴트 현상이 심화되는 문제가 발생되기 때문에 라인어 질화막은 60Å 이상의 두께로 형성이 불가능하다.In addition, in the case of the trench liner 18, as the thickness of the trench is deposited, the refresh function of the device is improved, but the liner dent phenomenon cannot be formed because the liner dent phenomenon is intensified.
본 발명은 상술한 제반 문제점을 해결하기 위해 제안된 것으로서, 트렌치 형성시 발생되는 라인어 덴트의 발생을 최소화하거나 방지할 수 있는 반도체 장치의 트렌치 격리 형성 방법을 제공함에 그 목적이 있다.SUMMARY OF THE INVENTION The present invention has been proposed to solve the above-described problems, and an object thereof is to provide a method for forming trench isolation of a semiconductor device which can minimize or prevent the occurrence of line dents generated during trench formation.
도 1a 내지 도 1d는 종래의 반도체 장치의 트렌치 격리 형성 방법의 공정들을 순차적으로 보여주는 흐름도;1A-1D are flowcharts sequentially showing processes of a method for forming trench isolation in a conventional semiconductor device;
도 2a 내지 도 2d는 본 발명의 실시예에 따른 반도체 장치의 트렌치 격리 형성 방법의 공정들을 순차적으로 보여주는 흐름도.2A through 2D are flowcharts sequentially showing processes of a method of forming trench isolation in a semiconductor device according to an embodiment of the present invention.
* 도면의 주요 부분에 대한 부호의 설명* Explanation of symbols for the main parts of the drawings
10, 100 : 반도체 기판 12, 102 : 제 1 산화막10, 100: semiconductor substrate 12, 102: first oxide film
14, 104 : 질화막 16, 106 : 트렌치14, 104: nitride film 16, 106: trench
18, 108 : 제 2 산화막 20, 110 : 트렌치 라인어18, 108: second oxide film 20, 110: trench liner
22, 112 : 제 3 산화막 24 : 라인어 덴트22, 112: third oxide film 24: liner dent
(구성)(Configuration)
상술한 목적을 달성하기 위한 본 발명에 의하면, 반도체 장치의 트렌치 격리 형성 방법은, 반도체 기판 상에 형성된 제 1 절연막을 식각하여 트렌치 형성 영역을 정의하는 마스크 패턴을 형성하는 단계와; 상기 마스크 패턴을 마스크로 사용하여 상기 반도체 기판을 식각하여 트렌치를 형성하는 단계와; 상기 트렌치 형성시 발생된 표면 손상을 제거하기 위해 상기 트렌치의 양측벽 및 하부면에 열산화막을 형성하는 단계와; 상기 제 1 절연막의 양측벽과 상기 열산화막 상에 트렌치 라인어를 형성하는 단계와; 상기 트렌치를 포함하여 상기 트렌치 라인어 상에 제 2 절연막을 형성하는 단계와; 상기 제 1 절연막의 표면이 노출될 때까지 상기 제 2 절연막과 트렌치 라인어를 평탄하게 식각하는 단계와; 상기 반도체 기판의 표면이 노출될 때까지 상기 제 1 절연막과 트렌치 라인어를 제거하되, 건식 식각으로 제거하는 단계를 포함한다.According to the present invention for achieving the above object, a trench isolation formation method of a semiconductor device comprises the steps of: etching a first insulating film formed on a semiconductor substrate to form a mask pattern defining a trench formation region; Etching the semiconductor substrate using the mask pattern as a mask to form a trench; Forming a thermal oxide film on both sidewalls and a bottom surface of the trench to remove surface damage generated during the trench formation; Forming trench liners on both sidewalls of the first insulating film and the thermal oxide film; Forming a second insulating film on the trench liner including the trench; Etching the second insulating film and the trench liner evenly until the surface of the first insulating film is exposed; And removing the first insulating layer and the trench liner until the surface of the semiconductor substrate is exposed, by dry etching.
(작용)(Action)
도 2d를 참조하면, 본 발명의 실시예에 따른 신규한 반도체 장치의 트렌치 격리 형성 방법은, 반도체 기판이 식각되어 트렌치가 형성된 후, 트렌치 형성시 발생된 표면 손상을 제거하기 위해 상기 트렌치의 양측벽 및 하부면에 열산화막이 형성되고, 제 1 절연막의 양측벽과 열산화막 상에 트렌치 라인어가 형성된다. 그리고 나서, 트렌치를 포함하여 상기 트렌치 라인어 상에 절연막이 형성된 후, 제 1 절연막의 표면이 노출될 때까지 제 2 절연막과 트렌치 라인어가 평탄하게 식각되고, 제 1 절연막과 트렌치 라인어가 건식 식각으로 제거된다. 이와 같은 반도체 장치의 트렌치 격리 형성 방법은, 트렌치 형성용 마스크인 실리콘 리치 질화막과 트렌치 라인어인 실리콘 질화막간의 식각률 차이가 나지 않는 건식 식각을 함으로써, 라인어 덴트를 방지할 수 있고, 트렌치 라인어를 두껍게 형성할 수 있으며 따라서, 소자의 리프레쉬 기능을 향상시킬 수 있다.Referring to FIG. 2D, the trench isolation formation method of the novel semiconductor device according to the embodiment of the present invention may include etching both side walls of the trench to remove surface damage generated during the trench formation after the semiconductor substrate is etched to form a trench. And a thermal oxide film is formed on the lower surface, and trench liners are formed on both side walls of the first insulating film and the thermal oxide film. Then, after the insulating film is formed on the trench liner including the trench, the second insulating film and the trench liner are etched flat until the surface of the first insulating film is exposed, and the first insulating film and the trench liner are dry etched. Removed. Such a trench isolation formation method of a semiconductor device can prevent liner dents by making dry etching without difference in etching rate between the silicon rich nitride film serving as the trench forming mask and the silicon nitride film serving as the trench liner, thereby making the trench liner thicker. It is possible to form, thereby improving the refresh function of the device.
(실시예)(Example)
이하, 도 2a 내지 도 2d를 참조하여 본 발명의 실시예를 상세히 설명한다.Hereinafter, embodiments of the present invention will be described in detail with reference to FIGS. 2A to 2D.
도 2a 내지 도 2d는 본 발명의 실시예에 따른 반도체 장치의 트렌치 격리 형성 방법의 공정들을 순차적으로 보여주는 흐름도이다.2A through 2D are flowcharts sequentially illustrating processes of a method of forming trench isolation in a semiconductor device according to an embodiment of the present invention.
도 2a를 참조하면, 본 발명의 반도체 장치의 트렌치 격리 형성 방법은, 먼저 반도체 기판(100)상에 제 1 산화막(102)이 형성된다. 상기 제 1 산화막(102)은 열산화막(thermal oxide)이고, 160Å 내지 200Å의 두께 범위로 형성된다.Referring to FIG. 2A, in the trench isolation formation method of the semiconductor device of the present invention, a first oxide film 102 is first formed on the semiconductor substrate 100. The first oxide film 102 is a thermal oxide film and is formed in a thickness range of 160 kPa to 200 kPa.
상기 제 1 산화막(102) 상에 질화막(104)이 형성된다. 상기 질화막(104)은 상기 질화막(104)에 의해 액티브 영역이 받는 스트레스를 감소시키기 위해 실리콘 성분이 많이 함유된 실리콘 리치 질화막(Si-rich SiN)으로 형성된다.The nitride film 104 is formed on the first oxide film 102. The nitride film 104 is formed of a silicon rich nitride film (Si-rich SiN) containing a large amount of silicon in order to reduce stress applied to the active region by the nitride film 104.
그리고 나서, 상기 질화막(104) 상에 트렌치 형성 영역을 정의하기 위한 포토레지스트막 패턴이 형성된다.(도면에 미도시) 상기 포토레지스트막 패턴을 트렌치 형성 영역을 정의하기 위한 마스크로 사용하여 반도체 기판(100)의 표면이 노출될 때까지 상기 질화막(104)과 제 1 산화막(102)이 차례로 식각되어 패터닝된다. 다음에, 상기 포토레지스트막 패턴이 애싱(ashing) 공정으로 제거된다.Then, a photoresist film pattern for defining a trench formation region is formed on the nitride film 104. (not shown) A semiconductor substrate using the photoresist film pattern as a mask for defining a trench formation region. The nitride film 104 and the first oxide film 102 are sequentially etched and patterned until the surface of the substrate 100 is exposed. Next, the photoresist film pattern is removed by an ashing process.
상기 질화막(104)을 트렌치 형성용 마스크로 사용하여 상기 반도체 기판(100)을 식각함으로써 트렌치(106)가 형성된다.The trench 106 is formed by etching the semiconductor substrate 100 using the nitride film 104 as a trench forming mask.
도 2b에 있어서, 상기 트렌치(106)의 양측벽과 하부면에 제 2 산화막(108)이 형성된다. 상기 제 2 산화막(108)은 열산화 공정으로 형성된 열산화막(thermal oxidation)이다. 상기 열산화막은 트렌치(106) 식각 공정시 기판에 발생된 손상을 보상하기 위한 막이다.In FIG. 2B, a second oxide film 108 is formed on both side walls and the bottom surface of the trench 106. The second oxide film 108 is a thermal oxidation film formed by a thermal oxidation process. The thermal oxide film is a film for compensating for damage caused to the substrate during the trench 106 etching process.
상기 제 1 산화막(102)의 양측벽과 상기 질화막(104)과 상기 제 2 산화막(108) 상에 트렌치 라인어(110)가 일정한 두께로 형성된다. 상기 트렌치 라인어(110)는 실리콘 질화막으로 형성된다.Trench liners 110 are formed on both sidewalls of the first oxide film 102, the nitride film 104, and the second oxide film 108 at a constant thickness. The trench liner 110 is formed of a silicon nitride film.
상기 트렌치 라인어(110)는 트렌치 격리 형성 후 산화(oxidation) 공정에서 산소(O2)가 트렌치의 내부를 채우는 산화막질을 통해 트렌치 측벽을 산화시키는 것을 방지하기 위한 막이다. 트렌치 측벽에 산화가 발생되면, 이에 따른 트렌치 측벽의 부피 증가로 트렌치 측벽이 스트레스(stress)를 받게 되어 실리콘의 디스로케이션(dislocation)을 유발할 수 있다.The trench liner 110 is a film for preventing oxygen (O 2 ) from oxidizing the trench sidewalls through an oxide film filling the inside of the trench in an oxidation process after formation of the trench isolation. If oxidation occurs in the trench sidewalls, the trench sidewalls may be stressed due to an increase in the volume of the trench sidewalls, which may cause dislocation of silicon.
다음으로, 상기 트렌치 라인어(110) 상에 상기 트렌치(106)를 채우도록 제 3 산화막(112)이 형성된다. 상기 제 3 산화막(112)은 USG(undoped silicated glass)막으로 형성된다.Next, a third oxide film 112 is formed on the trench liner 110 to fill the trench 106. The third oxide film 112 is formed of an undoped silicated glass (USG) film.
도 2c를 참조하면, 상기 질화막(104)의 표면이 노출될 때까지 상기 제 3 산화막(112)과 트렌치 라인어(110)가 평탄하게 식각된다. 상기 식각은 CMP(chemical mechanical polishing) 공정으로 수행된다. 이때, 상기 질화막(104)의 일부 두께가 제거된다.(도면에 미도시)Referring to FIG. 2C, the third oxide film 112 and the trench liner 110 are etched flat until the surface of the nitride film 104 is exposed. The etching is performed by a chemical mechanical polishing (CMP) process. At this time, a part of the thickness of the nitride film 104 is removed. (Not shown)
그리고, 상기 제 3 산화막(112)은 식각률의 차이에 의해 상기 질화막(104)의 아래 부분까지 식각된다. 이는, 후속 공정에서 상기 질화막(104)의 식각시 식각을 용이하도록 한다.The third oxide film 112 is etched down to the lower portion of the nitride film 104 by the difference in etching rate. This facilitates etching during the etching of the nitride film 104 in a subsequent process.
도 2d에 있어서, 상기 반도체 기판(100)의 표면이 노출될 때까지 상기 질화막(104)과 트렌치 라인어(110)가 액티브 영역의 반도체 기판(100)의 손상(damage)을 방지하기 위해 건식 식각으로 제거된다. 종래에는 습식 식각으로 제거하여 상기 질화막(104)의 제거시 상기 트렌치 라인어(110)가 습식 식각 용액 즉, 인산(H3PO4)에서 상기 질화막(104)에 비해 식각이 빠르게 되어 라인어 덴트가 발생하였다.In FIG. 2D, the nitride film 104 and the trench liner 110 may dry etch until the surface of the semiconductor substrate 100 is exposed to prevent damage of the semiconductor substrate 100 in the active region. Is removed. Conventionally, when the nitride layer 104 is removed by wet etching, the trench liner 110 etches faster than the nitride layer 104 in the wet etching solution, that is, phosphoric acid (H 3 PO 4 ). Occurred.
그러나, 본 발명에서는 건식 식각으로 제거함으로써 실리콘(Si) 함유량에 따른 실리콘 질화막간의 식각률 차이가 나지 않기 때문에 라인어 덴트가 생기지 않는다. 따라서, 상기 트렌치 라인어(110)의 두께를 종래의 60Å보다 두껍게 형성할 수 있어 리프레쉬 기능을 향상시키게 된다.However, in the present invention, since the etching rate difference between the silicon nitride films according to the silicon (Si) content does not occur by removing by dry etching, line dent does not occur. Therefore, the thickness of the trench liner 110 can be formed thicker than that of the conventional 60 Hz, thereby improving the refresh function.
상기 건식 식각은 Cl2가스로 수행된다. 이때, 상기 질화막(104)과 반도체 기판(100) 사이의 제 1 산화막(102) 상에서 상기 반도체 기판(100)의 손상 없이 상기 질화막(104)을 제거하기 위해서 상기 제 1 산화막(102)과 질화막(104)의 선택비가 3:1 이상의 조건을 갖는다.The dry etching is performed with Cl 2 gas. In this case, in order to remove the nitride film 104 without damaging the semiconductor substrate 100 on the first oxide film 102 between the nitride film 104 and the semiconductor substrate 100, the first oxide film 102 and the nitride film ( 104) has a condition of 3: 1 or more.
마지막으로, 상기 제 1 산화막(102)이 습식 식각으로 제거되어 트렌치 격리가 형성된다. 이때, 상기 제 3 산화막(112)의 일부는 제거되고, 일부는 남아 있게 된다.Finally, the first oxide layer 102 is removed by wet etching to form trench isolation. At this time, a part of the third oxide film 112 is removed, and a part thereof remains.
본 발명은 트렌치 형성용 마스크인 실리콘 리치 질화막과 트렌치 라인어인 실리콘 질화막간의 식각률 차이가 나지 않는 건식 식각을 함으로써, 라인어 덴트를 방지할 수 있고, 트렌치 라인어를 두껍게 형성할 수 있으며 따라서, 소자의 리프레쉬 기능을 향상시킬 수 있다.According to the present invention, by performing dry etching without the difference in the etching rate between the silicon rich nitride film as the trench forming mask and the silicon nitride film as the trench liner, the line dent can be prevented and the trench liner can be thickly formed. The refresh function can be improved.
Claims (5)
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980023854A KR100286127B1 (en) | 1998-06-24 | 1998-06-24 | How to Form Trench Isolation in Semiconductor Devices |
| TW088106724A TW559983B (en) | 1998-06-24 | 1999-04-27 | Method of forming a trench isolation without a dent thereof |
| JP11172619A JP2000031261A (en) | 1998-06-24 | 1999-06-18 | Trench isolation forming method of semiconductor device |
| CN99109273A CN1239821A (en) | 1998-06-24 | 1999-06-24 | Method of forming trench isolation without dent thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980023854A KR100286127B1 (en) | 1998-06-24 | 1998-06-24 | How to Form Trench Isolation in Semiconductor Devices |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20000002887A true KR20000002887A (en) | 2000-01-15 |
| KR100286127B1 KR100286127B1 (en) | 2001-04-16 |
Family
ID=19540599
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980023854A KR100286127B1 (en) | 1998-06-24 | 1998-06-24 | How to Form Trench Isolation in Semiconductor Devices |
Country Status (4)
| Country | Link |
|---|---|
| JP (1) | JP2000031261A (en) |
| KR (1) | KR100286127B1 (en) |
| CN (1) | CN1239821A (en) |
| TW (1) | TW559983B (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100698199B1 (en) * | 2001-06-05 | 2007-03-22 | 엘지전자 주식회사 | Method for Transmission Antenna Diversity |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003273206A (en) | 2002-03-18 | 2003-09-26 | Fujitsu Ltd | Semiconductor and its manufacturing method |
| KR100429555B1 (en) * | 2002-06-29 | 2004-05-03 | 주식회사 하이닉스반도체 | Method for forming trench type isolation layer in semiconductor device |
| JP2004193585A (en) | 2002-11-29 | 2004-07-08 | Fujitsu Ltd | Method for manufacturing semiconductor device and semiconductor device |
| KR100499642B1 (en) * | 2003-09-05 | 2005-07-05 | 주식회사 하이닉스반도체 | Method for manufacturing device isolation film of semiconductor device |
| CN1327503C (en) * | 2004-09-08 | 2007-07-18 | 上海宏力半导体制造有限公司 | Improvement for shallow slot separated structure height homogeneity |
| US7514336B2 (en) * | 2005-12-29 | 2009-04-07 | Agere Systems Inc. | Robust shallow trench isolation structures and a method for forming shallow trench isolation structures |
-
1998
- 1998-06-24 KR KR1019980023854A patent/KR100286127B1/en not_active IP Right Cessation
-
1999
- 1999-04-27 TW TW088106724A patent/TW559983B/en active
- 1999-06-18 JP JP11172619A patent/JP2000031261A/en active Pending
- 1999-06-24 CN CN99109273A patent/CN1239821A/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100698199B1 (en) * | 2001-06-05 | 2007-03-22 | 엘지전자 주식회사 | Method for Transmission Antenna Diversity |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1239821A (en) | 1999-12-29 |
| KR100286127B1 (en) | 2001-04-16 |
| TW559983B (en) | 2003-11-01 |
| JP2000031261A (en) | 2000-01-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6326282B1 (en) | Method of forming trench isolation in a semiconductor device and structure formed thereby | |
| KR960016502B1 (en) | Integrated circuit isolation method | |
| KR100286127B1 (en) | How to Form Trench Isolation in Semiconductor Devices | |
| KR100317041B1 (en) | A method of forming a trench isolation in a semiconductor device | |
| KR20000015466A (en) | Trench isolation method | |
| KR100515037B1 (en) | A method for fabricating trench isolation | |
| KR100905997B1 (en) | Method for forming trench type isolation layer in semiconductor device | |
| KR100487513B1 (en) | A method for fabricating trench isolation | |
| KR100344765B1 (en) | Method for isolating semiconductor devices | |
| KR20020010971A (en) | Method for forming isolation in semiconductor | |
| KR20010019185A (en) | Method for fabrication a trench isolation | |
| KR20000008301A (en) | Method of fabricating trench isolation | |
| KR20050002439A (en) | Manufacturing method for semiconductor device | |
| KR960013501B1 (en) | Field oxide film forming method of semiconductor device | |
| KR19990086745A (en) | Trench isolation manufacturing method | |
| KR100312983B1 (en) | A method for forming isolation layer in semiconductor device | |
| KR20000001910A (en) | Trench device separation method of semiconductor device, using aluminum oxide film | |
| KR100439105B1 (en) | Method for fabricating isolation layer of semiconductor device to improve cut-off characteristic at both corners of trench and inwe between narrow lines | |
| KR20000003880A (en) | Method for forming a trench isolation | |
| KR20020017763A (en) | Method for forming the Isolation Layer of Semiconductor Device | |
| KR20000009808A (en) | Method of fabricating trench isolation | |
| KR20000003884A (en) | Method for forming a trench isolation | |
| KR20010004192A (en) | Method for forming trench isolation | |
| KR20000075301A (en) | Method of forming trench type isolation layer in semiconductor device | |
| US20030017678A1 (en) | Method of reducing stress and encroachment effect of isolation device on active regions |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20090102 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |