KR20000003880A - Method for forming a trench isolation - Google Patents

Method for forming a trench isolation Download PDF

Info

Publication number
KR20000003880A
KR20000003880A KR1019980025180A KR19980025180A KR20000003880A KR 20000003880 A KR20000003880 A KR 20000003880A KR 1019980025180 A KR1019980025180 A KR 1019980025180A KR 19980025180 A KR19980025180 A KR 19980025180A KR 20000003880 A KR20000003880 A KR 20000003880A
Authority
KR
South Korea
Prior art keywords
trench
forming
trench isolation
etching
film
Prior art date
Application number
KR1019980025180A
Other languages
Korean (ko)
Inventor
남신우
공유철
정철
김동현
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1019980025180A priority Critical patent/KR20000003880A/en
Publication of KR20000003880A publication Critical patent/KR20000003880A/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)

Abstract

PURPOSE: A trench isolation method is provided to prevent a dent phenomenon generated at edge portion of the trench isolation by using difference of etching rate between a trench etching mask of PR and an SiN liner. CONSTITUTION: The trench isolation method comprises the steps of: forming a trench etching mask(102) to define a trench forming region on a semiconductor substrate9100); forming a trench(103) by etching the semiconductor substrate(100) using the trench etching mask; removing the trench etching mask(102); forming a thermal oxide(104) at bottom and both sidewalls of the trench; forming an SiN liner(106) on the resultant structure; forming a trench isolation layer(108) to fill the trench; flattening the trench isolation layer(108) to expose the surface of the SiN liner(106); and removing the SiN liner(106) formed at both sides of the trench.

Description

트렌치 격리 제조 방법(A METHOD FOR FABRICATING TRENCH ISOLATION)A METHOD FOR FABRICATING TRENCH ISOLATION

본 발명은 반도체 장치의 제조 방법에 관한 것으로, 좀 더 구체적으로는 트렌치 격리 제조 방법에 관한 것이다.TECHNICAL FIELD The present invention relates to a method for manufacturing a semiconductor device, and more particularly, to a method for manufacturing trench isolation.

반도체 소자가 고집적화 됨에 따라, 얕은 트렌치 격리(이하 'STI'라 함) 공정의 적용이 활발히 이루어지고 있으며, 특히 256M 급 이상의 소자에서 STI를 이용한 트랜지스터 형성 방법의 개발이 중요한 항목으로 대두되고 있다.As semiconductor devices have been highly integrated, the application of shallow trench isolation (hereinafter referred to as 'STI') processes has been actively applied, and development of transistor formation methods using STIs has emerged as an important item, particularly in devices of 256M class or more.

도 1a 내지 도 1e는 종래의 트렌치 격리 제조 방법의 공정들을 순차적으로 보여주는 단면도이다.1A-1E are cross-sectional views sequentially illustrating the processes of a conventional trench isolation manufacturing method.

도 1a를 참조하면, 반도체 기판(1) 상에 패드 산화막(pad oxide)(2a) 및 실리콘 질화막(이하 'SiN' 이라 함)(2b)이 차례로 형성된다. 트렌치 형성 영역을 정의하여 이 분야에서 잘 알려진 사진 식각 공정을 사용하여 상기 SiN막(2b) 및 패드 산화막(2a)이 패터닝 되어 트렌치 식각 마스크(2)가 형성된다. 상기 트렌치 식각 마스크(2)를 사용하여 반도체 기판(1)이 식각 되어 트렌치(4)가 형성된다.Referring to FIG. 1A, a pad oxide film 2a and a silicon nitride film (hereinafter referred to as 'SiN') 2b are sequentially formed on the semiconductor substrate 1. A trench etching mask 2 is formed by defining a trench formation region and patterning the SiN film 2b and the pad oxide film 2a using a photolithography process well known in the art. The semiconductor substrate 1 is etched using the trench etch mask 2 to form the trench 4.

도 1b에 있어서, 상기 트렌치 내벽 즉, 트렌치 바닥 및 양측벽에 트렌치(4) 형성을 위한 식각 공정시 발생된 반도체 기판(1)의 손상 부위를 제거하기 위해 열산화막(thermal oxide)(5)이 형성된다. 상기 열산화막(5)을 포함하여 트렌치 식각 마스크(2) 상에 SiN막 라이너(liner)(6)가 증착 된다. 상기 SiN막 라이너(6)는 후속 공정에 의해 트렌치 내벽이 산화되어 소자의 리프레시(refresh) 특성이 취약해지는 것을 방지하기 위해 사용된다.In FIG. 1B, a thermal oxide 5 is removed to remove a damaged portion of the semiconductor substrate 1 generated during the etching process for forming the trench 4 in the trench inner wall, that is, the trench bottom and both side walls. Is formed. The SiN film liner 6 is deposited on the trench etch mask 2 including the thermal oxide film 5. The SiN film liner 6 is used to prevent the trench inner wall from being oxidized by a subsequent process so that the refresh characteristics of the device become weak.

도 1c를 참조하면, 상기 SiN막 라이너(6) 상에 상기 트렌치(4)가 완전히 채워지도록 트렌치 격리막(8)이 증착 된다. 상기 트렌치 격리막(8)은 예를 들어, USG(undoped silicate glass) 등의 산화막으로 형성된다. 상기 SiN막(2b)을 식각 정지층(etch stopping layer)으로 사용하여 상기 트렌치 격리막(8) 및 SiN막 라이너(6)가 CMP 공정으로 평탄화 식각 되면 도 1d에서와 같이, 얕은 트렌치 격리(10)가 형성된다.Referring to FIG. 1C, a trench isolation film 8 is deposited on the SiN film liner 6 so that the trench 4 is completely filled. The trench isolation film 8 is formed of an oxide film such as USG (undoped silicate glass). When the trench isolation layer 8 and the SiN layer liner 6 are planarized by a CMP process using the SiN layer 2b as an etch stopping layer, the shallow trench isolation 10 may be formed as shown in FIG. 1D. Is formed.

마지막으로, 상기 트렌치(4) 양측의 SiN막(2b)이 인산(H3PO4) 등의 식각 용액으로 제거된다. 그러나, 도 1e에 도시된 바와 같이, 상기 SiN막(2b) 제거 공정시, SiN막 라이너(6)도 함께 식각 되어 트렌치 격리(10)의 에지 부위에 원하지 않는 덴트(dent) 부위(참조 번호 9)가 발생된다. 이것은 활성 영역(active region)에 가해지는 스트레스(stress)를 감소시키기 위해서, 상기 SiN막(2b)이 실리콘이 비교적 많이 함유된 실리콘 리치(Si-rich) 질화막으로 형성되는 반면, 상기 SiN막 라이너(6)는 일반적인 실리콘 질화막으로 형성되기 때문이다. 이때, 상기 SiN막(2b)은 상기 SiN막 라이너(6)의 식각률의 1/3 정도의 식각률을 갖는다. 다시 말해, 상기 SiN막(2b) 제거 공정시, SiN막 라이너(6)가 상기 SiN막(2b) 보다 3 배 더 빠르게 식각 된다.Finally, the SiN film 2b on both sides of the trench 4 is removed with an etching solution such as phosphoric acid (H 3 PO 4 ). However, as shown in FIG. 1E, during the SiN film 2b removal process, the SiN film liner 6 is also etched together to cause unwanted dent sites (reference numeral 9) at the edge portions of the trench isolation 10. ) Is generated. This is because the SiN film 2b is formed of a silicon-rich nitride film containing a relatively large amount of silicon in order to reduce stress applied to an active region, whereas the SiN film liner ( 6) is formed of a general silicon nitride film. In this case, the SiN film 2b has an etching rate of about 1/3 of the etching rate of the SiN film liner 6. In other words, during the removal process of the SiN film 2b, the SiN film liner 6 is etched three times faster than the SiN film 2b.

상기 덴트 부위(참조 번호 9)는 후속 공정 즉, 게이트 산화막 형성 및 게이트 폴리 식각 공정 등에 있어서, 게이트 산화막 씨닝(gate oxide thinning) 현상 및 게이트 폴리 브리지(bridge) 현상 등과 같이 좋지 못한 영향을 주게 된다.The dent region (reference numeral 9) may adversely affect a gate oxide thinning phenomenon and a gate poly bridge phenomenon in a subsequent process, that is, a gate oxide film formation process and a gate poly etching process.

한편, SiN막 라이너(6)를 두껍게 증착 할수록 소자의 리프레시 특성이 향상되는 현상을 보이나, 반면 상기 덴트 부위(참조 번호 9)가 심화된다. 이에 따라, SiN막 라이너(6) 두께의 한계(60Å 이하)에 따른 STI 공정 개발의 문제점이 발생된다.On the other hand, as the thickness of the SiN film liner 6 is deposited, the refresh characteristic of the device is improved, while the dent portion (reference number 9) is deepened. This causes a problem in the development of the STI process due to the limitation of the SiN film liner 6 thickness (60 mm or less).

본 발명은 상술한 제반 문제점을 해결하기 위해 제안된 것으로서, 트렌치 식각 마스크용 SiN막과 트렌치 내벽에 형성되는 SiN막 라이너의 식각률 차이에 따른 덴트 부위 발생을 방지할 수 있는 트렌치 격리 제조 방법을 제공함에 그 목적이 있다.The present invention has been proposed to solve the above-mentioned problems, and provides a trench isolation manufacturing method capable of preventing the occurrence of a dent site due to the difference in the etching rate of the SiN film liner formed in the trench etch mask and the SiN film liner formed on the inner wall of the trench. The purpose is.

본 발명의 다른 목적은 SiN막을 사용하지 않고 트렌치를 형성할 수 있는 트렌치 격리 제조 방법을 제공함에 있다.Another object of the present invention is to provide a trench isolation manufacturing method capable of forming a trench without using a SiN film.

도 1a 내지 도 1e는 종래의 트렌치 격리 제조 방법의 공정들을 순차적으로 보여주는 단면도;1A-1E are cross-sectional views sequentially illustrating processes of a conventional trench isolation manufacturing method.

도 2a 내지 도 2e는 본 발명의 실시예에 따른 트렌치 격리 제조 방법의 공정들을 순차적으로 보여주는 단면도.2A through 2E are cross-sectional views sequentially showing processes of a trench isolation manufacturing method according to an embodiment of the present invention.

* 도면의 주요 부분에 대한 부호의 설명* Explanation of symbols for the main parts of the drawings

1, 100 : 반도체 기판 2a, 101 : 패드 산화막1, 100: semiconductor substrate 2a, 101: pad oxide film

2b : SiN막 4, 103 : 트렌치2b: SiN film 4, 103: trench

5, 104 : 열산화막 6, 106 : SiN막 라이너5, 104: thermal oxide film 6, 106: SiN film liner

8, 108 : 트렌치 격리막 102 : 포토레지스트 패턴8, 108 trench trench 102 photoresist pattern

(구성)(Configuration)

상술한 목적을 달성하기 위한 본 발명에 의하면, 트렌치 격리 제조 방법은, 반도체 기판 상에 트렌치 형성 영역을 정의하여 트렌치 식각 마스크를 형성하는 단계; 상기 트렌치 식각 마스크를 사용하여 반도체 기판을 식각 하여 트렌치를 형성하는 단계; 상기 트렌치 식각 마스크를 제거하는 단계; 상기 트렌치 양측벽 및 바닥에 열산화막을 형성하는 단계; 상기 열산화막을 포함하여 반도체 기판 상에 질화막을 형성하는 단계; 상기 질화막 상에 트렌치를 완전히 채우도록 트렌치 격리막을 형성하는 단계; 상기 트렌치 양측의 질화막의 상부 표면이 노출될 때까지 트렌치 격리막을 평탄화 식각 하는 단계; 및 상기 트렌치 양측의 질화막을 제거하는 단계를 포함한다.According to the present invention for achieving the above object, a trench isolation manufacturing method comprising: forming a trench etching mask by defining a trench formation region on a semiconductor substrate; Etching the semiconductor substrate using the trench etching mask to form a trench; Removing the trench etch mask; Forming a thermal oxide film on both side walls and a bottom of the trench; Forming a nitride film on the semiconductor substrate including the thermal oxide film; Forming a trench isolation to completely fill the trench on the nitride layer; Planar etching the trench isolation layer until the upper surface of the nitride layer on both sides of the trench is exposed; And removing the nitride film on both sides of the trench.

(작용)(Action)

도 2b를 참조하면, 본 발명의 실시예에 따른 신규한 트렌치 격리 제조 방법은, 포토레지스트 패턴을 마스크로 사용하여 반도체 기판이 식각 되어 트렌치가 형성된다. 포토레지스트 패턴이 제거된 후 트렌치 내벽에 열산화막이 형성되고, 이어서 SiN막 라이너가 형성된다. 이와 같은 반도체 장치의 제조 방법에 의해서, 포토레지스트 패턴을 마스크로 사용하여 트렌치를 형성함으로써, 공정을 단순화시킬 수 있고, 트렌치 식각 마스크용 SiN막과 트렌치 내벽에 형성되는 SiN막 라이너의 식각률 차이에 따른 트렌치 격리 에지 부위의 덴트 현상을 방지할 수 있으며, 또한 트렌치 격리막의 평탄화 수준을 향상시킬 수 있다.Referring to FIG. 2B, in the novel trench isolation manufacturing method according to the embodiment of the present invention, the semiconductor substrate is etched using the photoresist pattern as a mask to form a trench. After the photoresist pattern is removed, a thermal oxide film is formed on the inner wall of the trench, followed by a SiN film liner. According to the method of manufacturing a semiconductor device, a trench can be formed by using a photoresist pattern as a mask, thereby simplifying the process, and according to the etching rate difference between the SiN film liner formed in the trench etching mask and the inner wall of the trench. It is possible to prevent the dent phenomenon of the trench isolation edge portion, and also to improve the planarization level of the trench isolation layer.

(실시예)(Example)

이하, 도 2를 참조하여 본 발명의 실시예를 상세히 설명한다.Hereinafter, an embodiment of the present invention will be described in detail with reference to FIG. 2.

도 2a 내지 도 2e는 본 발명의 실시예에 따른 트렌치 격리 제조 방법의 공정들을 순차적으로 보여주는 단면도이다.2A through 2E are cross-sectional views sequentially showing processes of a trench isolation manufacturing method according to an embodiment of the present invention.

도 2a를 참조하면, 본 발명의 실시예에 따른 트렌치 격리 제조 방법은 먼저, 반도체 기판(100) 상에 패드 산화막(101)이 형성된다. 상기 패드 산화막(101)은 예를 들어, 열산화(thermal oxidation) 방법으로 형성된다. 상기 패드 산화막(101) 상에 트렌치 격리 형성 영역을 정의하여 포토레지스트 패턴(102)이 형성된다. 상기 포토레지스트 패턴(102)을 트렌치 식각 마스크로 사용하여 패드 산화막(101) 및 그 하부의 반도체 기판(100)이 식각 되어 트렌치(103)가 형성된다.Referring to FIG. 2A, in the trench isolation manufacturing method according to an exemplary embodiment of the present invention, a pad oxide film 101 is first formed on a semiconductor substrate 100. The pad oxide film 101 is formed by, for example, a thermal oxidation method. A photoresist pattern 102 is formed by defining a trench isolation formation region on the pad oxide layer 101. Using the photoresist pattern 102 as a trench etch mask, the pad oxide layer 101 and the semiconductor substrate 100 below are etched to form a trench 103.

도 2b에 있어서, 상기 포토레지스트 패턴이 제거된 후, 상기 트렌치 식각 공정시 발생된 실리콘 격자 손상 등 누설 소오스(leakage source)로 작용하는 결함(defects)을 제거하기 위해 트렌치(103) 내벽에 열산화막(104)이 형성된다. 상기 열산화막(104)을 포함하여 패드 산화막(101) 상에 SiN막 라이너(106)가 형성된다. 본 발명에 있어서, 상기 SiN막 라이너(106)는 종래와는 달리, 그 막질의 성분 및 막질의 두께에 제약을 받지 않게 된다.In FIG. 2B, after the photoresist pattern is removed, a thermal oxide film is formed on the inner wall of the trench 103 to remove defects that act as a leak source, such as silicon lattice damage generated during the trench etching process. 104 is formed. The SiN film liner 106 is formed on the pad oxide film 101 including the thermal oxide film 104. In the present invention, unlike the prior art, the SiN film liner 106 is not restricted by the components of the film quality and the thickness of the film quality.

도 2c를 참조하면, 상기 SiN막 라이너(106) 상에 트렌치(103)가 완전치 채워지도록 트렌치 격리막(108)이 증착 된다. 상기 트렌치 격리막(108)은 예를 들어, USG(undoped silicate glass) 등의 산화막으로 형성된다. 도 2d에서와 같이, 상기 활성 영역 상의 SiN막 라이너(106)의 상부 표면이 노출될 때까지 상기 트렌치 격리막(108)이 CMP 공정 내지 에치 백(etch back) 공정 등으로 평탄화 식각 된다. 이때, 트렌치 식각 마스크용 SiN막의 사용에 의한 단차 발생에 따른 평탄화 식각에 주는 영향이 없게 된다. 즉, 트렌치 격리막의 평탄화 수준이 향상된다.Referring to FIG. 2C, a trench isolation layer 108 is deposited on the SiN film liner 106 to completely fill the trench 103. The trench isolation layer 108 may be formed of, for example, an oxide layer such as USG (undoped silicate glass). As shown in FIG. 2D, the trench isolation layer 108 is planarized by a CMP process, an etch back process, or the like until the upper surface of the SiN film liner 106 on the active region is exposed. At this time, there is no influence on the planarization etching caused by the generation of the step due to the use of the trench etching mask SiN film. That is, the planarization level of the trench isolation layer is improved.

마지막으로, 트렌치(103) 양측의 반도체 기판(100) 상의 SiN막 라이너(106)가 습식 식각 내지 건식 식각으로 제거되면 도 2e에 도시된 바와 같이, 본 발명에 따른 얕은 트렌치 격리(110)가 완성된다.Finally, when the SiN film liner 106 on the semiconductor substrate 100 on both sides of the trench 103 is removed by wet etching or dry etching, as shown in FIG. 2E, the shallow trench isolation 110 according to the present invention is completed. do.

본 발명은 포토레지스트 패턴을 마스크로 사용하여 트렌치를 형성함으로써, 공정을 단순화시킬 수 있고, 트렌치 식각 마스크용 SiN막과 트렌치 내벽에 형성되는 SiN막 라이너의 식각률 차이에 따른 트렌치 격리 에지 부위의 덴트 현상을 방지할 수 있는 효과가 있다. 또한, 트렌치 식각 마스크용 SiN막을 형성하지 않음으로써, 트렌치 격리막 평탄화 식각시 평탄화 수준을 향상시킬 수 있는 효과가 있다.The present invention can simplify the process by forming a trench using a photoresist pattern as a mask, and a dent phenomenon of trench isolation edge portions due to the difference in etching rates between the trench etching mask SiN film and the SiN film liner formed on the inner wall of the trench is formed. There is an effect that can prevent. In addition, since the SiN film for the trench etching mask is not formed, the planarization level may be improved during the trench isolation film planarization etching.

Claims (2)

반도체 기판 상에 트렌치 형성 영역을 정의하여 트렌치 식각 마스크를 형성하는 단계;Defining a trench formation region on the semiconductor substrate to form a trench etch mask; 상기 트렌치 식각 마스크를 사용하여 반도체 기판을 식각 하여 트렌치를 형성하는 단계;Etching the semiconductor substrate using the trench etching mask to form a trench; 상기 트렌치 식각 마스크를 제거하는 단계;Removing the trench etch mask; 상기 트렌치 양측벽 및 바닥에 열산화막을 형성하는 단계;Forming a thermal oxide film on both side walls and a bottom of the trench; 상기 열산화막을 포함하여 반도체 기판 상에 질화막을 형성하는 단계;Forming a nitride film on the semiconductor substrate including the thermal oxide film; 상기 질화막 상에 트렌치를 완전히 채우도록 트렌치 격리막을 형성하는 단계;Forming a trench isolation to completely fill the trench on the nitride layer; 상기 트렌치 양측의 질화막의 상부 표면이 노출될 때까지 트렌치 격리막을 평탄화 식각 하는 단계;Planar etching the trench isolation layer until the upper surface of the nitride layer on both sides of the trench is exposed; 상기 트렌치 양측의 질화막을 제거하는 단계를 포함하는 트렌치 격리 제조 방법.Removing the nitride film on both sides of the trench. 제 1 항에 있어서,The method of claim 1, 상기 트렌치 식각 마스크는 포토레지스트막으로 형성되는 트렌치 격리 제조 방법.The trench etch mask is formed of a photoresist film.
KR1019980025180A 1998-06-29 1998-06-29 Method for forming a trench isolation KR20000003880A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980025180A KR20000003880A (en) 1998-06-29 1998-06-29 Method for forming a trench isolation

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980025180A KR20000003880A (en) 1998-06-29 1998-06-29 Method for forming a trench isolation

Publications (1)

Publication Number Publication Date
KR20000003880A true KR20000003880A (en) 2000-01-25

Family

ID=19541672

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980025180A KR20000003880A (en) 1998-06-29 1998-06-29 Method for forming a trench isolation

Country Status (1)

Country Link
KR (1) KR20000003880A (en)

Similar Documents

Publication Publication Date Title
KR100286127B1 (en) How to Form Trench Isolation in Semiconductor Devices
KR100464388B1 (en) The manufacturing method of trench isolation layer for semiconductor device
KR100319186B1 (en) Method for fabricating a trench isolation
KR100596876B1 (en) Method for forming device isolation film of semiconductor device
KR20000003880A (en) Method for forming a trench isolation
KR100289663B1 (en) Device Separator Formation Method of Semiconductor Device
KR100515037B1 (en) A method for fabricating trench isolation
KR20040049871A (en) Formation method of trench oxide in semiconductor device
KR20000015466A (en) Trench isolation method
KR19990086745A (en) Trench isolation manufacturing method
KR100429555B1 (en) Method for forming trench type isolation layer in semiconductor device
KR100532839B1 (en) Method for manufacturing shallow trench of semiconductor device
KR100439105B1 (en) Method for fabricating isolation layer of semiconductor device to improve cut-off characteristic at both corners of trench and inwe between narrow lines
KR20050012584A (en) Method for forming isolation layer of semiconductor device
KR100312983B1 (en) A method for forming isolation layer in semiconductor device
KR20050002439A (en) Manufacturing method for semiconductor device
KR20020044682A (en) Method for forming isolation layer in semiconductor device
KR100922074B1 (en) Method for forming an isolation film in semiconductor device
KR100487513B1 (en) A method for fabricating trench isolation
KR20020017763A (en) Method for forming the Isolation Layer of Semiconductor Device
KR20020003031A (en) Method for forming isolation in semiconductor device
KR20000065984A (en) method of trench isolation in semiconductor device
KR20040049414A (en) Semiconductor device and fabrication method thereof
KR20050068064A (en) Fabrication method of semiconductor device having a trench isolation layer
KR20020050911A (en) Method for forming isolation layer of semiconductor device

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination