KR20000001864A

KR20000001864A - 리던던트셀 테스트 회로를 가지는 반도체 메모리장치

Info

Publication number: KR20000001864A
Application number: KR1019980022334A
Authority: KR
Inventors: 조용철
Original assignee: 김영환; 현대전자산업 주식회사
Priority date: 1998-06-15
Filing date: 1998-06-15
Publication date: 2000-01-15

Abstract

본 발명은 반도체 메모리 장치에 관한 것으로, 본 발명의 반도체 메모리 장치는 셀 테스트신호를 입력하는 테스트패드와, 상기 테스트패드에 입력된 신호에 따라 리던던트셀의 활성화를 구동하도록 테스트신호를 출력하는 리던던시 테스트수단과, 상기 리던던시 테스트수단의 출력신호에 응답하여 정상 셀의 선택을 비선택화하면서 상기 리던던트셀을 활성화시키는 리던던트 드라이버를 구비하여, 리던던트셀의 결함 여부를 간단한 로직으로 테스트 가능하게하여 칩의 수율을 증가시키는 효과가 있다.

Description

리던던트셀 테스트 회로를 가지는 반도체 메모리 장치

본 발명은 반도체 메모리장치(semiconductor memory device)에 관한 것으로, 특히 리던던트셀(redundant cell)을 테스트(test)하는 수단을 가지는 반도체 메모리장치에 관한 것이다.

컴퓨터(computer) 등의 시스템(system)에서 중앙처리장치(CPU)의 처리속도가 점점 고속화되면서 반도체 메모리장치의 처리속도의 고속화 및 대용량을 위한 고밀도화를 요구하고 있다. 반도체 메모리장치는 하나의 웨이퍼(wafer)에서 수십 내지 수백개로 제조될 수 있는데, 집적도가 높아질수록 그 제조비용이 증가되어 그 결함(defect) 발생률을 최소화하는데 노력을 기울이고 있는 실정이다. 당 기술분야에 잘 알려져 있는 바와 같이, 칩(chip)내에서 결함 셀이 발생시에는 동일 칩상에 여분의 리던던트셀(redundant cell)을 이용하여 그 결함셀을 대체(repair)하는 기술이 발전되어 왔다. 이른바 리던던시(redundancy)라는 수율향상(yield-up) 기술은 특히 웨이퍼상에서 최대한의 굳-다이(good-die)를 확보가능하게하여 그 기술이 점점 발달되었다.

도1은 종래의 일반적인 반도체 메모리장치를 간략하게 도시한 것으로서, 특정셀을 선택하기 위한 디코딩 경로(decoding path)를 보여주고 있다. 그 설명을 간략히 하면, 어드레스패드(address pad)(10)에 외부(external)어드레스가 입력되면 이는 어드레스버퍼(address buffer)(20)를 통해 버퍼링(buffering)된 후 이 어드레스 값에 따라 특정 디코더(decoder)(30)가 선택 및 활성화된다. 이 디코더(30)의 출력은 워드라인 드라이버(word line driver)(2, 4)를 통해 소정의 워드라인이 선택되도록 한다.

한편 결함셀이 발생시에는, 소정의 퓨즈박스(fuse box)에 프로그램(program)된 조건에 따라 결함셀을 지정하는 어드레스의 입력이 무시되고, 리던던트셀의 선택동작이 활성화되어 결함셀을 대체하게 된다.

이와 같이 칩내에 결함셀이 발생시에도 이를 대체함으로써, 제품의 수율을 높이는 방법으로 사용되며, 칩의 집적도가 높아질수록 그 결함발생 가능성이 크게 되어 보다 고도의 리던던시 기술의 개발이 이루어지고 있다.

그러나 이와 같이 결함셀을 리던던트셀로 대체하여도, 만일 리던던트셀에 결함이 발생하는 경우에는 리던던시 동작 자체가 무의미해지게 된다. 즉, 그 결함을 구제한 셀 조차도 결함이 발생시에는 리던던시를 할 필요없이 그 칩은 사용 불가능하게 된다. 그리고 이러한 가능성은 집적도에 비례하여 셀의 수가 많이 집적되는 초고집적 반도체 메모리장치에서는 더욱 클 수밖에 없다.

본 발명은 상기 문제점을 해결하기 위하여 안출된 것으로써, 효율적인 리던던시를 통해 수율을 높이는 반도체 메모리장치를 제공하는 것을 목적으로 한다.

또한 본 발명은 결함셀을 대체하는 리던던트셀의 결함 여부를 미리 알 수 있는 반도체 메모리장치를 제공하는 것을 다른 목적으로 한다.

또한 본 발명은 리던던트셀의 결함 여부를 간단한 로직으로 테스트 가능하게 하는 반도체 메모리장치를 제공하는 것을 또다른 목적으로 한다.

도1은 종래기술에 의한 반도체메모리장치의 디코딩 경로를 보여주는 블럭구성도,

도2는 본 발명에 의한 반도체메모리장치의 디코딩 경로를 보여주는 도면.

상기 목적을 달성하기 위한 본 발명의 반도체 메모리장치는, 셀 테스트신호를 입력하는 테스트패드와, 상기 테스트패드에 입력된 신호에 따라 리던던트셀의 활성화를 구동하도록 테스트신호를 출력하는 리던던시 테스트수단과, 상기 리던던시 테스트수단의 출력신호에 응답하여 정상 셀의 선택을 비선택화하면서 상기 리던던트셀을 활성화시키는 리던던트 드라이버를 구비함을 특징으로 한다.

여기서 상기 테스트패드는 칩내에 구비되는 여러 패드 중 하나를 이용하여 구현함을 특징으로 한다.

상기 리던던시 테스트수단은 상기 테스트패드에 공급된 신호를 입력하는 제1인버터와, 상기 제1인버터의 출력신호를 입력하여 상기 테스트신호를 출력하는 제2인버터와, 상기 제1인버터의 출력신호를 게이트입력하고 이 입력레벨에 응답하여 상기 제1인버터의 입력신호를 풀다운시키는 풀다운트랜지스터를 포함하여 구성됨을 특징으로 한다. 상기 풀다운트랜지스터는 엔모스(NMOS)트랜지스터로 구성됨이 바람직하다.

상기 리던던트 드라이버는 정상 셀의 선택을 구동하는 노멀디코더의 출력신호와 상기 리던던시 테스트수단의 출력신호를 입력하는 제1논리수단과, 상기 제1논리수단의 출력신호를 입력하여 리던던트셀에 연결된 리던던트워드라인을 활성화하는 출력수단으로 구성됨을 특징으로 한다. 상기 제1논리수단은 낸드게이트로 구성되고, 상기 출력수단은 인버터로 구성됨이 바람직하다.

한편, 상기 본 발명의 구성에서 리던던트 드라이버의 제1논리수단의 출력은 상기 출력수단을 활성화하는 동시에 정상 셀에 연결된 정상 워드라인의 선택을 비선택화한다.

이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다. 도면에서 종래기술과 동일한 구성요소에 대하여는 동일한 도면 부호를 인용하였다.

도2는 본 발명에 의한 반도체 메모리장치의 디코딩 경로를 도시하고 있다. 도2의 개략적인 구성은, 어드레스를 입력하는 어드레스패드(10)와, 상기 어드레스패드(10)에 공급된 어드레스를 입력하는 어드레스버퍼(20)와, 상기 어드레스버퍼(20)의 출력신호를 입력하여 어느 특정의 정상 워드라인(normal W/L)의 선택을 구동하는 디코더(30)와, 셀 테스트신호(Rep-in Pad)를 입력하는 테스트패드(40)와, 상기 테스트패드(40)에 입력된 신호에 따라 리던던트셀의 활성화를 구동하도록 테스트신호(RED)를 출력하는 리던던시 테스트회로부(50)와, 상기 리던던시 테스트회로부(50)의 출력신호(RED)에 응답하여 정상 셀의 선택을 비선택화하면서 상기 리던던트셀을 활성화시키는 리던던트 드라이버(60)로 구성된다. 여기서 셀 테스트신호(Rep-in Pad)를 입력하는 테스트패드(40)와, 상기 테스트신호(RED)를 출력하는 리던던시 테스트회로부(50)와, 상기 리던던트셀을 활성화시키는 리던던트 드라이버(60)가 본 발명에서 신규한 구성이다.

상기 구성에서 테스트패드(40)는 칩내에 구비되는 여러 패드(Pad) 중 하나를 이용하여 쉽게 구현할 수 있다.

상기 리던던시 테스트회로부(50)는 상기 테스트패드(40)에 공급된 신호(Rep-in Pad)를 입력하는 제1인버터(52)와, 상기 제1인버터(52)의 출력신호를 입력하여 상기 테스트신호(RED)를 출력하는 제2인버터(54)와, 상기 제1인버터(52)의 출력신호를 게이트입력하고 이 입력레벨에 응답하여 상기 제1인버터(52)의 입력신호를 풀다운(pull-down)시키는 풀다운트랜지스터(56)를 포함하여 구성됨을 특징으로 한다. 상기 풀다운트랜지스터(56)는 엔모스(NMOS)트랜지스터로 실시 구성하였다.

상기 리던던트 드라이버(60)는 정상 셀의 선택을 구동하는 노멀디코더(30)의 출력신호와 상기 리던던시 테스트수단(50)의 출력신호(RED)를 입력하는 제1논리게이트(6)와, 상기 제1논리게이트(6)의 출력신호를 입력하여 리던던트셀에 연결된 리던던트워드라인(Repair W/L)을 활성화하는 출력부(8)로 구성됨을 특징으로 한다. 상기 제1논리게이트(6)는 낸드게이트(NAND gate)로 실시 구성되었고, 상기 출력부(8)는 인버터로 실시 구성되었다.

한편, 상기 구성에서 리던던트 드라이버(60)의 제1논리게이트(6)의 출력은 상기 출력부(8)를 활성화하는 동시에 정상 셀에 연결된 정상 워드라인의 선택을 비선택화도록 낸드게이트(2A)의 일입력으로 연결된다.

상기의 구성에서 본 발명에 의해 리던던시를 간단한 로직으로 실시 가능함을 알 수 있다.

상기 구성에 따른 본 발명의 작용을 설명하면 다음과 같다.

정상셀이 선택되는 동작시에는 테스트패드(40)에 테스트인에이블신호 Rep-in가 입력되지 않아서 플로팅(floating)상태를 유지하게 된다. 그러면 인버터(52)와 엔모스트랜지스터(56)로 형성되는 루프(loop)에 의하여 테스트패드(40)의 출력레벨은 논리 로우(low)가 되며, 결과적으로 테스트신호(RED)는 논리 로우가 된다. 이 테스트신호(RED)는 낸드게이트(6)에 공급되고, 결과적으로 리던던트 워드라인(Repair W/L)은 비선택된다. 그리고 디코더(30)의 출력신호가 논리 하이(high)로 입력될 때, 정상 워드라인(Normal W/L)이 선택된다.

만일 정상 워드라인(Normal W/L)에 의해서 선택되는 셀이 결함(fail)으로 판명되면 이 셀에 대하여 리던던시를 수행하여야 한다. 즉, 리페어하는 셀의 정상(pass)/결함(fail) 여부를 확인하기 위하여 테스트패드(40)에 테스트인에이블신호 Rep-in가 논리 하이로 입력된다. 그러면 인버터(52)의 출력레벨은 논리 로우가 되고, 이로부터 인버터(54)는 논리 하이를 출력하여 결과적으로 테스트신호(RED)는 논리 하이가 된다. 이 테스트신호(RED)는 낸드게이트(6)에 공급되고, 결과적으로 리던던트 워드라인(Repair W/L)은 선택된다. 물론 여기서 디코더(30)의 출력신호와 상관없이 낸드게이트(2A)가 테스트신호(RED)에 의해 디세이블되어 결과적으로 정상 워드라인(Normal W/L)이 비선택화된다.

이렇게 리던던트셀을 테스트한 후, 상기 테스트한 리던던트셀 조차도 결함으로 판명되면 또다른 리던던트셀로 리던던시를 수행하면 된다. 그래서 결함이 발생하지 않은 정상적인 리던던트셀로 리던던시를 수행함에 의해 칩의 수율을 높일 수 있다.

본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.

상술한 바와 같이, 본 발명은 리던던트셀을 먼저 테스트해보고 난 후 리던던시를 수행하므로 효과적으로 리던던시를 수행할 수 있게 된다. 그래서 칩의 수율(yield)을 개선하는 효과가 있다. 아울러서 간단한 로직으로 쉽게 본 발명을 구현할 수 있어 기존의 제조기술에 용이하게 적용할 수 있는 부가적인 효과도 얻을 수 있다.

Claims

반도체 메모리 장치에 있어서,

리던던트셀 테스트신호를 입력하는 테스트패드;

상기 테스트패드에 입력된 신호에 따라 리던던트셀의 활성화를 구동하도록 테스트신호를 출력하는 리던던시 테스트수단; 및

상기 리던던시 테스트수단의 출력신호에 응답하여 정상 셀의 선택을 비선택화하면서 상기 리던던트셀을 활성화시키는 리던던트 드라이버

를 포함하여 이루어진 반도체 메모리 장치.
제1항에 있어서,

상기 리던던시 테스트수단은 상기 테스트패드에 공급된 신호를 입력하는 제1인버터와, 상기 제1인버터의 출력신호를 입력하여 상기 테스트신호를 출력하는 제2인버터와, 상기 제1인버터의 출력신호를 게이트입력하고 이 입력레벨에 응답하여 상기 제1인버터의 입력신호를 풀다운시키는 풀다운트랜지스터를 포함하는 반도체 메모리 장치.
제2항에 있어서,

상기 풀다운트랜지스터는 엔모스트랜지스터로 구성됨을 특징으로 하는 반도체 메모리 장치.
제1항에 있어서,

상기 리던던트 드라이버는 정상 셀의 선택을 구동하는 노멀디코더의 출력신호와 상기 리던던시 테스트수단의 출력신호를 입력하는 제1논리수단과, 상기 제1논리수단의 출력신호를 입력하여 리던던트셀에 연결된 리던던트워드라인을 활성화하는 출력수단을 포함하는 반도체 메모리 장치.
제4항에 있어서,

상기 제1논리수단은 낸드게이트로 구성되고, 상기 출력수단은 인버터로 구성됨을 특징으로 하는 반도체 메모리 장치.