KR19990082996A - 스위칭가능한 동작회로를 갖는 방전 램프용 동작 회로 - Google Patents

Abstract

파워 서플라이의 짧은 인터럽션과 한정된 동작상태를 수반하는 비교적 긴 인터럽션에 의해 상이한 램프 전류를 갖춘 동작상태에서 스위칭하기 위한 간명하고 신뢰성있는 가스 방전 램프 동작회로가 개시되었다.

Description

스위칭가능한 동작회로를 갖는 방전 램프용 동작 회로 {OPERATING CIRCUIT FOR DISCHARGE LAMPS WITH SWITCHABLE OPERATING STATES}

본 발명은 부하를 위한 동작 회로에 관한 것이다. 부하로는 램프, 주로 컴팩트한 형광 램프가 부하로서 고려된다.

정류기 및 평활 커패시터를 통해 공급하는 메인을 갖춘 하프-브리지 오실레이터를 가질 수 있는 전자 밸러스트 밑 동작회로용 방전램프에 사용된다. 이 경우, 하프-브리지 오실레이터는 방전램프의 플리커링이 없고 낮은 노이즈를 갖는 동작을 위해 고주파 AC 전압 서플라이를 발생시킨다.

백열 램프 및 할로겐 백열 램프에 대한 방전 램프의 실질적인 단점은 방전 램프의 동작유닛의 경우에 디밍 기능을 구현하는 것이 불가능하다는 것이다. 이점에서, 종래기술에 속하는 제안은 방전 램프용 동작회로의 파워 서플라이에서의 인터럽션이 평가되고 더욱 크거나 작은 램프 전류를를 갖춘 다른 동작상태에서 동작하기 위해 재시작할 때 동작회로를 야기시키기 위해 트리거 신호로서 약간의 역할을 하는 개선을 제공하여 왔다. 이렇게하여 램프파워로 하여금 필요로 되는 디밍 기능으로 감소될 수 있게하는 두 개의 동작상태를 구별 및 스위칭할 수 있게 한다. 이러한 종래기술을 위해, EP 0 488 002 B1 이 참조되고 이와 연관된 우선권 서류 출원 DE 40 437 948호가 참조된다.

종래기술의 개괄적 상태로부터 출발하여, 본 발명은 동작회로를 설명하는 기술적인 문제에 기초하며, 특히 파워 서플라이 인터럽션에 의해 스위칭될 수 있는 동작상태를 가지며, 인용된 종래기술과 비교하여 사용특성에 대해 더욱 개량된 설계구조를 갖는, 방전램프용 동작회로에 기초한다.

본 발명에 따라, 이 문제는 부하를 동작시키는 회로, 특히 부하의 동작상태를 나타내는 변수를 저장하는 동작 상태 저장 디바이스 및 각각이 동작회로의 파워 서플라이에 대한 비교적 짧은 인터럽션의 경우에 작동되는, 복수 개의 부하의 동작상태사이에서 스위칭하며, 및 상기 비교적 짧은 인터럽션과 파워 서플라이에 대한 비교적 긴 인터럽션을 구별하기 위한 특정 시간을 한정하기 위해, 상기 동작 상태 저장 디바이스로부터 분리되는 타이머 회로에 의해 한정되는, 저장된 변수에 의해 표현되는 것 이외의 동작상태로 스위칭되게 하는 전환 디바이스를 갖는 방전 램프를 동작시키는 회로에 의해 해결되며, 여기서 상기 전환 디바이스는 고정된 초기 동작 상태로 스위칭하기 위해 비교적 긴 인터럽션에 의해 작동된다.

따라서, 본 발명에 따라 그 주기에 따라 파워 서플라이 인터럽션을 구별할 수 있게된다. 이 경우, 비교적 짧은 인터럽션과는 상이하게, 비교적 긴 인터럽션은 다른 동작상태로의 전환동작이 이루어지지 않게 하지만, 이전 동작상태와는 독립적으로 고유하게 고정된 동작상태로 재시작하게 한다.

인용된 EP 0 488 002 B1는 상기한 목적, 특히 쌍안정 전환 시스템을 초기상태로 전환하는 규정된 목적을 설명한다. 하지만, 이 문서는 이러한 기능을 수행하기 위한 기술적 해결책으로의 접근에 어떠한 데이터도 제공하지 않는다.

이렇게 공지된 규정된 목적으로부터 진행하여, 파워 서플라이 인터럽션을 통해 최종 동작상태를 저장하는 것으로 의도된, 저장을 설계하는 시도에 의해 시작되는 것이 명백한 것으로 여겨지며, 이러한 방식으로 일정 시간 임계치로부터 시작하여, 저장 내용으로서 최종 동작 상태를 잃는다. 이 경우에 저장 내용의 손실은 저장 내용의 한정된 초기 상태로 되는 것이 보장되어야 한다. 그러므로 파워 서플라이 인터럽션의 경우에 방전되고 파워 서플라이 인터럽션의 일정 주기로부터 시작하는 "엠티" 상태를 갖는 커패시터의 동작 상태 저장으로서 이용하는 것이 명백하다.

본 발명은 개별적으로 유익하게 실현되어야 할 두 개의 기능이 하나의 디바이스에 결합되어야 한다는 상기 명백한 접근법의 사상에 기초한다. 결과적으로, 본 발명은 "동작 상태 저장"의 기능과 "파워 서플라이 인터럽션을 위한 시간 임계치 한정"의 기능을 구별하는 것, 즉 동작 상태 저장 디바이스로부터 타이머 회로를 분리하는 것을 제공한다.

이러한 해결책의 이점은 예로서, 이산치를 발생시키는 저장의 동작상태 저장 디바이스를 위해 사용될 수 있고, 따라서 동작상태에 대해 출력신호가 양호하게 한정된다. 이것은 동시에 타이머 기능을 구현하는 것으로 의도되는 저장 디바이스로 단순히 수행될 수 없으며 그 저장 내용은 따라서 시간에 따라 "붕괴" 되어야 한다.

추가의 이점은 동작상태 저장 디바이스의 출력 변수가 소망값으로서 사용될 때 또는 소망 값을 발생시키기 위해 사용될 때 산출된다. 만일 타이머 기능이 동작 상태 저장 디바이스에서 집적되어진다면, 결과는 짧은 파워 인터럽션의 경우에 동작 상태 저장 디바이스에 저장된 변수는 거의 변경되지 않는 결과로 될 것이다. 그러나, 목적은 짧은 파워 서플라이 인터럽션 후 다른 동작상태로 스위칭하는 것이기 때문에, 이 저장된 변수는 그러한 값을 형성하기 위해 또는 또는 소망하는 값으로서 더 이상 적절치 않게 될 것이다.

본 발명에 따른 해결책에서, 대조적으로, 동작 상태 저장 디바이스로부터의 타이머 회로의 분리는 예로서, 동시적으로 타이머 회로가 미래에 짧은 파워 서플라이 인터럽션이 되는 동작 상태를 위한 저장이 되게하는 효과를 가지지만, 이 경우에 실제 동작 상태 저장 디바이스에 저장된 변수는 소망하는 값을 형성하는 역할을 한다. 그러나, 또한 동작 상태 저장 디바이스로서 임의의 파워 서플라이 인터럽션이 사용되는 경우에 트리거 신호에 의해 자동적으로 스위칭되는 디바이스에 대해서도 가능하다. 한정된 리셋팅 신호에 의해, 상기 디바이스는 초기 동작 상태에 대응하는 변수를 저장 내용으로서 유지할 수 있다. 리셋팅 신호는 타이머 회로가 비교적 긴 파워 서플라이의 긴 인터럽션을 결정할 때 트리거링된다.

전반적으로 본 발명에 따른 해결책은 비교적 긴 파워 서플라이 인터럽션 후 고유한 초기 인터럽션을 통하여 더욱 큰 동작 편리성 및 더욱 신뢰성 있고 유용한 회로 설계구조가 되게 하는 회로설계에 있어서의 개선된 수단을 가져온다.

도 1은 본 발명에 따른 동작회로의 회로 다이어그램.

도 2는 도 1에 나타낸 동잣 회로의 전기적 변수의 시간에 따른 특성을 나타낸 도.

* 도면의 주요부분에 대한 부호의 설명 *

C1; 전해 커패시터 Ra,Rb; 타이머 회로

SPA; 저장된 변수 SP; 동작 상태 저장 디바이스

SS; 리셋팅 디바이스 U; 전환 디바이스

U(N); 파워 서플라이 ZD; 스위칭 엘리먼트

본 발명의 경우에 용량성 설계구조를 가지며, 대부분의 경우 메인 정류기의 출력측에 제공되며 동작회로에 공급하는 평활 전해 커패시터를 가지는 타이머 회로가 바람직하게 제공된다. 이 평활 전해 커패시터는 임의의 경우에 동작 동안 메인 정류기에 의해 재충전되고 파워 서플라이 인터럽션 이벤트의 경우에 방전되며, 이 결과로 그 충전 상태는 시간을 한정하는 데 사용될 수 있다.

파워 서플라이 인터럽션 이벤트의 경우에 평활 전해 커패시터의 방전은 임의의 경우에 존재하는 회로성분의 소비전류에 의해, 예로서 동작 상태 저장 디바이스의 소비전류에 의해 단순한 회로 변형의 경우에 수행될 수 있다. 이 방전 동작은 회로설계 구조에 의해 규정되며, 따라서 회로의 단순성이 최대 관심사인 경우엔 유익한 구성을 제공한다.

반면에, 소비전류는 흔히 비교적 불량한 기준 변수인 데 이는, 이것들이 제조 공차에 의해 영향을 받고 온도에 매우 종속될 수 있기 때문에, 예로서 누설전류가 온도에 종속되기 때문이다. 그러므로 본 발명의 개선된 변형은 개별 방전 레지스터를 제공하며, 이것은 평활 전해 커패시터와 함께, 방전 시간 특성을 한정하며, 따라서 소망하는 타이머 기능을 제공한다. 이 방전 레지스터는 이를 통해 흐르는 전류가 상기한 소비전류를 초과하도록 디멘젼되어야 하며, 따라서 평활 전해 커패시터의 방전을 억제한다. 다시, 방전 레지스터(전압 분할의 전압 성분으로서)를 지나서 강하하는 전압은 공급된 회로성분을 위한 적절한 공급전압을 제공함을 고려할 것이 필요하다.

비교적 긴 파워 서플라이 인터럽션으로부터 비교적 짧은 파워 서플라이 인터럽션을 구별하기 위한 시간 임계치의 오버슈팅이, 예로서 상기한 평활 전해 커패시터에 의해, 스스로 동작 상태 저장 디바이스의 소망하는 한정된 초기 상태로 이미 리드하는 경우가 아니라면, 동작 상태 저장 디바이스를 초기상태로 리셋팅시키는 리셋팅 디바이스를 제공할 수 있다. 전환 디바이스는 이렇게하여 리셋트되며, 이 결과로 셋트 초기 동작 상태는 동작회로의 리스타팅시 존재한다. 이미 상기한 바와 같이 그리고 대표적 실시예에서 개시된 바와 같이- 이 리셋팅 디바이스는 동작 상태 저장 디바이스가 비교적 긴 파워 서플라이 인터럽션 또는 비교적 짧은 파워 서플라이 인터럽션의 각각의 이벤트의 경우에 저장된 변수를 변화시킬 때 주로 민감하다.

인용된 유럽 특허 명세서에서의 경우에서와 같이, 단지 두 개의 상이한 동작상태에서 스위칭하는 것은 강제적인 것이 아니다. 차라리, 3 개 이상의 동작상태를 선택하여 이것을 동작 상태 저장 디바이스에 저장하기 위해 전환 디바이스를 사용하는 것이 가능하다. 본 발명의 경우에 단지 상이한 램프 전류만을 고려할 필요가 없으며, 따라서 상이한 램프 파워 및 휘도를 고려한다. 그보단, 용어 동작상태는 매우 일반적으로 해석될 수 있고 또한 램프 시스템의 상이한 램프 또는 램프의 다수의 상이한 세그먼트의 갯수 또는 상이한 세그먼트의 동작을 의미하는 것으로 고려될 수 있다. 명확을 위해, 스위칭 오프된 전체 동작 회로가 본 명세서에서 동작상태로서 고려되지 않는 상태로 기록되어져야 한다.

본 발명의 추가 관점은 타이머 회로와 동작 상태 저장 디바이스사이에 비교기를 스위칭하는 것으로 이루어 진다. 이렇게하여 비교기에 의해 이산 변수로 변환되어야 할 타이머 회로의 출력값을, 예로서 방전 커패시터에 거리는 전압을 연속적으로 변동시키는 것이 가능하다. 이렇게하여 동작 상태 저장 디바이스는 그 한정되고 이산된 변동에 의해 동작 상태 저장 디바이스의 한정되지 않은 중간 상태를 방지하는 타이머 회로로부터 신호를 수신한다.

본 발명에 필수적인 동작회로의 성분이 도 1에 나타나 있고, 동작회로의 종래 기술의 나머지 성분은 도시하지 않았다. C1은 정류된 전압을 평활하기 위해, 동작회로에 공급하는 메인 정류기의 출력 단자 사이에 연결된 전해 커패시터를 나타낸다. 상기 평활 전해 커패시터로부터, 저압 가스 방전 램프를 위해 고주파 AC 전압 공급을 발생시키는 트랜지스터 하프-브리지 오실레이터 회로로 리드하는 서플라이 브랜치는 도시되지 않았다. 도면에 도시된 전해 커패시터(C1)의 네거티브 단자상의 하부 라인은 본 명세서에서 도시된 모든 성분에 대한 기준전위를 나타낸다.

전해 커패시터(C1)는 또한 동작 상태 저장 디바이스(SP), 특히 토글 플립-플롭을 공급한다. 토글 플립-플롭의 경우에, 반전출력이 저장된 입력값(도시되지 않음)에 피드백되고, 이 결과 클록 입력에서 에지의 경우에 토글 플립-플롭은 반전된 출력신호를 비반전 출력으로 스위칭하며 따라서 그 저장 상태를 변화시킨다. 이것은 따라서 각각의 에지와 교대하여 스위칭하는 2진 저장 엘리먼트이다. 두 개의 상이한 동작상태가 스위칭되거나 동작 상태 저장 디바이스(SP)에 저장된다면, 2진 카운터가 동작 상태 저장 디바이스(SP)로서 2진 토글 플립-플롭대신에 사용된다.

파워 서플라이가 스위칭 오프된 후, 동작 상태 저장 디바이스(SP)에는 또한 전해 커패시터(C1)을 통해 특히 전압 서플라이 단자(SPV)를 통해 일정시간 동안 전압이 공급된다.

동작 상태 저장 디바이스(SP)의 클록 입력은 각각의 파워 서플라이 인터럽션의 경우에(도시되지 않은 방식으로)구동된다. 결과적으로, 동작 상태 저장 디바이스(SP)에 저장된 변수에서의 변화가 있으며, 따라서 그 지속시간과 무관하게 각각의 파워 서플라이 인터럽션을 위한 출력신호(SPA)에서 변화가 있다. 이 클록 입력 구동은 대표적 실시예에서 다음과 같이 수행된다: 램프를 동작시키기 위한 오실레이터 회로의 구동 IC는 오실레이터 동작 동안 오실레이션에 의해 공급된다. 또한, 오실레이션이 시작되기 이전에 시작 페이즈 동안, 메인측의 정류기에 연결된 IC가 공급된다. 이 IC 공급은 파워 서플라이 인터럽션 후 IC가 전해 커패시터(C1)에 의해 공급된 도 1의 회로성분 보다 훨씬 먼저 디에너자이자이징되도록 설계된다. 클록 입력 구동을 위한 펄스는 그후 파워 서플라이가 재저장되었을 때 IC에 의해 발생된다.

동작 상태 저장 디바이스(SP)의 출력신호(SPA)는 파워 서플라이 인터럽션이 적어도 두 개의 상이한 동작 상태중의 하나를 선택하기 위해 출력신호(SPA)에 응답한 후 동작회로의 재시작시 전환 디바이스(U)에 피드백된다. 전환 디바이스(U)는 예로서 그 소망값을 위한 기준으로서 출력신호(SPA)를 사용하는 컨트롤러일 수 있다.

전해 커패시터(C1)가 저장사태를 유지하는 데 필요한 최소값 이하로 하강하는 비교적 긴 파워 서플라이 인터럽션 후 공급전압이 단자(SPV)에서 저장될 때, 플립-플롭으로서, 동작 상태 저장 디바이스(SP)가 저장 내용에 대해 한정되지 않으므로, 리셋팅 디바이스(SS)가 제공된다. 이 리셋팅 디바이스 또는 시작회로(SS)는 출력 SSA를 통해 시간제한된 신호를, 공급전압에서 상승하는 경우 그리고 설정가능한 임계값 이상에 있는 이벤트의 경우에 동작 상태 저장 디바이스(SP)의 리셋팅 단자에 공급하는 종래의 언더전압 잠금 회로이다. 이 리셋팅 디바이스는 따라서 파워 서플라이 인터럽션의 지속시간이 공급전압(Vs)으로 하여금 리셋팅 디바이스(SS)의 임계값 아래로 강하되어지게 할 때 사용된다. 이 임계값은 그것이 자신의 저장된 변수를 신뢰성있게 유지할 수 있는 동작 상태 저장 디바이스에서 공급전압에 대응하도록 셋팅된다.

도 1은 또한 가장 단순한 경우에 제너 다이오드인, 전압-제한 스위칭 엘리먼트(ZD)를 도시한다. 이 스위칭 엘리먼트(ZD)는 전해 커패시터(C1)에 걸리는 전압레벨이 동작 상태 저장 디바이스(SP), 리셋팅 디바이스(SS) 또는 전환 디바이스(U)에 손상을 주지 않게 되는 것을 보장한다.

원리적으로, 블록(ZD, SS 및 SP)(및 도시되지 않은 추가의 회로 엘리먼트)의 소비전류에 의해서만, 전해 커패시터(C1)의 방전이 비교적 짧은 파워 서플라이 인터럽션(동작상태를 스위칭시키기 위해)과 비교적 긴 파워 서플라이 인터럽션(초기 상태에서 리스타팅하기 위해) 사이에서 한계로서 추구되는 정확한 시간에 리셋팅 디바이스(SS)의 임계값으로 방전이 되도록 리셋팅 디바이스(SS)의 임계값을 디자인하는 것이 가능하다.

그러나, 상이한 누설 전류의 온도 종속관계 및 성분에서의 공차는 주로 상기 시간에서의 요동을 방해함이 발생한다. 결과적으로, 방전 레지스터(Rb)는 전압-제한 회로 엘리먼트(ZD)에 의해 제한된 전압이 존재하는 곳에 제공된다. 방전 레지스터(Rb)는 전해 커패시터(C1)를 방전시키는 모든 추가의 전류의 합 보다 큰 전류를 전도시킨다. 결과적으로, 리셋팅 디바이스(SS)의 임계값으로 공급전압(Vs)가 강하하는 시간은 전해 커패시터(C1)와 직렬로 연결된 저항기(Ra)와 방전 저항기(Rb)로 이루어 진 직렬회로의 전체 저항에 의해 결정된다. 저항기(Ra)는 블록(ZD)을 통하는 전류 흐름에 의해 전압 강하에 의해 전해 커패시터(C1)에서 존재하는 전압으로부터 블록(ZD)에 의해 한정되는 전압을 분리시키는 역할을 한다.

상기한 바와 같이, 동작 상태 저장 디바이스(SP)의 비교기 입력은 본 명세서에 개괄된 실시예에는 필요치 않은 데, 이는 언더저압 잠금 회로(SS)가 비교적 긴 파워 서플라이 인터럽션과 비교적 짧은 파워 서플라이 인터럽션 사이에서 한정된 한계를 보장하기 때문이다.

도 2는 본 발명에 따른 회로의 동작을 시간 특성에 따라 나타낸 다이어그램도이다. 제 1 행 a)는 3개의 짧은 인터럽션 그후, 3개의 비교적 긴 인터럽션(세번째 비교적 긴 인터럽션은 더 이상 도시되지 않는다) 동작 후의 시간 특성을 나타내는 파워 서플라이의 라인 전압(U(N))을 나타낸다. 이 도면에서 오실레이터(하프 브리지)는 파워 서플라이가 스위칭 오프된 직후에 멈춤다는 것이 가정되며, 즉 오실레이터의 전압 한계의 언더슈팅으로 커패시터(C1)의 전하의 하강으로 인해 그 진행이 도시되지 않았다.

제 2 행 b)에서, 전해 커패시터(C1)에서의 전압(U(C1))에 대한 표현에서 먼저 파워 서플라이가 커패시터(C1)에서 스위칭 온 된 후 커패시터(C1)는 즉시 정류기에 의해 충전된다. 파워 서플라이에 대한 인터럽션의 경우에, 전압(U(C1))은 간명을 위해 본 도면에서 선형으로 방식으로 표현된 특정한 시간 특성으로 강하한다. 사실상, 시간특성은 본 실시예의 경우에 지수적이다.

파워 서플라이에 대한 맨처음의 비교적 짧은 인터럽션의 경우에, 갑작스런 새로운 상승 이전에 전압(U(C1))은 뒤따르는 비교적 긴 인터럽션의 경우 보다 작은 정도로 강하한다.

행 c)에 도시된 바와 같이, 전압-제한 스위칭 엘리먼트(ZD)는 파워 서플라이가 스위칭 온 되었을 때 비교적 짧은 인터럽션을 통해 전류(I(ZD))를 연속적으로 전도한다. 두 개의 비교적 긴 인터럽션의 경우에, 전압(U(C1))은 스위칭 엘리먼트(ZD)의 제한 전압이 언더슈팅하는 범위로 강하하며, 이 결과 전류는 I(ZD)는 갑자기 정지한다. 그것은 파워 서플라이가 스위칭 온 된후 전압(U(C1))으로 즉시 다시 상승한다. 비교적 긴 파워 서플라이 인터럽션내에서의 순간으로브터 시작하며, 여기서 스위칭 엘리먼트(ZD)의 전압-제한 기능이 인터럽팅되며, 저항기(Rb)에 걸리는 전압(Vs)는 전압-제한 스위칭 엘리먼트(ZD)에 의해 주어진 값(Vmax)으로부터 강하한다. 여기서, 마찬가지로, 간명을 위해 실제적으로 지수적 특성이 선형적으로 표현되었다. 추가의 주기가 경과된 후, 그리고 파워 서플라이의 스위칭 오프에 대한 시간(ts)만큼 전부 경과된 후, 즉 전압(U(N))에서의 강하에 의한 오프셋트만큼 경과된 후, 공급전압(Vs)은 리셋팅 디바이스(SS)의 임계전압에 대응하는, 예시된 값(Vsmin) 이하로 강하한다. 결과적으로, 파워 서플라이가 스위칭 온 된 후 리셋팅 디바이스(SS)의의 출력(SSA)은, 제 5 행에 d)에 표현된 전압 펄스(U)(SSA)를 발생시킨다.

동작 상태 저장 디바이스(SP)의 저장된 변수를 나타내는 행 f)에서 출력 신호(U(SSA))는 다음과 같이 작용한다: 행 d)에서 펄스(U(SSA))로부터 실현되는 바와 같이, 도 2에 표현된 시간 특성의 제 1 연결은 비교적 긴 인터럽션 후 연결이다. 펄스(U(SSA))에 의해 초기상태로 리셋팅된 후, 동작 상태 저장 디바이스(SP)는 자신의 출력 전압(U(SSA))의 로우 값을 출력한다. 제 1 짧은 인터럽션은 에지로 리드하며, 그 클록 입력에서, 동작 상태 저장 디바이스(SP)의 토글 기능을 작동시키며, 저장된 변수를 스위칭시키며, 따라서 출력전압(U(SPA))을 하이 값으로 스위칭한다. 마찬가지로, 다음 비교적 긴 인터럽션 후 이전 상태로 다시 스위칭 백 한다. 3 번째 짧은 파워 서플라이 인터럽션은 또한 토글 기능을 작동시키며, 이렇게하여 다시 전압(U(SPA))의 하이 값으로 다시 리드한다. 이 값은 공급전압(Vs)이 최소값(Vmin)이상일 때 까지 한정되어 유지된다. 이것에는 전압의 (U(SSA))의에지에 의해 지시된, 점선으로 나타낸, 한정되지 않은 상태가 뒤따른다. 한정상태의 이러한 결여는 유해하지 않은 데, 이는 동작회로 및 가스 방전 램프가 이때 스위칭 오프되기 때문이다. 그러므로 재연결 후 U(SSA)의 펄스는 동작 상태 저장 디바이스의 한정된 리셋팅 또는 저장된 변수의 한정된 리셋팅을 보장한다. 동작상태에서의 이러한 변화는, 단순히 출력 상태가 한정되지 않았가 때문에 토글기능으로 되지 않고 리셋팅 디바이스(SS)의 출력전압(U(SSA))의 펄스로 된다. 이것은 이것은 후속하는 비교적 긴 파워 서플라이 인터럽션 후에 보여지며, 이것은 토글 기능에 대응하는 바와 같이, 다른 동작상태로의 변경이 있는 경우가 아니고, 전체 램프 파워로 초기상태가 다시 발생하는 경우이다.

이 동작 모드는 바람직한 데 이는 가스 방전 램프를 스위칭하기 위해 사용자가 푸시 버튼을 작동시키므로써 짧은 파워 서플라이 인터럽션 또는 짧은 연결해제를 이용하기 때문이고, 반면에 이러한 방식으로 실제 의도된 연결해제 후 가스 방전 램프의 재시작은 사용자에 의해 예견될 가능성이 없는 상태로 리드되지 않아야 한다. 램프가 비교적 긴 연결해제 후 전체 휘도로 동작되어지고 짧은 인터럽션을 통해 "디밍"되어 질 수 있는 것이 적절하다.

본 발명의 대표적 실시예는 본 발명이 그 주기에 좌우되어 파워 서플라이 인터럽션이 상이한 반응으로 리드하는 보충회로를 동작회로에 통합하기 위해, 임의의 경우에 존재하는 평활 전해 커패시터(C1)를 이용할 수 있다는 이점을 나타낸다. 평활 전해 커패시터(C1)의 규정된 커패시턴스와 저항기(Ra 및 Rb)의 디멘져닝에 의해 주어진 시간 보다 짧은 파워 서플라이 인터럽션은 리셋팅 회로(SS)의 설정 임계전압과 공동으로 가스 방전 램프 또는 동작회로의 두 개 이상의 동작상태 사이에서의 동작상태로 변하게 한다. 이렇게하여 백열 램프의 디머회로에 비교할 수 있는 휘도를 설정할 수 있게 한다. 리셋팅 디바이스(SS)에서 리셋팅 동작의 트리거링으로 인해, 설정가능한 주어진 시간 보다 긴 파워 서플라이 인터럽션은 동작회로가 재시작될 수 있게하며 따라서 초기 동작 상태에서 가스 방전 램프의 동작은 리셋트 동작 상태 저장 디바이스(SP)에 저장된 저장 변수에 의해 한정된다.

상기한 바와 같은 본 발명의 구성에 의한 전용 RC 결합에 의해 아날로그 측정 변수를 복잡하게 형성 및/또는 아날로그 측정된 변수를 이산화하기 위한 추가의 유닛에 대한 해결책 없이도 두 개 이상의 동작 상태에서 스위칭될 수 있다.

Claims (5)

1. 방전 램프 부하를 동작시키기 위한 동작 회로에 있어서,

   상기 부하의 동작 상태를 나타내는 변수(SPA)를 저장하는 동작 상태 저장 디바이스(SP); 및

   파워 서플라이([U(N)]의 비교적 짧은 각각의 인터럽션에서 작동되는 상기 부하의 복수 개의 동작 상태사이에서 스위칭하기 위해, 상기 비교적 짧은 각각의 인터럽션으로부터 비교적 긴 인터럽션을 구별하기 위해 특정시간을 한정하는, 상기 동작 상태 저장 디바이스(SP)로부터 분리하여 타이머 회로(C1,Ra,Rb)에 의해 한정되는, 상기 저장된 변수(SPA)에 의해 표현되는 것이외의 동작상태로 스위칭하기 위한 전환 디바이스(U)를 포함하며, 이 전환 디바이스(U)는 고정된 초기 동작 상태로 스위칭시키기 위해 비교적 긴 인터럽션에 의해 작동되는 것을 특징으로 하는 동작회로.
2. 제 1 항에 있어서,

   상기 타이머 회로(C1,Ra,Rb)는 파워를 공급하기 위해 메인 정류기의 출력측상에 평활 전해 커패시터(C1)를 가지며, 이 평활 전해 커패시터(C1)의 방전을 통하여 특정 시간을 한정하는 것을 특징으로 하는 동작회로.
3. 제 2 항에 있어서,

   상기 평활 전해 커패시터(C1)의 방전을 위해 시간 특성(ts)을 한정하는 방전 레지스터(Rb)를 포함하는 것을 특징으로 하는 동작회로.
4. 제 1항 내지 제 3항 중 어느 한 항에 있어서,

   특정 시간((ts))으로서 각각의 비교적 긴 인터럽션 이후에 상기 전환 디바이스(U)와 동작 상태 저장 디바이스(SP)의 한정된 리셋팅(SSA)을 위한 리셋팅 디바이스(SS)를 포함하는 것을 특징으로 하는 동작회로.
5. 제 1항 내지 제 3항 중 어느 한 항에 있어서,

   상기 전환 디바이스(U)는 두 개 이상의 동작 상태 사이에서 교대로 스위칭하는 것을 특징으로 하는 동작회로.