KR19990080622A - 반도체 장치의 질화막 형성 방법 - Google Patents

Abstract

본 발명은 반도체 장치의 질화막 형성 방법에 관한 것으로, 반도체 기판에 적어도 NH₃를 포함하는 혼합 가스가 사용되는 플라즈마 처리가 수행되어 반도체 기판의 표면이 질화되고, 플라즈마가 사용되어 상기 반도체 기판상에 질화막이 형성된다. 이와 같은 반도체 장치의 질화막 형성 방법 의해서, 질화막 형성 공정이 저온에서 수행됨으로써, 고온의 질화막 형성 공정에서 발생되는 반도체 장치의 손상을 방지할 수 있고, 고온의 열처리 공정에서 PECVD 질화막이 깨지는 것을 방지할 수 있다.

Description

반도체 장치의 질화막 형성 방법(METHOD OF FORMING NITRIDE LAYER OF SEMICONDUCTOR DEVICE)

본 발명은 반도체 장치 제조 방법에 관한 것으로, 좀 더 구체적으로는 질화막 형성 방법에 관한 것이다.

반도체 장치에 질화막을 형성하는 기존 공정의 경우, 높은 온도에서 질화막 형성 공정이 수행되기 때문에, 반도체 장치에 상기 온도로 인한 많은 손상이 발생하게 된다. LPCVD 공정으로 질화막이 형성되는 경우, 반도체 장치가 받게되는 온도는 700-800℃ 정도의 고온이다.

그러나, 질화막은 기계적 강도, 내습성, 나트륨 차폐성등의 뛰어난 이점이 있기 때문에 이러한 문제에도 불구하고 패시베이션(passivation) 공정에 주로 사용된다.

따라서, 플라즈마(plasma)를 이용한 질화막 형성 공정은, 비교적 저온(약 400℃)에서 질화막이 형성되기 때문에 상기 고온 공정으로 인한 반도체 장치가 손상되는 문제가 해결되고, 상기 이점들을 그대로 갖고 질화막이 형성되기 때문에, 상기 플라즈마를 사용하는 질화막 형성 공정은 많은 관심을 받게 되고, 상기 공정에 대한 많은 연구가 진행 중에 있다.

또한, 상기 LPCVD 공정에 의한 질화막으로 형성되던 건식 식각 정지막, 질화막 스페이서, CMP 정지막이 플라즈마를 사용하여 형성된 질화막으로 대체되고 있다.

그러나, 상기 플라즈마를 이용하여 잘화막이 반도체 장치에 형성되는 경우, 후속 공정에서 열처리를 받게되면 상기 질화막이 깨지는 문제점이 발생된다.

도 1a 내지 도 1b는 종래의 PECVD 질화막을 보여주는 도면이다.

도 1a를 참조하면, PECVD 공정으로 반도체 기판상에 형성된 질화막이 약 400℃ 이상의 열처리를 받게된 후, 깨진 영역(a)이 발생했다.

도 2는 종래의 PECVD 공정에 따른 질화막이 열처리 공정으로 받게되는 스트레스 거동을 나타내는 도면이다.

도 2를 참조하면, 질화막이 받게되는 스트레스가 약 400℃에서 온도에서부터 온도에 비례하여 증가하는 것을 알 수 있다.

도 1b를 참조하면, PECVD 공정으로 반도체 기판상에 형성된 질화막이 약 400℃ 이상의 열처리를 받게된 후, 깨진 영역(a′)이 발생했다.

도 3은 열처리 전, 후 종래에 PECVD 질화막의 본딩률을 나타내는 도면이다.

도 3을 참조하면, N-H 및 Si-H의 본딩(bonding)이 감소하면서 질화막의 깨짐이 발생되는데, 열처리를 받게 된 후, 열처리 공정 즉, 어닐링 후 상기 N-H 및 Si-H의 본딩이 각각의 웨이브 넘버(wave number) 2160cm^-1와 3350cm^-1에서 상당히 감소 되었음을 알 수 있다.

도 4a 내지 도 4c는 종래의 PECVD 공정에 따른 질화막의 형성 공정을 순차적으로 나타내는 흐름도이다.

도 4a를 참조하면, 반도체 기판(10)상에 플라즈마를 이용한 질화막 형성 공정으로 질화막(12)이 형성된다. 이 경우 형성 공정에서의 온도는 약 400℃의 온도이다. 상기 공정에 사용되는 가스는 SIH_4,N_2,그리고NH₃이다. RF 파워는 하이 파워와, 로우 파워로 동시에 공급된다. 상기 가스들을 이온화 시키기 위한 상기 하이 파워는 100W - 500W의 범위를 갖고, 상기 이온이 반도체 기판에 전달되어 반응하도록 하기 위한 상기 로우 파워는 적어도 300W를 갖는다.

도 4b를 참조하면, 잘 알려진 질화막 식각 공정으로 질화막이 패턴닝 된다.

도 4c를 참조하면, 상기 패터닝된 질화막(12)을 포함하여 반도체 기판(10)이 열처리를 받게 된다.

본 발명은 상술한 제반 문제점을 해결하기 위해 제안된 것으로서, 플라즈마를 사용하여 형성되는 질화막의 깨짐을 방지할 수 있는 질화막 형성 공정을 제공함에 그 목적이 있다.

도 1a 내지 도 1b는 종래의 PECVD 질화막을 보여주는 도면;

도 2는 종래의 PECVD 공정에 따른 질화막이 열처리 공정으로 받게되는 스트레스 거동을 나타내는 도면;

도 3은 열처리 전, 후 종래에 PECVD 질화막의 본딩(bonding)률을 나타내는 도면;

도 4a 내지 도 4c는 종래의 PECVD 공정에 따른 질화막의 형성 공정을 순차적으로 나타내는 흐름도;

도 5a 내지 도 5d는 본 발명의 PECVD 공정에 따른 질화막의 형성 공정을 순차적으로 나타내는 흐름도;

도 6은 본 발명에 따른 PECVD 질화막을 보여주는 도면.

* 도면의 주요 부분에 대한 부호의 설명

10, 100 : 반도체 기판 12, 102, 104 : 질화막

(구성)

상술한 목적을 달성하기 위해 제안된 본 발명의 특징에 의하면, 반도체 장치의 질화막 형성 방법은, 상기 반도체 기판을 적어도 NH₃를 포함하는 가스를 사용하는 플라즈마 처리로 반도체 기판의 표면을 질화시키는 공정과; 상기 반도체 기판 상에 플라즈마를 사용하여 질화막을 형성하는 공정을 포함한다.

도 5a를 참조하면, 본 발명의 실시예에 따른 신규한 반도체 장치의 질화막 형성 방법은, 상기 반도체 기판에 적어도 NH₃를 포함하는 가스를 사용하는 플라즈마 처리를 하여, 반도체 기판의 표면을 질화시킴으로써, 400℃ 이상의 고온 열처리 공정에서 플라즈마를 사용하여 형성된 질화막이 깨지는 것을 방지할 수 있다.

(실시예)

이하, 5a 내지 도 5d는 본 발명에 따른 플라즈마(plasma)를 이용한 질화막 형성 공정을 순차적으로 나타내는 도면이다.

도 5a를 참조하면, 플라즈마가 발생되는 챔버(도면 미도시)내에서 반도체 기판(100)에 프라즈마 처리가 수행되어 반도체 기판(100) 상에 20Å - 30Å 두께의 제 1 질화막(102)이 형성된다. 이 경우, 상기 챔버내의 온도는 약 400℃이다. 상기 플라즈마 처리 공정에는 N₂및 NH₃가스가 사용 되고, RF 파워는 하이 파워와, 로우 파워로 동시에 공급된다. 상기 가스들을 이온화 시키기 위한 상기 하이 파워는 100W - 500W의 범위를 갖고, 상기 이온이 반도체 기판에 전달되어 반응되도록 상기 하이 파워는 적어도 300W 정도 이다.

도 5b를 참조하면, 상기 반도체 기판(100) 상에 플라즈마가 사용되어 제 2 질화막(104)이 형성된다. 상기 공정은 인 시츄(IN-SITU) 공정이며, 약 400℃의 온도에서 수행된다. 상기 질화막 형성 공정에는 SIH_4,N_2,그리고NH₃가스가 사용된다.

RF 파워는 하이 파워와, 로우 파워로 동시에 공급 된다. 상기 가스들을 이온화 시키기 위해 상기 하이 파워는 100W - 500W 범위내에 있고, 상기 이온이 반도체 기판에 전달되어 반응되도록 상기 로우 파워는 적어도 300W이다.

도 5c를 참조하면, 상기 반도체 기판(100)상에 형성된 제 1 질화막(102) 및 제 2 질화막(104)이 잘 알려진 질화막 식각 공정을 통해 패터닝 된다.

도 5d를 참조하면, 상기 질화막들(102, 104)을 포함하는 상기 반도체 기판(100)에 대하여 열처리 공정이 수행된다.

도 6은 본 발명에 따른 PECVD 질화막을 보여주는 도면이다.

도 6을 참조하면, 앞서 서술한 바와 같은 공정에 의해서 반도체 기판(100)상에 형성된 질화막(104)을 1150℃의 온도로 3회 반복 열처리 하였을 경우, 기존 공정으로 형성된 질화막(12)(도 1a 및 도 1b 에 도시됨)에서 발생되는 깨진 영역 (a, a′)이 본 발명에 따른 질화막(104)에서는 발생되지 않는다.

본 발명은 종래의 플라즈마가 사용되어 형성된 질화막이 후속 열 처리 공정에서 깨지는 문제점을 해결한 것으로서, 높은 열처리 공정이 PECVD 질화막에 수행 되더라도 상기 질화막의 깨짐이 방지될 수 있고, 저온(약 400℃)에서 질화막이 형성됨으로써, 고온 공정에서 발생되는 반도체 장치의 손상이 방지될 수 있는 효과가 있다.

Claims (8)

1. 반도체 장치의 질화막 형성 방법에 있어서,

   상기 반도체 기판에 적어도 NH₃를 포함하는 가스를 사용하는 플라즈마 처리를 하여, 반도체 기판의 표면을 질화 시키는 공정과;

   상기 반도체 기판 상에 플라즈마를 사용하여 질화막을 형성하는 공정을 포함하는 것을 특징으로 하는 질화막 형성 방법.
2. 제 1 항에 있어서,

   상기 플라즈마 처리 공정에 사용되는 가스는 N₂및 NH₃인의 혼합가스인 것을특징으로 하는 질화막 형성 방법.
3. 제 1 항에 있어서,

   상기 프라즈마 처리 공정에 의해, 상기 반도체 기판상에 20Å - 30Å의 질화막이 형성되는 것을 특징으로 하는 질화막 형성 방법.
4. 제 1 항에 있어서,

   상기 프라즈마 처리 공정에서 상기 RF 파워는 100W - 500W 범위 내의 하이 파워(high power)와, 적어도 300W의 로우 파워(low power)인 것을 특징으로 하는 질화막 형성 방법.
5. 제 1 항에 있어서,

   상기 프라즈마 처리 공정과 상기 질화막 형성 공정은 인 시츄(in-situ)방법으로 수행되는 것을 특징으로 하는 질화막 형성 방법.
6. 제 1 항에 있어서,

   상기 질화막 형성 공정은 PECVD 공정인 것을 특징으로 하는 질화막 형성 방법.
7. 제 1 항에 있어서,

   상기 질화막 형성에 사용되는 가스는 N_2,NH_3,그리고SIH₄를 포함하는 것을 특징으로 하는 질화막 형성 방법.
8. 제 1 항에 있어서,

   상기 질화막을 형성하는 공정에서 상기 RF 파워는 100W - 500W 범위의 하이 파워(high power)와, 적어도 300W의 로우 파워(low power)인 것을 특징으로 하는 질화막 형성 방법.