KR19990077561A - Ｓｏｉ기판및그제조방법및그제조설비 - Google Patents

Ｓｏｉ기판및그제조방법및그제조설비 Download PDF

Info

Publication number
KR19990077561A
KR19990077561A KR1019990007021A KR19990007021A KR19990077561A KR 19990077561 A KR19990077561 A KR 19990077561A KR 1019990007021 A KR1019990007021 A KR 1019990007021A KR 19990007021 A KR19990007021 A KR 19990007021A KR 19990077561 A KR19990077561 A KR 19990077561A
Authority
KR
South Korea
Prior art keywords
substrate
soi substrate
manufacturing
substrates
soi
Prior art date
Application number
KR1019990007021A
Other languages
English (en)
Other versions
KR100322194B1 (ko
Inventor
아토지타다시
Original Assignee
미다라이 후지오
캐논 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미다라이 후지오, 캐논 가부시끼가이샤 filed Critical 미다라이 후지오
Publication of KR19990077561A publication Critical patent/KR19990077561A/ko
Application granted granted Critical
Publication of KR100322194B1 publication Critical patent/KR100322194B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B01—PHYSICAL OR CHEMICAL PROCESSES OR APPARATUS IN GENERAL
    • B01D—SEPARATION
    • B01D46/00—Filters or filtering processes specially modified for separating dispersed particles from gases or vapours
    • B01D46/42—Auxiliary equipment or operation thereof
    • B01D46/48—Removing dust other than cleaning filters, e.g. by using collecting trays
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F24—HEATING; RANGES; VENTILATING
    • F24F—AIR-CONDITIONING; AIR-HUMIDIFICATION; VENTILATION; USE OF AIR CURRENTS FOR SCREENING
    • F24F3/00—Air-conditioning systems in which conditioned primary air is supplied from one or more central stations to distributing units in the rooms or spaces where it may receive secondary treatment; Apparatus specially designed for such systems
    • F24F3/12—Air-conditioning systems in which conditioned primary air is supplied from one or more central stations to distributing units in the rooms or spaces where it may receive secondary treatment; Apparatus specially designed for such systems characterised by the treatment of the air otherwise than by heating and cooling
    • F24F3/16—Air-conditioning systems in which conditioned primary air is supplied from one or more central stations to distributing units in the rooms or spaces where it may receive secondary treatment; Apparatus specially designed for such systems characterised by the treatment of the air otherwise than by heating and cooling by purification, e.g. by filtering; by sterilisation; by ozonisation
    • F24F3/167—Clean rooms, i.e. enclosed spaces in which a uniform flow of filtered air is distributed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76256—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques using silicon etch back techniques, e.g. BESOI, ELTRAN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76259—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along a porous layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Combustion & Propulsion (AREA)
  • Mechanical Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Pressure Welding/Diffusion-Bonding (AREA)
  • Element Separation (AREA)
  • Weting (AREA)
  • Filtering Materials (AREA)

Abstract

고품질의 맞붙인 SOI기판의 제조방법을 제공한다. 2개 기판의 맞붙임면을 노출하는 공정은 Fed. St. 209D:USA IS규격에 있어서 클래스 1이상의 청정도를 가진 분위기에서 실시된다. 클래스 1의 크린룸은 0.1㎛이상의 먼지에 대해서 99.9999%(6N)이상의 포집효율을 가진 에어필터를 사용해서 얻을 수 있다.

Description

ＳＯＩ 기판 및 그 제조방법 및 그 제조설비{SOI SUBSTRATE AND METHOD AND SYSTEM FOR MANUFACTURING THE SAME}
본 발명은, SOI기판 및 그 제조방법 및 그 제조설비에 관한 것으로서, 특히, 2매의 기판을 맞붙이는 공정을 포함한 제조방법에 의해 얻게되는 SOI기판 및 그 제조방법 및 그 제조설비에 관한 것이다.
절연층위에 단결정실리콘층을 가진 기판은, SOI(Silicon on insulator)기판으로서 널리 알려져 있다. 이 SOI기판을 채용한 디바이스는, 통상의 벌크실리콘기판에서는 도달할 수 없는 많은 우위점을 가진다.
SOI기술의 하나로서, 옛날에는, 사파이어기판위에 실리콘단결정을 헤테로에피택셜성장시켜서 형성하는 SOS(Silicon on sapphire)기술이 알려져 있으나, 헤테로에피택셜성장에 의해 얻게 되는, 실리콘단결정층의 결정품질이 나쁘다.
SOS기술에 이어서, SIMOX(Separation by ion implanted oxygen)기술이 등장했다. 이 SIMOX기술은, 다량의 산소이온을 실리콘기판에 주입한 후에, 이 실리콘기판을 열처리함으로써, 기판표면으로부터 약 0.2㎛의 깊이에 매립된 산화막을 형성하는 기술로서 실용화되고 있다. 그러나, SIMOX기술에서는, 다량의 산소이온의 주입공정과 열처리공정에 장시간을 요하기 때문에, 생산성과 코스트면에서 불리하고, 또, 이온주입에 의해 SOI층(단결정실리콘층)에 많은 결정결함이 발생한다. 산소이온의 주입을 적게하면 산화막의 막질을 유지하는 일이 종래의 기술에서는 곤란하고, 또, 매립산화막의 두께를 변화시키는 것도 곤란하다고 말해지고 있다.
또, 다른 SOI기술로서 맞붙임 SOI기술이있다. 이 기술은, 적어도 한쪽의 기판에 산화등에 의해 절연막을 형성한 2매의 기판의 경면끼리를 밀착시켜, 이것에 열처리를 실시해서 밀착계면의 결합을 강력하게 한 후에, 어느한쪽의 이면으로부터 기판을 연마 또는 에칭함으로써, 절연막위에 임의의 두께를 가진 실리콘단결정박막을 남긴다고 하는 기술이다. 이 기술에 있어서 중요한 공정의 하나는, 실리콘기판을 박막화하는 공정이다. 즉, 이 기술에서는, 통상의 수백 ㎛의 두께의 실리콘기판을 균일하게 수 ㎛ 또는 1㎛이하의 두께까지 연마 또는 에칭할 필요가 있으나, 이와 같은 연마 또는 에칭은 그 제어성이나 균일성의 면에서 기술적으로 매우 곤란하다.
실리콘의 박막화방법은 2가지로 대별된다. 하나는, 연마만으로 행하는 BPSOI(Bonding and polishing SOI)법이고, 또하나는, 남겨야할 박막의 바로위(또는 단체의 기판을 제작할 때는 바로아래)에 에칭스톱층을 형성하고, 기판의 에칭과 에칭스톱층의 에칭의 2단계에서 실리콘박막을 형성하는 BESOI(Bonding and Etch back SOI)법이다.
BPOSI법은, 연마만으로 균일하게 1㎛이하로 실리콘을 박막화하는 것이 곤란하다. 이것을 보충하는 방법으로서, 1∼3㎛정도까지 연마에 의해 실리콘을 박막화한 후에 플라즈마에칭하는 방법이 있다. 이 플라즈마에칭은, 막두께분포를 모니터하면서, 국소플라즈마에칭의 영역을 스캔함으로써 행한다. 이 방법에 의해 막두께분포를 ±10nm정도로 할 수 있는 것이 보고되어 있다.
BESOI법은, 막두께의 균일화가 용이하다고 하는 점에서 유리하다고 말하여지고 있다. 이것은, BESOI법에서는, 미리 형성되어 있는 에칭스톱층의 위에 실리콘활성층을 에피택셜성장시키는 일이 많기 때문이다. 예를 들면, P형기판위에 붕소를 고농도로 함유한 P+-Si의 박막층과 P형 Si의 박막을 에피택셜성장법 등의 방법에 의해 적층하고, 이것을 제 1의 기판으로 한다. 그리고, 이 제 1의 기판을 산화막 등의 절연층을 사이에 두고 제 2의 기판과 맞붙인 후에, 제 1의 기판의 이면을 연삭, 연마에 의해 미리 박막화해서, 그후 남아있는 P형 Si의 박막을 선택에칭해서 P+-Si박막층을 노출시키고, 또, P+-Si박막층의 박막을 선택에칭해서 P형 Si의 박막을 노출시켜서 SOI구조를 완성시키는 것이다. 이 방법은 Maszara 등의 보고에 상세히 기술되어 있다(W.P.Maszara, J. Electrochem. Soc., Vol. 138, 341, 1991)
맞붙임면의 평탄성이 좋고, 또한 활성층의 막두께가 균일하고, 종래의 BESOI법보다 에치백의 선택성을 대여섯자릿수나 향상시키는 방법이, 일본국 특개평 5-21338호에 개시되어 있다. 일본국 특개평 5-21338호에 개시된 방법에서는, 실리콘기판의 표면을 양극화성에 의해 다공질화하고, 이위에 실리콘활성층을 에피택셜성장법에 의해 형성해서 제 1의 기판으로해서, 이 제 1의 기판을 제 2의 기판과 맞붙인다. 이 경우, 제 1의 기판의 다공질실리콘층이 BESOI법에 있어서의 에칭스톱층에 상당한다. 다공질실리콘은, 단결정 실리콘에 비해서 불산계의 에칭액에 의한 에칭레이트가 매우 높기 때문에, 고선택비를 실현할 수 있다.
일본국 특개평 5-21338호에 개시된 방법에서는, 다공질실리콘층은, 평탄한 단결정실리콘기판의 표면을 양극화성해서 형성하기 때문에, 에칭스톱층을 CVD법 등에 의해 형성하는 BESOI법에 비해서, 에피택셜성장법에 의해 형성되는 활성층의 평탄성이 좋다. 또, 다공질실리콘층위에는, 비다공질의 단결정실리콘기판위에 형성되는 에피택셜층과 거의 동등한 결정성을 가진 에피택셜층을 형성할 수 있다. 따라서, 이 방법에 의하면, 뛰어난 결정성과 뛰어난 막두께의 균일성을 가진 SOI기판을 작성할 수 있다.
K. Sakaguchi등은, 단결정실리콘기판의 표면을 양극화성에 의해 다공질화하였고, 그위에 에피택셜성장층을 형성해서 제 1기판으로 했다. 제 1의 기판과 표면을 산화시킨 제 2의 실리콘기판을 맞붙인 후에 그라인더에 의해 제 1의 기판의 이면쪽으로부터 다공질화되어 있지 않는 부분의 단결정실리콘부분을 연삭해서다공질층을 노출시켜서, HF/H2O2혼합액에 의해 다공질층만을 선택적으로 에칭함으로써, 5인치웨이퍼에서, 막두께분포가 507㎚±15㎚(±3%) 또는 96.8㎚±4.5nm(±4.7%)의 SOI층(단결정실리콘층)을 얻게됐다고 보고하고 있다. 또, K, Sakaguchi 등은, HF/H2O2혼합액에 의한 에칭에 있어서, 다공질실리콘층의 에칭속도는, 비다공질실리콘층의 에칭 속도의 105배이라고도 보고하고 있다.
제 2의 기판으로서는, 표면을 열산화한 단결정실리콘기판위에, 투명한 실리카기판을 사용할 수도 있다.
또, 다공질실리콘기판위에 형성한 에피택셜층의 표면에 열산화막을 형성해서 제 1의 기판으로하고, 산화막을 형성하고 있지 않는 제 2의 기판과 맞붙이는 방법이나, 제 1 및 제 2의 기판의 쌍방에 산화막을 형성해서 맞붙이는 방법도 있다.
활성층인 에피택셜층과 산화막(에피택셜층의 열산화막)과의 계면의 계면준위는 충분히 낮고, 또한 산화막의 두께를 임의로 제어할 수 있기 때문에, 상기의 방법에 의해, SOI구조의 특성을 충분히 발휘할 수 있는 기판을 제작할 수 있다.
상기와 같이, 맞붙임 SOI기술은, SIMOX기술보다 유망한 방법이나, 2매의 기판을 맞붙이는 공정에 과제가 있다.
맞붙임공정에 있어서, 2매의 기판의 맞붙임면에 이물이나 불순물이 존재하면, 「보이드」라 호칭되는 빈틈이 맞붙임면에 발생한다. 보이드가 발생하면, 2매의 기판을 맞붙인후의 연삭, 연마 또는 에칭에 의한 박막화의 과정에서 보이드의 부분의 SOI층에 이물에 의한 작은 구멍이 형성되거나, 이물이나 불순물에 의한 변질부분이 발생하거나 한다. 이 보이드부분의 SOI층을 찢어져서 결락되는 경우가 있다.
또, 박막화에 불산계의 에칭액을 사용하는 경우 등에는, 이물에 의해서 형성된 작은 구멍을 통해서 SOI층에 에칭액이 진입해서, 맞붙임 계면의 산화막이 크게 에칭되는 일이 있다. 이 경우, 상층의 SOI층은 찢어져서 결락한다. 또, SOI층의 변질부분이, 박막화시에 사용하는 불산계의 에칭액 등에 의해 에칭되어서 구멍이 형성되는 경우도 있으며, 이 경우도 구멍을 통해서 에칭액이 진입해서 상기와 마찬가지의 결과가 된다.
이들 결함은, 완성된 SOI기판을 농불산에 의해 에칭했을 때에 나타나는 일이 많으며, HF보이드, HF피트, HF디펙트 등으로 호칭되어, D.K.Sadana등에 의해서 상세히 보고되고 있다(D.K.Sadana et al; Proceeding 1994 IEEE International SOI Conference, Oct. 1994). 그들의 보고에 의하면, SIMOX기판에 있어서도 HF보이드는 존재하고, 산소이온을 실리콘기판에 주입할 때에 금속불순물로 오염된 부분이 SOI층의 변질부분이 되고, 이변질부분이 HF에 의해 에칭됨으로써 구멍이 형성된다고 말하여지고 있다.
실리콘반도체디바이스의 제조공정에 있어서, 기판세정이나 산화막의 에칭 등에는, 통상, 불산계의 에칭액이 사용된다. 그공정에 SOI층이 찢어져서 결락했을 경우, 파티클의 발생원으로 될 뿐만 아니라, 그 결락부분이 활성층이 되는 예정이었던 소자는, 당연한 일이지만, 전혀 동작하지 않게 된다. SOI기판을 사용한 반도체디바이스의 집적도가 올라가면, 이들 결락부가 활성영역에 닿는 확률이 증가하여, 반도체디바이스로서의 수율이 악화된다고 하는 문제가 발생한다.
또 맞붙임면에 존재했던 이물이나 불순물이 보이드를 발생시키지 않았다고 해도, 맞붙임후의 열공정에 의해 산화막이나 실리콘에 확산할 가능성이 있다.
또, 금속불순물이나 산화물계 불순물도, HF보이드를 발생시킬 것이 예상된다.
또, 외기로부터 침입하거나, 인체, 벽재, 마루재등으로 부터 미량으로 발생해서 공기속에 부유하는 붕소 등의 화학불순물은, SOI활성층속에 확산해서, 디바이스작성의 방해가 된다. 통상의 클린룸속에서 맞붙인 실리콘/산화막계면에는, 1019원자/㎤정도의 붕소가 관측된다. 이들 화학불순물의 확산은, 고품질의 SOI활성층을 형성하는 위에서 중대한 문제이다. 또, 맞붙임 SOI기판에 있어서는, HF보이드나 불순물에 관한 명확한 제품스펙이 정의되어 있지 않으나, 실제로는, 맞붙임 SOI기판의 양호품수율을 좌우하는 것이고, 제조코스트에 크게 반영된다.
이상과 같이, 맞붙임 SOI기판의 제조에 있어서, 맞붙임면에 이물이나 불순물이 부착하는 것을 방지하는 것은 매우 중요하다.
본 발명은, 상기 배경에 비추어서 이루어진 것이며, 고품위의 맞붙임 SOI기판을 제조하는 방법을 제공하는 것을 목적으로 한다.
또, 본 발명은 아울러, 수율을 향상시켜서, 제조코스트를 저감하는 것을 목적으로 한다.
도 1은 제 1의 실시형태의 제 1의 실시예에 관한 크린룸의 개요를 표시하는 단면도
도 2는 제 1의 실시형태의 제 2실시예에 관한 크린룸의 개요를 표시하는 단면도
도 3은 ELTRAN법에 의해 맞붙임 SOI기판을 제공하기 위한 크린룸의 개요를 표시하는 평면도
도 4A내지 도 4F는 ELTRAN법에 의해 맞붙임 SOI기판을 제조하는 공정을 표시하는 도면
도 5A내지 도 5E는 이온주입박리법에 의해 맞붙임 SOI기판을 제조하는 공정을 표시하는 도면
도 6은 제 2의 실시형태의 제 1의 실시예에 관한 크린룸의 개요를 표시하는 단면도
도 7은 제 2의 실시형태의 제 2의 실시예에 관한 크린룸의 개요를 표시하는 단면도
도 8은 ELTRAN법에 의해 맞붙임 SOI기판을 제조하기 위한 크린룸의 개요를 표시하는 도면
(도면의 주요부분에 대한 부호의 설명)
100, 1100: 에어필터200, 1200: 공조기
202, 1202: 에어필터210: 6N에어필터
212, 1212: 이오나이저301, 1301: 웨이퍼자동이재장치
302, 1302: 자동웨이퍼세정라인303, 1303: 자동맞붙임장치
304, 1304: 자동웨이퍼세정라인305, 1305: 자동박막화에칭장치
306, 1306: 자동화성장치307, 1307: EPI장치
308, 1308: 산화로309, 1309: 검사장치
310, 1310: 검사장치311, 1311: 보관고
312, 1312: 그라인더연삭실313, 1313: 그라인더
400: 단결정실리콘기판(제 1기판)401: 다공질실리콘
402: 단결정실리콘403: 산화막
410: 실리콘기판(제 2기판)
500: 단결정실리콘기판(제 1기판)
501: 이온주입층502: 단결정실리콘층
503: 절연층510: 실리콘기판(제 2기판)
1210: PTFE에어필터1201, 1211: 케미컬필터
본 발명에 관한 SOI기판의 제조방법은, 2매의 기판을 맞붙임하는 공정을 포함한 SOI기판의 제조방법으로서, 적어도, 2매의 기판의 맞붙임면이 노출하는 공정을 Fed.St.209D:USA IS규격에 있어서의 클래스 1이상의 청정도를 가진 분위기내에 있어서 실시하는 것을 특징으로 한다.
상기의 SOI기판의 제조방법에 있어서, 상기 클래스 1의 청정도의 분위기는, 예를 들면, 0.1㎛이상의 먼지에 대해서 99.9999%의 포집효율을 가진 에어필터를 사용해서 얻을 수 있다.
상기의 SOI기판의 제조방법에 있어서, 상기 클래스 1의 청정도의 분위기는, 예를 들면, 0.1㎛이상의 먼지에 대해서 99.99999%이상의 포집효율을 가진 에어필터를 사용해서 얻을 수 있다. 이 에어필터는, PTFE(polytetrafluoroethylene)을 여과재로하는 에어필터인 것이 바람직하다.
본 발명에 관한 다른 SOI기판의 제조방법은, 2매의 기판을 맞붙이는 공정을 포함한 SOI기판의 제조방법으로서, 적어도, 2매의 기판의 맞붙임면이 노출하는 공정을, PTFE(polytetra fluoro ethylene)를 여과재로하는 에어필터에 의해 여과된 청정공기내에서 실시하는 것을 특징으로 한다.
상기의 SOI기판의 제조방법에 있어서, 적어도 2매의 기판의 맞붙임면이 노출하는 공정을, 상기 에어필터외에, 케미컬필터에 의해 여과된 청정공기내에서 실시하는 것이 바람직하다.
상기의 SOI기판의 제조방법에 있어서, 적어도 2매의 기판의 맞붙임면이 노출하는 공정을, 상기 에어필터를 통과해서 하강하는 청정공기흐름속에서 실시하는 것이 바람직하다.
상기의 SOI기판의 제조방법에 있어서, 상기 에어필터는, 클린룸의 천정의 전체면중, 적어도 2매의 기판의 맞붙임면이 노출하는 공정을 실시하는 장치의 위쪽에 배치되어 있는 것이 바람직하다.
상기의 SOI기판의 제조방법에 있어서, 상기 에어필터는, 클린룸의 천정외에, 맞붙임면이 노출한 기판을 처리하는 장치에 설치되어 있는 것이 바람직하다.
상기의 SOI기판의 제조방법에 있어서, 적어도 2매의 기판의 맞붙임면이 노출하는 공정을 실시하기 위한 영역내의 물질의 대전을 방지하는 것이 바람직하다.
상기의 SOI기판의 제조방법에 있어서, 맞붙임면을 형성 또는 처리하는 장치에 연결된 가스배관의 전부 또는 일부에 CRP관을 사용하는 것이 바람직하다.
상기의 SOI기판의 제조방법에 있어서, 적어도 2매의 기판의 맞붙임면이 노출하는 공정을, 국소 클린룸방식에 의해 청정도가 확보된 환경내에서 실시하고, 상기 필터는 맞붙임면이 노출하는 공정을 실시하기 위하여 국소클린룸화된 각 장치 및 각 장치사이의 반송장치에 각각 구비되어 있는 것이 바람직하다.
상기의 SOI기판의 제조방법에 있어서, 2매의 기판을 맞붙이는 장치로서, 맞붙임에 있어서 사람에 의한 조작을 필요로 하지 않는 자동장치를 사용하는 것이 바람직하다.
본 발명에 관한 다른 SOI기판의 제조방법은, 2매의 기판을 맞붙이는 공정을 포함한 SOI기판의 제조방법으로서, 제조된 SOI기판을 49%농 HF용액에 15분간 담근후에 발생하는 보이드의 밀도가 0.5개/㎠이하가 되도록, 2매의 기판의 맞붙임면에 부착할 수 있는 먼지를 배제한 환경에서 SOI기판을 제조하는 것을 특징으로 한다.
본 발명에 관한 다른 SOI기판의 제조방법은, 2매의 기판을 맞붙이는 공정을 포함한 SOI기판의 제조방법으로서, 제조된 SOI기판의 맞붙임계면에 존재하는 붕소의 농도가 1×1016원자/㎤이하가 되도록, 2매의 기판의 맞붙임면을 오염시킬 수 있는 화학적 불순물을 배제한 환경에서 SOI기판을 제조하는 것을 특징으로 한다.
상기의 각 SOI기판의 제조방법은, 기판에 다공질층을 형성하고, 이 다공질층위에 단결정층을 함유한 비다공질층을 형성한 제 1의 기판을 작성하는 공정과, 상기 제 1의 기판과 별도준비한 제 2의 기판을 상기 비다공질층을 안쪽으로 해서 맞붙이는 공정과, 맞붙인 기판으로부터 상기 제 1의 기판쪽을 제거해서, 상기 제 2의기판쪽의 표면에 다공질층을 남기는 공정과, 상기 제 2의 기판쪽의 표면에 잔류하는 다공질층을 에칭하는 공정을 포함한 제조공정에 적용할 수 있다.
상기의 각 SOI기판의 제조방법은, 제 1의 기판에 이온을 주입해서 내부에 미소공동층을 형성하는 공정과, 미소공동층이 형성된 제 1의 기판과 별도 준비한 제 2의 기판을 맞붙이는 공정과, 맞붙인 기판을 미소공동층에서 분리하는 공정과, 상기 제 1의 기판쪽에 잔류하는 미소공동층을 제거하는 공정을 포함한 제조공정에 적용할 수 있다.
상기의 각 SOI기판의 제조방법은, 제 1의 기판에 산화막을 형성하는 공정과, 산화막이 형성된 제 1의 기판과 별도 준비한 제 2의 기판을 상기 산화막을 안쪽으로 해서 맞붙이는 공정과, 맞붙인 기판의 상기 제 1의 기판쪽을 연삭하고, 그후, 또 박막화하는 공정을 포함한 제조공정에 적용할 수 있다.
본 발명에 관한 다른 SOI기판은, 2매의 기판을 맞붙이는 공정을 포함하느 제조방법에 의해 제조된 SOI기판으로서, 49%농 HF용액에 15분간 담근경우에 발생하는 보이드의 밀도가 0.5개/㎠이하인 것을 특징으로 한다.
본 발명에 관한 다른 SOI기판은, 2매의 기판을 맞붙이는 공정을 포함한 제조방법에 의해 제조된 SOI기판으로서, 49%농 HF용액에 15분간 담근 경우에 발생하는 보이드의 밀도가 평균해서 0.5개/㎠이하인 것을 특징으로 한다.
본 발명에 관한 다른 SOI기판은, 2매의 기판을 맞붙이는 공정을 포함한 제조방법에 의해 제조된 SOI기판으로서, 맞붙임 계면에 존재하는 붕소의 농도가 1×1016원자/㎤이하인 것을 특징으로 한다.
본 발명에 관한 다른 SOI기판은, 2매의 기판을 맞붙이는 공정을 포함한 제조방법에 의해 제조된 SOI기판으로서, 맞붙임 계면에 존재하는 붕소의 농도가 평균해서 1×1016원자/㎤이하인 것을 특징으로 한다.
본 발명에 관한 제조설비는, 상기의 제조방법의 실시예 썩알맞다.
또한, 본 발명의 목적, 구성, 효과는 첨부도면을 참조해서, 다음의 본 발명의 실시형태의 상세한 설명으로부터 명백해 질 것이다.
본 발명의 실시형태에 관한 맞붙임 SOI기판의 제조방법에서는 0.1미크론이상의 먼지가 1입방피트당 39개이하인 환경하에서 맞붙임 SOI기판을 제조하고, 이에 의해 기판세정이나 에칭공정에 있어서 사용되는 불산 등의 화학약품에 의한 SOI층 등의 변질을 저감한다.
[제 1의 실시형태]
이 실시형태에서는, Fed. St. 209D:USA IS규격에서 클래스 1이상의 청정도를 가진 청정공기이외에는 맞붙임대상의 클래스 1이상의 청정도를 가진 청정공기이외에는 맞붙임대상의 기판의 맞붙임면을 노출시키지 않고 맞붙임기판을 제조하는 방법을 개시한다. 이 제조방법에 의하면, 먼지 등의 이물이 맞붙임면에 부착하는 것을 방지하고, 기판세정이나 에칭공정에 있어서 사용되는 불산 등의 화학약품에 의한 SOI층 등의 변질을 저감할 수 있다.
이 실시형태에 관한 제조설비에서는, 0.1미크론이상의 먼지에 대해서 99.9999%(6N)이상의 포집효율을 가진 에어필터(이하, 6N에어필터라고도 함)를, 풍속이 제어된 수직하강흐름(Down Flow)의 상류에 설치하고, 이에 의해, 0.1미크론이상의 먼지가 1입방피트당 39개이하인 청정도의 클린룸을 구성한다. 6N에어필터는, 예를 들면, 유리여과재, 또는, 저압력손실형의 PTFE(Polytetra Fluoroethy lene)여과재에 의해 구성할 수 있다.
또, 이 실시형태에 관한 제조설비에서는, 클린룸내에 있어서의 대전에 대해서도 고려되고 있다. 실리콘웨이퍼의 세정공정, 특히 세정후의 건조공정에서는 웨이퍼에 다량의 공기를 뿜어내어 회전물기제거를 행하기 때문에, 이 다량의 공기와 웨이퍼와의 마찰에 의해 수천볼트이상의 정전기가 대전하여, 먼지를 끌어 당겨버린다. 또, 클린룸내에 있어서는, 대전처리된 비품을 사용하는 것은 물론이지만, 웨이퍼를 수납, 반송하기 위한 테프론제의 웨이퍼캐리어나 반송박스, 또 고무나 비닐 등의 절연성이 장갑 등에는, 대전방지처리되어있지 않는 것이 아직 많이 있으며, 이런 것들이 마찰에 의해 대전하면, 주변의 가벼운 먼지를 끌어당겨 버린다.
그래서, 이 실시형태에 관한 제조설비에서는, 클린룸내의 모든 물질의 대전을 극력방지하기 위한 기구를 설치해서, 모든 물질에 대한 먼지의 부착을 방지한다. 특히, 이 실시형태에 관한 제조설비에서는, 맞붙임면에 먼지/이물이 부착하는 것을 최소한으로 억제하고 있다.
또, 종래의 클래스 100∼1000정도의 클린룸이라도, SMIF(Standard Mechanical Interface)등의 국소클린룸방식을 채용함으로써, 본 발명에 관한 제조방법을 실시할 수 있다.
SMIF등의 국소클린룸방식은, 바깥쪽의 클린룸과 격리된 장치내에 웨이퍼장전기구와 이 장치로부터의 웨이퍼회수기구를 가진 장치사이 반송용국소클린박스시스템을 사용하는 방식이다. 이 방식에 의하면, 제조공정도중의 기판이, 클래스 100∼1000정도의 바깥쪽의 클린룸의 분위기에 웨이퍼가 노출되는 일은 없다.
본 발명의 썩알맞는 실시형태에 관한 제조방법에 의해 제조된 맞붙임 SOI기판을 49%농 HF용액에 15분간 담그었을 때에 발생하는 HF보이드의 밀도는 0.5개/㎠이하이다.
HF보이드의 밀도가 0.5개/㎠로 되는 것은, 1입방피트당 0.1미크론이상의 먼지가, 39개이하라고 하는, Fed. St. 209D:USA IS규격에서 클래스 1이상의청정도, 즉, 1입방㎝당 0.1미크론이상의 먼지가, 0.00137개이하의 청정도와 대응하고 있다.
먼지가 균일한 분포를 하고 있다고 가정해서, 통상의 40㎝/s의 풍속의 수직하강흐름(Down Flow)속의 웨이퍼를 방치했다고 하면, 10초간에 단위면적당 0.55개의 먼지가 통과하는 것으로 된다 즉, USA IS규격에 있어서의 클래스 1의 클린룸에서는, 40㎝/s웨이퍼를 수직하강흐름(Down Flow)에 대해서 웨이퍼를 수직으로해서 10초간 방치하면 0.55개/㎠의 먼지가 웨이퍼에 뿜어대게될 가능성이 있다.
이 실시형태에 관한 제조설비에서는, 마루면에 대해서 평행, 즉, 수직하강흐름(Down Flow)에 대해서 수직으로 해서 웨이퍼를 웨이퍼캐리어로부터 1조식 꺼내어 스테이지위에서 맞붙인다. 웨이퍼캐리어로부터 웨이퍼를 꺼내어 맞붙일 때까지에 소요되는 시간을 10초이하이다. 이 동안에 기판에 뿜어낸 먼지의 모두가 HF보이드를 발생시킨다고 가정하면, USA IS규격에 있어서의 클래스 1의 클린룸에서 10초이내에 웨이퍼를 맞붙였을 경우에 HF보이드밀도는 0.5개/㎠이하로 된다고 생각된다.
이하, 이 실시형태를 보다 구체화한 실시예를 든다
[제 1의 실시예]
도 1은, 제 1의 실시형태의 제 1의 실시예에 관한 크린룸의 개요를 표시한 단면도이다. 제 1의 실시예에 관한 클린룸에는, 맞붙임 SOI기판을 제조하기 위한 각종장치가 구비되어 있다.
제 1의 실시예에서는, 도 1에 표시한 바와 같이, 다운플로베이방식에 의해, 0.1미크론이상의 먼지에 대해서 99.9999%(6N)이상의 포집효율을 가진 에어필터(6N에어필터)를 사용해서 Fed, St. 209D:USA IS규격에 있어서의 클래스 1의 클린룸을 구성하고 있다.
구체적으로는, 이 클린룸은, 마루아래스페이스 2.5m, 마루위스페이스 3.0m, 천정뒤스페이스 2.0m로 구성되어 있다. 또, 이 클린룸에서는, 마루아래스페이스와 마루위스페이스는, 공기가 통과하는 그물형상구조의 마루(그레이팅마루)에 의해 구획되어 있다. 또, 베이영역에서는, 천정뒤에 6N에어필터(100)가 설치되고, 천정뒤에서부터 마루를 향해서, 또 마루를 통과해서 마루아래로 향해서, 6N에어필터(100)를 통해서 청정공기가 0.3∼0.45m/s정도의 풍속의 수직하강흐름(Down Flow)으로서 보내진다.
마루아래로 보내진 공기는, 베이영역인접의 리턴스페이스를 통과해서 천정뒤로 되돌아가, 재차 6N에어필터(100)를 통과해서 순환한다. 이 리턴스페이스와 베이스영역과는, 마루위에서는, 벽이나 스루더월(through the wall)장치에 의해 완전히 간막이되어 있다. 또, 각 장치내의 에어필터도 모두 6N에어필터에 의해 구성되어 있다. 따라서, 제조공정도중의 기판은, 6N에어필터를 통과한 청정공기에 밖에 노출되지 않는다.
이상과 같이 구성된 클린룸의 속은, 0.1미크론이상의 먼지가 1입방피트당 39개이하(0.1미크론이상의 먼지가 1입방 ㎝당 0.00137개이하)이고, Fed. St. 209D:USA IS규격에 있어서의 클래스 1이상의 청정도가 실현되고 있다. 베이영역내의 29점의 측정점에 있어서 3회씩 0.1미크론이상의 입자가 측정가능한 먼지계에 의해 1입방피트이상의 공기를 흡인해서 공기속의 파티클밀도를 계측하였던 바, 그 결과는 모두 0개/1입방피트였다.
표 1은, 도 1에 표시한 클래스 1의 클린룸내에서 제조된 맞붙임 SOI기판과 클래스 100의 클린룸에서 제조된 맞붙임 SOI기판(비교예 1)을 각각 농불산(49%)에 의해 15분간 에칭했을 때의 HF보이드의 밀도를 표시하고 있다. 또한, 제조한 맞붙임 SOI기판은, 양자 다같이 SOI막두께가 200nm, 매립산화막이 200nm이었다.
클린룸 HF보이드밀도
실시예 1 클래스 1 평균 0.22개/㎠
비교예 1 클래스 100 평균 0.89개/㎠
표 1에 표시한 바와 같이 다운플로베방식에 의해, 0.1미크론이상의 먼지에 대해서 99.9999%(6N)이상의 포집효율을 가진 에어필터를 사용한 클래스 1의 클린룸을 구성함으로써, 맞붙임면의 파티클/이물을 저감할 수 있었고, 그 결과, HF보이드밀도를 대폭적으로 저감할 수 있었다.
또한, 제 1의 실시예에서는, 베이와 리턴스페이스가 번갈아 구성되는 베이방식의 클린룸에 관한 것이나, 예를 들면, 2중구조의 클린룸에 있어서, 안쪽의 방 천정전체면에 에어필터를 설치하고, 바깥쪽을 리턴스페이스로 했을 경우에 있어서도, 마찬가지의 효과를 기대할 수 있다.
[제 2의 실시예]
도 2는, 본 실시형태의 제 2의 실시예에 관한 클린룸의 개요를 표시한 단면도이다. 또한, 제 2의 실시예에 관한 클린룸에는, 도시한 장치이외에도, 맞붙임 SOI기판을 제조하기 위한 각종 장치가 구비되어 있다.
제 2의 실시예에서는, 클래스 1의 베이영역, 즉, 제조공정도중의 기판이 노출하는 영역에서는, 도 2에 표시한 바와 같이, 천정에 클린룸내에 있어서의 여러가지의 물질의 대전을 방지하기 위한 이오나이저(212)를 설치하고 있다. 이 이오나이저(212)에 의한 제전효과에 의해 웨이퍼, 웨이퍼캐리어 등에의 파티클에 부착을 방지할 수 있다.
클린룸내에 있어서의 대전에 대해서는, 실리콘웨이퍼의 세정공정, 특히 세정한 후의 건조공정에 주의할 필요가 있다. 이 건조공정에서는, 웨이퍼에 다량의 공기를 뿜어대어 회전물끼제거를 행하기 때문에, 이 다량의 공기와 웨이퍼와의 마찰에 의해 수천볼트이상의 정전기가 발생하여, 먼지를 끌어당기고 만다. 또, 클린룸내에 있어서도, 대전방지처리된 비품을 사용하는 것은 물론이나, 웨이퍼를 수납반송하기 위한 테프론제의 웨이퍼캐리어나 반송박스, 또 고무나 비닐 등의 절연성의 장갑 등에는, 대전방지처리되어 있지 않는 것이 아직 많아, 이것들이 마찰에 의해 대전하면, 주변의 가벼운 먼지를 끌어 당겨 버린다.
이오나이저는, 제전에 필요한 전하, 즉, 대전물체의 전하와 역극성의 전하를 만들고, 이것을 대전물체에 공급해서, 제전하는 장치이다. 이들 역극성의 전하는, 예를 들면, 전계와 같은 전기에너지에 의해 기체분자를 전리해서, 양음의 이온쌍을 발생시킴으로써 생성된다.
표 2는 도 2에 표시한 클래스 1의 클린룸에서 제조된 맞붙임 SOI기판과, 종래의 클래스 100의 클린룸에서 제조된 맞붙임 SOI기판(비교예 1)을, 각각 농불산(49%)에 의해 15분간 에칭했을 때의 HF보이드밀도를 비교한 표이다. 또한, 제조한 맞붙임 SOI기판은, 양자 다같이 SOI막두께가 200nm, 매립산화막이 200nm이었다.
클린룸 이오나이저 HF보이드밀도
실시예 1 클래스 1 있음 평균 0.09개/㎠
비교예 1 클래스 100 없음 평균 0.89개/㎠
표 2에 표시한 바와 같이, 다운플로베이방식에 의해, 0.1미크론이상의 먼지에 대해서 99.9999%(6N)이상의 포집효율을 가진 에어필터를 사용한 클래스 1의 클린룸을 구성하였고, 또 이오나이저를 천정에 설치해서 클린룸내의 웨이퍼나 웨이퍼캐리어 등의 여러가지의 물질의 대전을 방지함으로써, 맞붙임면의 파티클/이물의 양을 현저하게 저감할 수 있었다. 따라서, HF보이드밀도를 대폭적으로 저감할 수 있었다.
제 2실시예에서는, 이오나이저(212)로서, 휴글일렉트로닉스회사의 DC형 MODEL442를 채용하였고, 이것을 6N에어필터(210)의 아래에 설치했다. 단, 에어샤워에 설치하기 위한 이오나이저나 국소적으로 설치하기 위한 소형의 이오나이저 등, 마찬가지의 제전효과를 주효하는 다른 회사의 동등품을 조합해서 사용해도 된다.
제 2실시예는 베이와 리턴스페이스가 번갈아 구성되는 베어방식의 클린룸에 관한 것이나, 예를 들면, 2중구조의 클린룸에 있어서, 안쪽의 방 천정전체면에 에어필터를 설치하고, 바깥쪽을 리턴스페이스로 했을 경우에 있어서도, 적어도 맞붙임면의 형성, 즉, 맞붙임용의 2매의 기판의 세정공정이 완료하고나서 부터 맞붙임공정 이르기 까지의 영역을 벽 등에 의해 간막이하고, 6N에어필터를 사용함으로써 마찬가지의 효과를 기대할 수 있다.
또한, 도 2에 있어서, (200)은 공조기, (202)는 에어필터이다.
[제 3의 실시예]
제 3의 실시예에서는, 클래스 100의 클린룸에 있어서, 제조장치에 6N에어필터를 구비하는 SMIF시스템을 채용하는 동시에, 맞붙임면이 형성되고 나서부터 맞붙임공정에 이루기 까지의 공정을 실시하기 위한 장치의 내부 및 장치 사이에 있어서의 웨이퍼의 반송에 6N에어피터를 구비하는 SMIF시스템을 채용한다.
SMIF시스템은, SMIF포드와 SMIF인클로저부착 반도체제조장치외에, SMIF암, SMIF로더 등의 로봇으로 구성된다.
SMIF포드는, 웨이퍼캐리어의 반송, 보관용의 밀폐성이 높은 케이스/콘테이너로서, 청정한 불활성가스 등을 봉입해서 사용된다. SMIF 포드내의 웨이퍼캐리어는, 6N에어필터가 장비된 국소클린룸의 SMIF인클로저내에서, 웨이퍼캐리어장전기구 및 회수기구를 가진 전용의 SMIF암이나, SMIF로더 등의 로봇에 의해 반도체제조장치내에 출입되고, 외부의 클린룸과 웨이퍼, 혹은 인체와 웨이퍼는 완전히 격리되어 있다.
맞붙임면이 형성되고 나서 부터 맞붙임공정에 이르기 까지의 공정을 실시하기 위한 장치의 내부 및 장치사이의 SMIF인클로저에도, 6N에어필터를 장비하는 것이 바람직하다.
이와 같이, SMIF방식 등의 국소클린룸방식을 채용했을 경우에 있어서도, 웨이퍼가 노출되는 환경을 제 1 및 제 2의 실시예와 마찬가지로 함으로써, 제 1 및 제 2의 실시예와 마찬가지의 효과를 얻을 수 있다.
[제 4의 실시예]
제 4의 실시예는, 맞붙임 SOI기판의 제조방법의 하나인 ELTRAN법에 관한 것이다. 개략적으로는, ELTRAN법은, 기판의 표면을 다공질화하고, 그 위에, 단결정층을 포함하는 비다공질층을 형성한 제 1의 기판의 표면쪽을, 별도 준비한 제 2의 기판에 맞붙이고, 그후, 제 1의 기판쪽을 제거하여, 제 2의 기판쪽의 표면에 잔류하는 다공질층을 선택적으로 제거함으로써, 제 1의 기판의 단결정층을 제 2의 기판에 모사하는 방법이다.
도 3은, ELTRAN법에 의해 맞붙임 SOI기판을 제조하기 위한 클린룸의 개요를 표시한 평면도이다.
도 3에 표시한 클린룸은, 베어방식의 클린룸이다. 도 3에 있어서, 「클래스 1베이」의 영역은, 천정전체면에 6N에어필터가 설치된 영역이며, 0.3∼0.45m/s정도로 풍속이 제어된 청정공기에 의한 수직하강류(다운플로)가 형성되어 있다.
구체적으로는, 이 클린룸은, 마루아래 스페이스 2.5m, 마루위스페이스 3.0m, 천정뒤스페이스 2.0m로 구성되어 있다. 또, 이 클린룸에서는, 마루아래 스페이스와 마루위 스페이스는, 공기가 통과하는 망상구조의 마루(그레이딩마루)로 간막이 되어 있다. 또, 베이영역에서는, 천정뒤에 6N에어필터가 설치되고, 천정뒤에서부터 마루를 향해서, 또 마루를 통해서 마루아래를 햐해서, 6N에어필터를 통과한 청정공기가 0.3∼0.45m/s정도의 풍속의 수직하강류(다운플로)로서 보내진다. 마루아래로 보내진 공기는, 베어링여역에 인접한 리턴스페이스(유틸리티영역)을 통해서 천정뒤에 복귀하고, 재차 6N에어필터를 통해서 순환한다. 이 리턴스페이스와 베이영역은 마루위에서는, 벽이나 스루더월장치에의해 완전히 간막이 되어 있다.
각 장치(301∼308)내의 필터도 모두 6N에어필터로 구성되어 있다. 따라서, 제조공정의 도중의 기판은, 6N에어필터를 통과한 청정공기에만 노출된다.
제 4의 실시예에 관한 크린룸에서는 0.1미크론이상의 먼지가 1입방피트당 39개이하(0.1미크론이상의 먼지가 1입방 ㎝당 0.00137개이하)이며, Fed. St. 209D:USA IS규격에 있어서의 클래스 1이상의 청정도가 실현되고 있다. 베이영역내의 29점의 측정점에 있어서 3회씩, 0.1미크론이상의 입자가 측정가능한 먼지측정에 의해 1입방피트이상의 공기를 흡인해서 공기중의 파티클밀도를 계측하였던 바, 그결과는, 모두 0개/1입방피트였다.
제 4의 실시예에서는, 자동화성장치(306), 에어택셜성장장치(Epi장치)(307), 산화로(308), 웨이퍼자동이재장치(301), 자동웨이퍼세정라인(302), 자동맞붙임장치 (303)가 설치되고 있는 클래스 1베이내의 천정에는 이오나이저가 설치되어 있고, 이에 의해 웨이퍼의 장전, 인출시등으로 대전한 웨이퍼나 웨이퍼캐리어의 대전제거가 행하여 진다.
이하, 도 3에 표시한 클린룸에 있어서의 ELTRAN법에 의한 맞붙임 SOI기판의 제조공정을 설명한다. 도 4A내지 도 4F는 ELTRAN법에 의한 맞붙임 SOI기판의 제조방법을 공정순으로 표시한 도면이다.
먼저, 도 4A에 표시한 공정에서는 자동화성장치(306)에 의해 단결정 실리콘기판(400)을 양극화성해서 다공질실리콘(401)을 형성한다. 이때 단결정실리콘기판(400)을 다공질화하는 두께는, 예를 들면 수 ㎛∼수 10㎛가 썩알맞으나, 기판전체를 양극화성해도 상관없다.
다공질실리콘층을 형성하는 데는, P형의 단결정실리콘기판(400)을 준비하는 것이 바람직하다. 또한, N형의 단결정실리콘기판을 사용하는 것도 가능하나, 저저항의 기판을 준비하거나, 또는, 양극화성시에, 기판표면에 광을 조사함으로써 홀의 생성을 촉진할 필요가 있다.
제 4의 실시예에서는, P형 단결정 실리콘기판(400)을 자동웨이퍼세정라인 (302)에서 세정한 후에, 자동화성장치(306)에 의해, 그 P형 단결정실리콘기판(400)의 한쪽면의 표면을 약 10㎛로 양극화성해서, 다공질실리콘층(401)을 형성했다.
이어서, 도 4B에 표시한 공정에서는, 다공질실리콘층(401)위에 비다공질의 단결정실리콘층(402)을 에피택셜성장시킨다. 에피택셜성장은, 일반적인 열 CVD법, 감압 CVD법, 플라즈마 CVD법, 분자선 에피택셜성장법, 스퍼터법 등에 의해 행할 수 있다. 제 4의 실시예에서는, 다공질실리콘층(401)의 구멍벽부분을 산화로 (308)에 의해 약간 표면산화한 후에, 에피택셜성장장치(Epi장치)(307)에 의해 단결정실리콘층(402)을 형성했다. 에피택셜성장시킨 층의 막두께는, SOI활성층량과 매립산화막으로 소비되는 양 외의, 세정등에서 감소하는 양을 예상한 설계치로 하면 된다.
도 4C에 표시한 공정에서는, 산화로(308)에 의해 단결정실리콘층(에피택셜층)(402)의 표면을 산화하고, 소정두께의 매립산화막(403)을 형성한다.
도 4D에 표시한 공정에서는, 다공질실리콘층(401), 단결정실리콘층(402) 및 산화막(403)이 형성된 기판(400), 즉, 제 1의 기판과, 제 2의 기판이되는 실리콘기판(410)을 준비한다. 지지기판(410)으로서는, 실리콘기판의 표면을 산화한 기판, 석영유리기판, 결정화유리기판외의, 임의의 기판상에 산화막을 퇴적한 기판등을 선택할 수도 있다. 제 4의 실시예에서는, 지지기판으로서, 표면이 산화되어 있지 않는 실리콘기판을 선택했다. 그리고, 다공질실리콘층(401), 단결정실리콘층 (402) 및 산화막(403)이 형성된 기판(400)과, 실리콘기판(지지기판)(410)을 자동웨이퍼세정라인(302)에 의해 세정했다.
여기서, 제 1 및 제 2의 기판 혹은 한쪽의 기판을 플라즈마 분위기속에서 노출해서 표면의 산화막을 활성화해서, 맞붙인 강도를 향상시키는 방법도 있다. 이때 사용하는 가스는 산소가 바람직하나, 그 외에도 대기(산소/질소의 혼합가스), 질소, 수소 등의 가스나, 아르곤, 헬륨 등의 불활성가스나, 암모니아 등의 분자가스등을 사용할 수도 있다.
도 4E에 표시한 공정에서는, 세정된 양기판을 자동웨이퍼세정라인(302)으로부터 자동맞붙임 장치(303)에 반송해서, 이 자동맞붙임장치(303)에 의해 양기판을 맞붙이다. 제 4의 실시예에 관한 클린룸에서는, 자동웨이퍼세정라인(302)의 언로더부분으로부터 자동맞붙임장치(303)까지의 영역의 천정에는, 이오나이저가 다수설치되고, 웨이퍼의 장전, 인출시 등으로 대전된 웨이퍼나 웨이퍼캐리어의 대전제거가 행하여 진다.
다음에, 맞붙인 기판이 열처리되어 맞붙임강도를 저하시킨다. 열처리온도는 어느 정도고온이 바람직하다. 하지만, 온도가 너무 높으면 다공질실리콘층의 구조가 변화되거나, 기판내에 함유된 불순물이 단결정실리콘(에어택설층)(402)내로 확산된다. 이 때문에 그러한 문제를 일으키지 않는 온도와 시간을 선택해야 된다. 구체적으로 1200℃이하의 온도가 바람직하다.
또, 기판에 의해서 고온에서 열처리할 수 없는 것이 있다. 예를 들면 지지기판(410)이 석영유리기판인 경우에는, 실리콘과 석영유리와의 열팽창계수의 차이 때문에, 200℃정도이하의 온도에서 열처리할 필요가 있다. 이 온도를 초과하면, 맞붙인기판이 응력으로 박리하거나, 갈라지거나 할 가능성이 있다. 단, 열처리에 의해 맞붙인부분이 다음공정에서 행하는 벌크실리콘(400)의 연삭이나 에칭시의 응력에 견딜 수 있는 정도로 행하면 충분하다. 따라서, 활성화시의 표면처리조건을 최적화함으로써, 열처리의 온도를 200℃이하로 할 수 있다.
도 4F에 표시한 공정에서는, 비다공질의 단결정실리콘부분(400)과 다공질실리콘층(401)을 선택적으로 제거해서, 단결정실리콘(에피택셜층)(402)을 남겨둔다. 이에 의해, 막두께 분포가 양호한 SOI기판이 완성한다.
이 공정에서는, 그라인더연삭실(312)에 있어서, 비다공질의 단결정실리콘부분(400)을 그라인더(313)등에 의해, 수 100미크론정도, 연삭한 후에, RIE(Reactive lon Etching)에 의해, 수미크론정도, 드라이에칭함으로써 다공질층(402)을 노출시킨다. 또한, 그라인더 등에 의한 연삭만으로, 또는 RIE드라이에칭만에 의해, 비다공질의 단결정실리콘부분(400)의 전부를 제거해서 다공질실리콘층(402)을 노출시켜도 된다.
단결정실리콘부분(400)의 연삭은, 벽으로 간막이된 그라인더연삭실(312)에 기판을 이동해서 행한다. 제 4의 실시예에서는, 그라인더연삭실(312)의 청정도는, 클래스 100정도이다.
다공질실리콘층(402)을 노출시켰으면, 이어서, 자동박막화에칭라인(305)에 의해, 단결정실리콘층(에피택셜층)(402)을 남겨두게해서 다공질실리콘층(402)을 선택적으로 에칭한다. 여기서, 다공질실리콘의 에칭속도는, 비다공질실리콘의 에칭속도의 105∼106배이기 때문에, 자동박막화에칭라인(305)에 있어서, 웨이퍼캐리어단위의 다수개 배치처리에 의해, 막두께분포가 양호한 SOI기판을 완성시킬 수 있다.
다공질실리콘은, 구멍내로 진입한 에칭액의 에칭작용에 의해 급격히 구멍벽이 붕괴함으로써 급속하게 에칭된다. 따라서, 비다공질실리콘에 대한 다공질실리콘의 에칭선택비는, 105∼106배에도 달한다. 밑바탕의 단결정 실리콘층(에피택셜층)(402)은 비다공질실리콘이기 때문에, 에칭속도는 다공질 실리콘의 에칭속도의 5∼6자리수까지도 작으며, 거의 에칭이 되는 일은 없다. 따라서, 단결정실리콘층 (402)은, 에피택셜성장시의 막두께균일성을 보존해서 균일한 SOI박막으로서 남는다.
이상의 공정에 의해, 막두께분포가 양호한 SOI기판이 완성된다. 제 4실시예에서는, 자동웨이퍼세정라인(304)에 의해 SOI기판을 세정해서, 그후, 표면의 평탄화를 위한 수소어닐링처리를 행한다.
또, 양극화성된 P형의 단결정실리콘기판(400)을 오염하고 있던 붕소가 SOI활성층으로 확산하는 것을 방지하기 위하여, 수소어닐링에 의해 붕소를 바깥쪽으로 확산시킨다.
제 4의 실시예에 관한 클린룸에서 제조된 맞붙임 SOI기판과, 클래스 100의 클린룸에서 제조된 맞붙임 SOI기판(비교예 3)을, 짙은 불산(49%)에 의해 15분간 에칭하였다. 이때의 HF보이드밀도와 SIMS분석에서 얻게되는 SOI활성층속에 붕소농도를 표 3에 표시한다. 또한, 제조된 맞붙임 SOI기판은, 양자 다같이 SOI막두께가 200nm, 매립산화막이 200nm이었다.
클린룸 HF보이드밀도
실시예 클래스 1 평균 0.03개/㎠
비교예 3 클래스 100 평균 0.75개/㎠
제 4의 실시예와 같이, 다운플로베이방식에 의해, 0.1미크론이상의 먼지에 대해서 99.9999%(6N)이상의 포집효율을 가진 에어필터를 사용한 클래스 1의 클린룸을 구성하고, 또 이오나이저를 천정에 설치해서 클린룸내의 웨이퍼나 웨이퍼캐리어 등의 여러가지의 물질의 대전을 방지함으로써, 맞붙임면의 파티클/이물의 양을 현저하게 저감할 수 있었다. 따라서, HF보이드밀도를 대폭적으로 저감할 수 있었다.
제 4실시예에서는, 이오나이저(212)로서, 휴글일렉트로닉스회사의 DC형 MODEL442를 채용하였고, 이것을 6N에어필터(210)의 밑에 설치했으나, 에어샤워에 설치하는 이오나이저나 국소적으로 설치하기 위한 소형의 이오나이저 등, 마찬가지의 제전효과를 주효하는 다른 회사의 동등품을 조합해서 사용해도 된다.
또, 제 4의 실시예는, 베이와 리턴스페이스가 교호로 구성되는 베이방식의 클린룸에 관한 것이지만, 예를 들면, 2중구조의 클린룸에 있어서 안쪽의 룸의 천정전체면에 에어필터를 설치하고, 바깥쪽을 리턴스페이스로 했을 경우에 있어서도, 적어도, 맞붙친면의 형성, 즉, 맞붙이기용의 2개의 기판의 세정고정의 완료한 다음에 맞붙이는 공정에 이르기까지의 영역을 벽등으로 간막이 하고, 6N에어필터를 사용함으로써 마찬가지의 효과를 기대할 수 있다.
또, 클래스 100의 클린룸에 있어서, 6N에어필터를 사용한 SMIF시스템등과 같은 국소클린룸방식을 사용해도 마찬가지의 효과를 기대할 수 있다.
상기의 실시예에서는, 2개의 기판을 맞붙인 후에, 비다공질의 실리콘부분 (400)을 그라인더등에 의한 연삭에 의해 제거하는 경우에 관해서 설명했으나, 일본국 특개평 7-302889호에 있어서 개시된 바와 같이, 맞붙인 2개의 기판을 다공질층의 도중부분, 또는, 다공질층에 미리형성한 취약한 부분에서 기판을 2개로 분리할 수도 있다. 양극화성시의 전류등을 변화시킴으로써, 다공질층에 상기와 같은 취약한 부분을 형성할 수 있다.
이와 같이해서, 맞붙인 기판을 2개로 분리한 후, 제 2의 기판쪽, 즉, 지지기판(410)쪽에 관해서는, 단결정실리콘층(에피택셜층)(402)을 노출시키기 때문에, 자동박막화에칭라인(305)에서 처리한다. 그리고, 제 1의 기판쪽, 즉, P형의 단결정실리콘기판(400)쪽에 관해서는, 다공질실리콘층을 제거해서, 이것을 재차 양극화성해서 재이용할 수 있다. 따라서, 맞붙임 SOI기판의 제조코스트를 저감할 수 있다.
또, 지지기판으로서, 석영기판 등의 투명절연성기판을 사용함으로써, 단결정실리콘층을 표면에 가진 투명절연성기판을 작성할 수 있다.
[제 5실시예]
상기의 제 4의 실시예에서는, 단결정실리콘기판(400)을 양극화성해서 다공질실리콘층(401)을 형성하고, 그 다공질실리콘층(401)위에 단결정실리콘층(402)을 에피택셜성장시킨다. 제 5의 실시예는, 다공질층의 대신에 이온주입층(미소공동(空洞)층)을 형성하는 방법을 개시한다.
제 5실시예에 있어서도, 다운플로베이방식으로, 0.1미크론이상의 먼지에 대해서 99.9999%(6N)이상의 포집효율을 가지는 에어필터를 사용한 클린룸을 구성하고, 또 이오나이저를 천정에 설치해서 클린룸내의 웨이퍼나 웨이퍼캐리어 등의 여러가지의 물질에 대전을 방지했다.
제 5실시예에서는, 단결정실리콘기판에 희박가스, 수소, 질소 등 중의 적어도 1종류의 원소를 이온주입함으로써, 단결정실리콘기판의 내부에 다공질층을 형성한다. 이하에서는, 이 방법을 이용한 맞붙임 SOI기판의 제조방법을 이온주입박리법이라 한다.
이하, 이온주입박리법에 의한 맞붙임 SOI기판의 제조방법을 설명한다. 도 5A내지 도 5E는 이온주입박리법에 의한 맞붙임 SOI기판의 제조방법을 공정순으로 표시한 도면이다.
먼저, 도 5A에 표시한 공정에서는, 단결정 실리콘기판(500)의 표면상에 절연층(SiO2층)(503)을 형성한다.
이어서, 도 5B에 표시한 공정에서는, 단결정실리콘기판(500)에 수소원소를 이온주입하고, 그후, 그 단결정실리콘기판을 열처리함으로써, 단결정실리콘기판 (500)의 내부에 이온주입층(미소공동층)을 형성한다. 주입하는 이온의 가속에너지는, 투영비정(飛程)이 소망의 깊이가 되도록 설정한다. 주입량에 따라서, 형성되는 미소공동의 크기 및 밀도는 변화하나, 주입량은 1×1014∼1×1015㎝-2정도가 썩알맞다. 투영비정을 깊게 설정하고자 하는 경우에는, 채널링이온주입을 행하여도 된다.
이 공정에 의해, 절연층(503)의 밑에 단결정실리콘층(SOI활성층)(502)을 가지고, 또 이 단결정실리콘층(502)의 밑에 이온주입층(501)을 가진 제 1의 기판이 형성된다. 이 제 1의 기판은, 도 4C에 표시한 구조에 거의 마찬가지의 구조이다. 이온주입층(501)을 투과형전자현미경 등으로 관찰하면, 다수의 미소공동이 형성되어 있는 것을 알 수 있다.
제 5의 실시예에서는, 제 4의 실시예(도 3)와 마찬가지의 6N에어필터를 사용한 베이방식의 클래스 1의 클린룸에 있어서, 이온주입장치(도시생략)에 의해 수소원소를 이온주입했다. 주입량은 1×1015㎝-2로 했다.
도 5C에 표시한 공정에서는, 제 1의 기판외에, 지지기판, 즉, 제 2의 기판 (510)을 준비하고, 자동웨이퍼세정라인에서 양기판을 세정한다.
도 5D에 표시한 공정에서는, 세정된 양기판을 자동 웨이퍼세정라인(302)으로부터 자동맞붙이는 장치(303)에 반송해서, 이 자동맞붙이는 장치(303)에 의해서 양기판을 맞붙인다.
이하는, 제 4의 실시예와 마찬가지로 연마, 선택에칭만으로 SOI기판을 얻는 방법도 있으나, 제 5의 실시예에서는, 맞붙인 기판을 이온주입층(501)에서 분리한 후에, 지지기판쪽에 잔류한 이온주입층을 연마해서, 도 5E에 표시한 바와 같이 SOI기판을 얻었다.
청정도가 낮은 클린룸내에서 맞붙임 SOI기판을 제조하는 경우, 이온주입해야 할 단결정실리콘기판에 파티클이나 금속불순물이 부착하고, 그 부분에 이온이주입되지 않게 된다. 이 경우, 이온주입층(501)을 전체면에 균일하게 형성할 수 없게 되기 때문에, 에칭의 선택성이 상실하게 되어, 균일한 SOI활성층(502)을 얻는 일이 곤란하다. 또, 맞붙인기판을 이온주입층(501)에서 분리하는 공정에 있어서도, 이온주입층(501)이 균일하게 형성되어 있지 않는 부분에서는 분리가 곤란하게 되고, 기판이 갈라지는 일도 있다.
한편, 제 5의 실시예에 관한 클린룸내에서 처리한 경우, 이온주입층(501)을 전체면에 균일하게 형성할 수 있기 때문에, 맞붙인 기판을 이온주입층(501)에서 양호하게 분리할 수 있어, 균일한 SOI활성층을 얻을 수 있었다.
제 5의 실시예와 같이, 다운플로베이방식으로, 0.1미크론이상의 먼지에 대해서 99.9999%(6N)이상의 포집효율을 가지는 에어필터를 사용한 클린룸을 구성하고, 또 이오나이저를 천정에 설치해서 클린룸내의 웨이퍼나 웨이퍼캐리어 등의 여러가지의 물질을 대전을 방지함으로써, 맞붙임면의 파티클/이물의 양을 현저하게 저감할 수 있다. 이에 의해, HF보이드밀도를 대폭적으로 저감할 수 있었다.
본 발명은, 다른 맞붙임 SOI기판의 제조방법에 적용할 수 있다. 다른 맞붙임 SOI기판의 제조방법으로서는, 예를 들면, 다음의 방법이 있다.
예를 들면, 제 1의 기판을 산화막 등의 절연층을 개재해서 제 2의 기판과 맞붙인 후에, 제 1의 기판의 이면을 연삭, 연마해서 1∼3㎛정도까지 박막화하고, 막두께분포를 모니터하면서 국소플라즈마에칭에 의한 에칭영역을 스캔시켜서, SOI층을 형성하는 방법이 있다.
또, 예를 들면, P형 기판상에 붕소를 고농도로 함유한 P+-Si의 박막과 P형 Si의 박막을 에피택셜성장 등의 방법으로 적층해서 제 1의 기판으로하고, 이것을 산화막 등의 절연층을 개재해서 제 2의 기판과 맞붙인 후에, 제 1의 기판의 이면을 연삭, 연마해서 박막화하고, 그후, 잔류하고 있는 P형 Si의 박막을 선택에칭해서 P+-Si박막층을 노출시키고, 또, P+-Si의 박막을 선택에칭해서 P형 Si의 박막을 노출시켜서 SOI구조를 완성시키는 방법이 있다.
이들 제조방법에 있어서도, 제 5의 실시예와 마찬가지로, 0.1미크론이상의 먼지에 대해서 99.9999%(6N)이상의 포집효율을 가지는 에어필터를 설치한 베이방식의 클래스 1의 클린룸에서 SOI기판을 제작함으로써, 마찬가지의 효과를 기대할 수 있다.
또, 지지기판으로서 석영기판등의 투명절연성기판을 사용함으로써 단결정실리콘층을 가진 투명절연성기판을 얻을 수도 있다.
(제 1의 실시형태의 효과)
이 실시의 형태에 의하면, 0.1미크론이상의 먼지에 대해서 99.9999%(6N)이상의 포집효율을 가지는 에어필터를 사용해서, Fed.St.209D:USA IS규격에 있어서의 클래서 1이상의 청정도를 가진 클린룸을 구성하고, 맞붙친면을 청정공기에만 노출해서 맞붙임 SOI기판을 제조함으로써, 맞붙인면에 먼지/이물이 부착하는 것을 방지하고, 고품위의 맞붙임 SOI기판을 제조할 수 있다.
또, 부가해서, 클린룸내의 물질의 대전을 방지함으로써, 맞붙인 면에 먼지/이물이 부착하는 것을 더욱 더 방지하고, 또 고품위의 맞붙임 SOI기판을 제조할 수 있다.
본 실시의 형태에 관한 맞붙임 SOI기판의 제조방법에 의하면, 49%, 짙은 HF용액에 15분 침지했을 때에 발생하는 HF보이드이 밀도는, 예를 들면 0.5개/㎠이하로 된다.
이상과 같이, 본 실시의 형태에 의하면, 고품위의 맞붙임 SOI기판을 높은 수율로 제조할 수 있고, 또, 제조코스트를 대폭적으로 저감할 수 있다.
(제 2의 실시의 형태)
제 2의 실시의 형태는, 제 1의 실시의 형태에 관한 맞붙임 SOI기판의 제조방법을 더욱 개선한 제조방법을 제공한다.
구체적으로는, 이 실시의 형태는, 화학적으로 안정된 PTFE(폴리테트라플루오르에틸렌)여과재를 사용한 고포집형의 에어필터(이하, PTFE에어필터)를 통해서 순환시킨 청정공기이외에는 맞붙임대상의 기판의 맞붙인면이 노출되지 않고 맞붙임 SOI기판을 제조하는 방법을 개시한다. 이 제조방법에 의하면, 먼지 등의 이물이 맞붙인면에 부착하는 것을 방지하고, 기판세정이나 에칭공정에 있어서 사용되는 불산 등의 화학약품에 의한 SOI층 등의 변질을 저감할 수 있다.
이 실시의 형태에 관한 제조설비에서는, 에어필터로서 PTFE에어필터를 사용함으로써, 에어필터로부터의 먼지발생이나, 붕소 등의 화학불순물의 발생을 극력배제하고 있다. 또, 이 제조설비에서는, 맞붙인면(즉, 제 1 및 제 2의 기판의 표면층)을 형성하는 장치로부터, 2개의 기판을 맞붙이기 위한 맞붙임장치까지의 공간에, PTFE에어필터에 부가해서, 케미컬필터를 별도설치하고, 외기로부터 침입하는 외에, 인체, 벽재, 마루재 등으로부터 미량으로 발생해서 공기중에 부유하는 붕소등의 화학불순물을 제거하고, 붕소에 의한 맞붙인면의 오염을 극력배제하고 있다. 이에 의해, 맞붙인면의 붕소량을, 1×1016원자/㎤이하로 까지 저감할 수 있다.
또, 이 실시의 형태에 관한 제조설비에서는, 풍속이 제어된 수직하강류(다운플로)의 상류에 설치된 PTFE에어필터는, 0.1미크론이상의 먼지에 대해서 99.99999%(7N)이상의 포집효율을 가지고, 클래스 1, 즉, 0.1미크론이상의 먼지가 1입방피트당 39개이하인 청정도의 클린룸을 구성한다.
또, 이 실시의 형태에 관한 제조설비에서는, 클린룸내에 있어서의 대전에 대해서도 고려되고 있다. 실리콘웨이퍼의 세정공정, 특히 세정후의 건조공정에는 웨이퍼에 다량의 공기를 뿜어대어 회전물기제거를 행하기 때문에, 이 다량의 공기와 웨이퍼와의 마찰에 의해 수 1000V이상의 정전기가 대전하고, 먼지를 끌어 당겨 버린다. 또, 클린룸내에 있어서는, 대전방지처리된 비품을 사용하는 일은 물론이나, 웨이퍼를 수납, 반송하기 위한 테플론제의 웨이퍼캐리어나 반송박스, 또 고무나 비닐 등의 절연성의 장갑등에는, 대전방지처리되어 있지 않는 것도 아직 다수 있으며, 이들이 마찰에 의해 대전하면, 주변의 가변운 먼지를 끌어 당겨버린다.
그래서, 이 실시의 형태에 관한 제조설비에서는, 클린룸내의 온갖물질의 대전을 극력방지하기 위한 기구를 설비해서, 온갖물질에 대한 먼지의 부착을 방지한다. 특히, 이 실시의 형태에 관한 제조설비에서는, 맞붙인면에 먼지/이물이 부착하는 것을 최대한으로 억제하고 있다.
또, 클래스 100∼1000정도의 클린룸에 있어서도, SMIF(Standard Mechanical Interface)등의 국소클린룸방식을 채용함으로써, 본 발명에 관한 제조방법을 실시할 수 있다.
SMIF등의 국소클린룸방식은, 바깥쪽의 클린룸와 격리된 장치내에의 웨이퍼장전기구와 이 장치로부터의 웨이퍼회수기구를 가진 장치간 반송용 국소 클린박스시스템을 사용하는 방식이다. 이 방식에 의하면, 제조공정의 도중의 기판이 클래스 100∼1000정도의 유리섬유를 여과재로하는 에어필터 등을 사용한 바깥쪽의 클린룸의 분위기에 웨이퍼가 노출되는 일이 없다.
본 발명의 썩알맞은 실시의 형태에 관한 제조방법에 의해 제조된 맞붙임 SOI기판을 49%짙은 HF용액에 15분간 침지했을 때에 발생 하는 HF보이드는, 0.5개/㎠이하이다.
HF보이드의 발생이 0.5개/㎠이하로 된다고 하는 결과는 0.1미크론이상의 먼지가 1입방피트당 39개이하의 청정도(Fed. St. 209D:USA IS규격에 있어서의 클래스 1이상의 청정도), 즉, 0.1미크론이상의 먼지가 1입방 ㎝당 0.00137개 이하의 청정도와 대응하고 있다.
먼지가 균일한 분포를 하고 있는 것으로 가정해서, 통상적인 40㎝/s의 풍속의 수직하강류(다운플로)속에 웨이퍼를 방지했다고하면, 10초간에 단위면적당 0.55개/㎠의 먼지가 통과하게 된다. 즉, USA IS규격에 있어서의 클래스 1의 클린룸에서는, 웨이퍼를 40㎝/s수직하강류(다운플로)에 대해서 수직으로해서 10초간 방치하면 0.55개/㎠의 먼지가 웨이퍼에 뿜어대는 가능성이 있다.
이 실시의 형태에 관한 제조설비에서는, 마루면에 대해서 평행, 즉, 수직하강류(다운플로)에 대해 수직으로해서 웨이퍼를 웨이퍼캐리어로부터 1조씩 인출해서 스테이지위에서 맞붙인다. 웨이퍼캐리어로부터 웨이퍼를 맞붙이기 까지에 소요되는 시간은 10초이하이다. 이동안에 기판에 뿜어대어진 먼지의 전부가 HF보이드를 발생시킨다고 가정하면, USA IS규격에 있어서의 클래스 1의 클린룸에서 10초이내의 웨이퍼를 맞붙인 경우의 HF보이드밀도는 0.5개/㎠이하로 되는 것을 생각할 수 있다.
이하, 이 실시의 형태를 보다 구체화한 실시예를 열거한다.
(제 1의 실시예)
도 6은, 제 2의 실시의 형태의 제 1의 실시예에 관한 클린룸의 개요를 표시한 단면도이다. 제 1의 실시예에 관한 클린룸에는, 맞붙임 SOI기판을 제조하기 위한 각종 장비가 구비되어 있다.
제 1의 실시예에서는, 화학적으로 안정적인 PTFE에어필터(1100)를 통해서 공기를 순환시킴으로써 클래스 1의 클린룸을 실현하고 있다.
PTFE여과재에 관해서는, 「일본국, "전자재료" 1996년 8월호」에 있어서 상세히 설명되어 있다. 유리섬유로 여과재를 구성한 에어필터(이하, 유리에어필터)가 있으나, 유리에어필터에서는, 유리섬유가 부서지기 쉽고 가늘은 섬유만으로는 강도가 낮기 때문에 굵은 유리섬유를 혼합한 것이 여과재로서 사용되고 있다. 유리에어필터는, 여과재가 불균일성이기 때문에 포집성능이 나쁘다.
한편, PTFE여과재는, PTFE수지필름을 연신하고 있기 때문에 섬유직경이 대단히 균일하고 구멍직경도 작다. PTFE에어필터에 의한 파티클포집효율특성은, 동일한 압력손실을 가지는 종래의 유리에어필터와 비교해서 약 3자리수나 뛰어나 있다.
또, 유리여과재는, 여과재섬유의 가공시의 성형성을 양호하게 하기 위하여, 붕소나 금속의 산화물이 많이 포함되어 있다. 100%석영의 유리에서는, 연화온도가 지나치게 높기 때문에, 가늘은 유리섬유의 양산은 어렵기 때문이다. 그결과, 여과재를 순수에 침지한 경우, 다량의 불순물이 용출되어 온다. 또, 유리여과재에 의해 공기를 여과한 경우, 붕소와 같은 가스형상화학불순물이 발생하고, 특히, 클린룸내에서 기판세정이나 에칭에 통상적으로 사용되고 있는 불산 등과 접속하면, 이들 화학불순물이 증가하는 것이 확인되고 있다.
제 1의 실시예에서 사용한 화학적으로 안정한 PTFE여과재의 에어필터에서는, 이들 산에 의한 변질이 없고, 에어필터로부터의 먼지의 발생이나, 붕소 등의 화학불순물의 발생을 완전히 배제하고 있다.
제 1의 실시예에서는, 도 6에 표시한 바와 같이, 다운플로베이방식으로 PTFE에어필터(1100)를 사용해서 클린룸을 구성하고 있다. 이 PTFE에어필터는, 0.1미크론이상의 먼지에 대해서 99.99999%(7N)이상의 포집효율을 가진다.
구체적으로는, 이 클린룸은, 마루아래스페이스 2.5m, 마루위스페이스 3.0m, 천정뒤스페이스 2.0m로 구성되어 있다. 또, 이 클린룸에서는, 마루아래스페이스와 마루위스페이스는, 공기가 통과하는 망상구조의 마루(그레이팅마루)로 간막이 되고 있다. 또, 베이영역에서는, 천정뒤에 PTFE에어필터(1100)가 설치되고, 천정뒤로부터 마루를 향해서, 또 마루를 통해서 마루아래로 향해서, PTFE에어필터 (1100)를 통과한 청정공기가 0.3∼0.45m/s정도의 풍속의 수직하강류(다운플로)로서 보내진다.
마루아래로 보내진 공기는, 베이영역에 인접한 리턴스페이스를 통해서 천정뒤로 복귀하고, 재차 PTFE에어필터(1100)를 통해서 순환한다. 이 리턴스페이스와 베이영역과는, 마루위에서, 벽이나 스루더월장치에 의해 완전히 간막이 되어 있다. 또, 각 장치내의 에어필터도 모두 PTFE에어필터로 구성되어 있다. 따라서, 제조공정의 도중의 기판은, PTFE에어필터를 통과한 청정공기로 밖에 노출되지 않는다.
이상과 같이해서 구성된 클린룸의 속은, 0.1미크론이상의 먼지가 1입방피트당 39개이하(0.1미크론이상의 먼지가 1입방 ㎝당 0.00137개이하)이며, Fed. St. 209D:USA IS규격에 있어서의 클래스 1이상의 청정도가 실현되고 있다. 베이영역내의 29점의 측정점에 있어서 3회씩, 0.1미크론이상의 입자가 측정가능한 먼지측정계로 1입방피트이상의 공기를 흡인해서 공기중의 파티클밀도를 측정했던 바, 그 결과는, 모두 0개/1입방피트이었다.
표 4는, 도 6에 표시한 클래스 1의 클린룸내에서 제조된 맞붙임 SOI기판과, 유리에어필터를 사용한 클래스 100의 클린룸에서 제조된 맞붙임 SOI기판(비교예 1)을, 짙은 불산(49%)에 의해 15분간 에칭했을 때의 HF보이드를 표시하고 있다. 또한, 제조한 맞붙임 SOI기판은, 양자 다같이 SOI막두께가 200nm, 매립산화막이 200nm이다.
에어필터 클린룸 HF보이드밀도
실시예 PTFE 여과재 클래스 1이상 평균 0.11개/㎠
비교예 1 유리여과재 클래스 100 평균 0.89개/㎠
표 4에 표시한 바와 같이, 다운플로베이방식으로 PTFE에어필터를 사용한 클린룸을 구성함으로써, 맞붙인면의 파티클이나 이물을 저감할 수 있고, 그 결과, HF보이드를 대폭적으로 저감할 수 있었다.
또한, 제 1의 실시예는 일본국 다이킹공업제품의 PTFE여과재에어필터(뉴로파인)를 사용한 예이나, 일본국 일본무기제품 등의 동등한 성능을 가지는 에어필터를 채용할 수도 있다.
또, 제 1의 실시예는, 베이와 리턴스페이스가 교호로 배치되는 베이방식의 클린룸에 관한 것이지만, 예를 들면, 2중구조의 클린룸에 있어서, 안쪽의 룸의 천정전체면에 에어필터를 설치하고, 바깥쪽의 룸을 리턴스페이스로 했을 경우에 있어서도, 에어필터로서 PTFE에어필터를 채용함으로써, 마찬가지의 효과를 기대할 수 있다.
(제 2의 실시예)
도 7은, 제 2의 실시의 형태의 제 2의 실시예에 관한 클린룸의 개요를 표시한 단면도이다. 또한, 제 2의 실시예에 관한 클린룸에는, 도시한 장치이외에도, 맞붙임 SOI기판을 제조하기 위한 각종 장치가 구비되어 있다.
상기한 바와 같이, PTFE여과재는, 화학적으로 안정하고 불산 등과 접촉해도 변질하는 일이 없고, 붕소 등의 화학불순물을 용출시켜서 공기속에 부유시키는 일은 없다. 그러나, 미량의 붕소 등의 화학불순물이, 외기로부터 침입할 가능성이 있기 때문에, 제 2의 실시예에서는, 도 7에 표시한 바와 같이, 외기도입용의 공조기(1200)의 앞단에 케미컬필터(1201)을 설치했다. 또한, (1202)는 에어필터이다.
또, 외기도입용의 공조기(1200)에서는, 화학불순물을 완전히 제거할 수 없는 경우나, 인체, 벽체, 마루재 등으로부터 미량으로 발생하는 화학불순물도 있다. 그래서, 제 2의 실시예에서는, 적어도 맞붙인면이 형성된 다음에 맞붙이는 공정까지, 즉, 2개의 맞붙인 면이 형성된 다음에 맞붙이는 공정까지, 즉, 2개의 맞붙이기용의 기판(제 1 및 제 2의 기판)의 세정공정을 실시하는 장치로부터 맞붙이는 공정을 실시하는 장치까지의 영역에는, PTFE에어필터(1210)에 부가해서, 케미컬필터(1211)를 천정뒤에 국소적으로 설치하고 있다. 이 케미컬필터(1211)에 의해, 외기로부터 침입하거나, 인체, 벽체, 마루재 등으로 부터 미량으로 발생할 가능성이 있는 붕소 등의 화학불순물이 맞붙이는 면에 부착하는 것을 최대한으로 억제된다. 또한, 케미컬필터(1201), (1211)로서 제 2의 실시예에서는, 이온교환에 의한 화학흡착방식에 케미컬필터를 사용했다.
표 5는, 유리에어필터를 사용하고, 케미컬필터를 사용하지 않는 경우의 클린룸과, 제 2의 실시예에 관한 클린룸에 있어서의 공조기(1200)의 출구, 케미컬필터(1211)의 입구 및 케미컬필터(1211)의 출구에 있어서의 화학불순물의 성분농도를 비교한 표이다.
Na+ NH4+ K+ Cl- SO4 - B P
비교예 0.7 4.6 0.07 3.4 10.9 0.3 0.03
실시예:공조기출구 0.007 1.9 ＜0.003 0.3 0.07 0.08 0.003
실시예:케미컬필터입구 ＜0.001 3.6 ＜0.003 0.38 0.56 0.01 0.003
실시예:케미컬필터출구 ＜0.001 1.1 ＜0.003 0.08 ＜0.05 0.001 0.002
제 2의 실시예에 관한 클린룸에 의하면, PTFE에이펄터(1210)를 사용함으로서 종래의 클린룸보다 화학불순물을 1자리수이상 저감하고, 케미컬필터(1211)의 바로 아래에서는, 다시 1자리수정도, 화학적 불순물을 저감할 수 있다.
NH4 +농도등은, 공조기(1200)의 압단의 케미컬필터(1201)로 제거되더라도, 클린룸내의 벽재나 인체로부터 발생하기 때문에, 케미컬필터(1211)의 입구에 있어서는 증가하나, 케미컬필터(1211)에 의해 제거된다.
제 2의 실시예에서는, 또, 2개의 기판은 맞붙이는 공정에 있어서, 자동맞붙임 장치를 사용해서, 인체가 가지고 들어오는 가능성이 있는 화학불순물이 기판에 부착하는 것도 방지하고 있다.
제 2의 실시예에 관한 클린룸에서 제조된 맞붙임 SOI기판과, 표 5의 비교예(비교예 2)에 관한 유리에어필터를 사용한 클래스 100의 클린룸에서 제조된 맞붙임 SOI기판을, SIMS분석에서 얻게 되는 SOI활성층속의 붕소농도를 표 6에 표시한다.
에어필터 케미컬필터 SOI활성층속의 붕소농도
실시예 PTFE여과재 있음 1015∼1016원자/㎤
비교예 2 유리여과재 없음 1018∼1019원자/㎤
유리에어필터를 사용한 클린룸에서는, 불산에 의한 유리여과재로부터의 붕소의 용출이 많기 때문에, 표 6에 표시한 바와 같이, 맞붙이는 면에는 1019원자/㎤에도 미치는 붕소가 부착한다. 한편, 제 2의 실시예에서는, 적어도 맞붙이는 면의 형성공정, 즉, 2개의 맞붙이기용의 기판의 세정공정이 완료한 다음에 맞붙이는 공정까지의 공정에 있어서, PTFE에어필터에 부가해서 케미컬필터를 사용함으로써, 붕소 등의 화학불순물이 맞붙이는 면에 부착하고 SOI활성층속에 확산하는 것을 방지할 수 있다.
맞붙이기 경계면으로부터 SOI활성층속으로 확산한 붕소등은, 디바이스작성의 방해가 된다. SOI활성층속으로 확산한 붕소는, SOI기판을 열처리해서 바깥쪽으로 확산시킴으로써, 그 농도를 내릴 수 있다. 그러나, 1018∼1019원자/㎤에도 미치는 붕소를 바깥쪽으로 확산시키기 위해서는 장시간의 열처리가 필요하게 되고, 특히 후막의 맞붙임 SOI기판에서는 쉽지 않다.
또, 비교예 2에서는, 붕소이외의 화학불순물도 맞붙이기 경계면으로부터 SOI활성층속으로 침입하고 있을 가능성도 있으나, 제 2의 실시에에서는 케미컬필터를 사용했기 때문에, 이와 같은 위험성을 회피할 수도 있고, 고품질의 SOI활성층을 형성할 수 있다.
또, 제 2의 실시예에서는, 클래스 1의 베이영역, 즉, 제조공정의 도중의 기판이 노출하는 영역에서는, 도 7에 표시한 바와 같이, 천정에 클린룸내에 있어서의 여러가지의 물질의 대전을 방지하기 위한 이오나이저(1212)를 설치하고 있다. 이 이오나이저(1212)에 의한 대전제거효과에 의해 웨이퍼, 웨이퍼캐리어 등으로의 파티클의 부착을 방지할 수 있다.
클린룸내에 있어서의 대전에 대해서는, 실리콘웨이퍼의 세정공정, 특히 세정한 후에 건조공정에 주의할 필요가 있다. 이 건조공정에서는, 웨이퍼에 다량의 공기를 뿜어대어 회전물끼제거를 행하기 때문에, 이 다량의 공기와 웨이퍼와의 마찰에 의해 수 1000V이상의 정전기가 발생하고, 먼지를 끌어당겨버린다. 또, 클린룸내에 있어서는, 대전방지처리된 비품을 사용하는 것은 물론이지만, 웨이퍼를 수납, 반송하기 위한 테플론제의 웨이퍼캐리어나 반송박스, 또 고무나 비닐 등의 절연성의 손장갑등에는, 대전방지처리되어 있지 않는 것도 아직 많으며, 이들의 마찰에 의해 대전하면, 주변의 가벼운 먼지를 흡인해버린다.
이오나이저는, 대전제거에 필요한 전하, 즉, 대전물체의 전하와 반대극성의 전하를 만들고, 이것을 대전물체에 공급해서 대전제거하는 장치이다. 이들 반대극성의 전하는, 예를 들면 전계와 같은 전기에너지에 의해 기체분자를 전리해서, 플러스·마이너스의 이온쌍을 발생시킴으로써 생성된다.
표 7은, 도 7에 표시한 클린룸에서 제조된 맞붙임 SOI기판과, 유리에어필터를 사용한 클래스 100클린룸에서 제조된 맞붙임 SOI기판(비교예 1)을, 각각 짙은 불산(49%)에 의해 15분간 에칭했을 때의 HF보이드밀도를 비교한 표이다. 또한, 제조한 맞붙임 SOI기판은, 양자 다같이 SOI막두께가 200nm, 매립산화막이 200nm이다.
에어필터 클린룸 이오나이저 HF보이드밀도
실시예 PTFE여과재 클래스 1 있음 평균 0.05개/㎠
비교예 1 유리여과재 클래스 100 없음 평균 0.89개/㎠
표 7에 표시한 바와 같이, 다운플로베이방식에서, PTFE에어필터를 사용한 클래스 1의 클린룸을 구성하고, 또 이오나이저를 천정에 설치해서 클린룸내에 웨이퍼나 웨이퍼캐리어등의 여러가지의 물질의 대전을 방지함으로써, 맞붙이기면의 파티클/이물의 양을 현저하게 저감할 수 있다. 따라서, HF보이드밀도를 한층더 저감할 수 있다.
또한, 제 2실시예에서는, 케미컬필터(1211)로서, 이온교환에 의한 화학흡착방식의 케미컬필터(일본국 에바라제작소제품 EPIX)를 채용하고, 이것을 맞붙이기용의 2개의 기판의 세정공정이 완료한 다음에 맞붙이는 공정에 이르기까지의 영역에 국소적으로 배치했다. 단, 이 케미컬필터를 클린룸내의 전체에 배치해도 된다. 또, 물리흡착방식이나 중화반응방식등의 다른 케미컬필터를 사용해도, 화학성분에 따라서는 마찬가지의 효과가 얻게 되고, 이들을 조합해서 사용할 수도 있다.
또, 제 2의 실시예에서는, 이오나저(1212)로서, 휴글일렉트로닉스회사제품인 DC형 MODEL 442를 채용하여, 이것을 에어필터(1210)의 아래에 설치했다. 단, 에어샤워에 설치하기 위한 이오나이저나 국소적으로 설치하기 위한 소형의 이오나이저 등, 마찬가지의 대전제거효과를 가지는 타사의 동등품을 조합해서 사용해도 된다.
제 2의 실시예는, 베이와 리턴스페이스가 교호로 배치되는 베이방식의 클린룸에 관한 것이나, 예를 들면, 2중구조의 클린룸에 있어서, 안쪽의 룸의 천정전체면에 에어필터를 설치하고, 바깥쪽을 리턴스페이스로 했을 경우에 있어서도, 적어도, 맞붙이는 면의 형성, 즉, 맞붙이기용의 2개의 기판의 세정공정이 완료한 다음에 맞붙이는 공정에 이르기까지의 영역을 벽등으로 간막이하고, PTFE에어필터와 케미컬필터를 사용함으로써 마찬가지의 효과를 기대할 수 있다.
(제 3의 실시예)
제 3의 실시예에서는, 유리에어필터를 사용한 클래스 100의 클린룸에 있어서, 제조장치에 PTFE에어필터를 구비하는 SMIF시스템을 채용하는 동시에, 맞붙임면이 형성된다음에 웨이퍼를 맞붙이는 공정에 이르기 까지의 공정을 실시하기 위한 장치의 내부 및 장치간에 있어서의 웨이퍼의 반송에 PTFE에어필터와 케미컬필터를 구비하는 SMIF시스템을 채용한다.
SMIF시스템은, SMIF포드와 SMIF인클로저부착 반도체제조장치외에, SMIF암, SMIF로더 등의 로봇으로 구성된다.
SMIF포드는, 웨이퍼캐리어의 반송, 보관용의 밀폐성이 높은 케이스/콘테이너로서, 청정한 불활성가스 등을 봉입해서 사용된다. SMIF 포드내의 웨이퍼캐리어는, PTFE에어필터가 장비된 국소클린룸의 SMIF인클로저내에서, 웨이퍼캐리어장전기구 및 회수기구를 가진 전용의 SMIF암이나, SMIF로더 등의 로봇에 의해 반도체제조장치내에 출입되고, 외부의 클린룸과 웨이퍼, 혹은 인체와 웨이퍼는 완전히 격리되어 있다.
맞붙이는 면이 형성된 다음에 맞붙이기 공정에 이르기까지의 공정을 실시하기 위한 장치의 내부 및 장치간의 SMIF인클로저에도, PTFE에어필터와 케미컬필터를 장비하는 것이 바람직하다.
이와 같이, SMIF방식 등의 국소클린룸방식을 채용한 경우에 있어서도, 웨이퍼가 노출되는 환경을 제 1및 제 2의 실시예와 마찬가지로 함으로써, 제 1 및 제 2의 실시예와 마찬가지의 효과를 얻을 수 있다.
(제 4의 실시예)
제 4의 실시예에는, 맞붙임 SOI기판의 제조방법의 하나인 ELTRAN법에 관한 것이다. 개략적으로는, ELTRAN법은, 기판의 표면을 다공질화하고, 그위에, 단결정층을 포함하는 비다공질층을 형성한 제 1의 기판의 표면쪽을, 별도 준비한 제 2의 기판에 맞붙이고, 그후, 제 1의 기판쪽을 제거하고, 제 2의 기판쪽의 표면에 잔류하는 다공질층을 선택적으로 제거함으로써, 제 1의 기판의 단결정층을 제 2의 기판에 옮기는 방법이다.
도 8은, ELTRAN법에 의해 맞붙임 SOI기판을 제조하기 위한 클린룸의 개요를 표시한 평면도이다.
도 8에 표시한 클린룸은, 베이방식의 클린룸이다. 도 8에 있어서, 「클래스 1베이」의 영역은, 천정전체면에 PTFE에어필터가 설치된 영역이며, 0.3∼0.45m/s정도로 풍속이 제어된 청정공기에 의한 수직하강류(다운플로)가 형성되어 있다.
구체적으로는, 이클린룸은, 마루아래스페이스 2.5m, 마루위스페이스 3.0m, 천정뒤스페이스 2.0m로 구성되어 있다. 또, 이 클린룸에서는, 마루아래스페이스와 마루위스페이스는, 공기가 통과하는 망상구조의 마루(그레이딩 마루)로 간막이 되고 있다. 또, 베이영역에서는, 천정뒤에 PTFE에어필터가 설치되고, 천정뒤로부터 마루를 행해서, 또 마루를 통해서 마루아래를 행해서, PTFE에어필터를 통과한 청정공기가 0.3∼0.45m/s정도의 풍속의 수직하강류(다운플로)로서 보내진다. 마루아래로 보내진 공기는, 베이영역에 인접하는 리턴스페이스(유틸리티영역)를 통해서 천정뒤에 복귀하고, 재차 PTFE에어필터를 통해서 순환한다. 이 리턴스페이스와 베이영역은 마루위에서는, 벽이나 스루더월장치에서 완전히 간막이 되고 있다.
각 장치(1301∼1308)내의 필터도 모두 PTFE에어필터로 구성되어 있다. 따라서, 제조공정의 도중의 기판은, PTFE에어필터를 통과한 청정공기로 밖에 노출되지 않는다.
제 4의 실시예에 관한 클린룸에서는, 0.1 미크론이상의 먼지가 1입방피트당 39개이하(0.1미크론이상의 먼지가 1입방 ㎝당 0.0037개이하)이며, Fed. St. 209D:USA IS규격에 있어서의 클래스 1이상의 청정도가 실현되고 있다. 베이영역내의 29점의 측정점에 있어서 3회씩, 0.1미크론이상의 입자가 측정가능한 먼지측정계로 1입방피트이상의 공기를 흡인해서 공기속의 파티클밀도를 계측했던 바, 그 결과는, 모두 0개/1입방피트이었다. 마찬가지로 제조장치(1301∼1308)에 있어서도 Fed. St. 209D: USA IS규격에서의 클래스 1이상의 청정도가 실현되고 있다.
상기한 바와 같이, PTFE에어필터는, 화학적으로 안정되고 불산 등과 접촉하더라도 변질되는 일이 없고, 붕소 등의 화학불순물이 용출해서 공기중에 부유하는 일은 없다. 그러나, 미량의 붕소 등의 화학불순물이 외기로부터 칩입하는 일이 있기 때문에, 제 4의 실시예에서는, 제 2의 실시예와 마찬가지로, 외기도입용의 공조기의 앞단필터로서 케미컬필터를 사용했다.
또, 외기도입용의 공조기에서는 화학불순물을 완전히 제거할 수 없는 경우와, 인체, 벽재, 마루재 등으로부터 미량으로 발생하는 화학불순물도 있다. 그래서, 제 4의 실시예에서는, 적어도 맞붙이는 면이 형성된 다음에 맞붙이기 공정에 이르기까지, 즉, 2개의 맞붙임용의 기판(제 1 및 제 2의 기판)의 세정공정을 실시하는 장치로부터 맞붙이기공정을 실시하는 장치까지의 경로에는, 도 8에 표시한 바와 같이, PTFE에어필터를 부가해서, 케미컬필터를 천정뒤에 국소적으로 설치하고 있다. 이 케미컬필터에 의해, 외기로부터 칩입하거나, 인체, 벽재, 마루재 등으로부터 미량으로 발생하는 가능성이 있는 붕소 등의 화학불순물이 맞붙이는 면에 부착하는 것이 최소한으로 억제된다. 제 4의 실시예에서는, 이온교환에 의한 화학흡착방식의 케미컬필터를 사용했다.
자동웨이퍼세정자링(1302)의 웨이퍼배출부로부터 자동맞붙임장치(1303)까지의 영역, 즉, 도 8의 「케미컬필터설치베이」에는, 천정전체면에, PTFE에어필터를 부가해서, 케미컬필터가 설치되고 있다.
또, 제 4의 실시예에서는, 맞붙이는 면을 형성하는 장치 또는 처리하는 장치, 구체적으로는, 산화로(1308)와 에피택셜성장장치(Epi장치)(1307)의 가스배관의 일부에 CRP관을 사용함으로써, 이에 의해 금속불순물이 제거되고 있다.
또, 자동화성장치(1306), 에피택셜성장장치(Epi장치)(1307), 산화로(1308), 웨이퍼자동이재장치(1301), 자동웨이퍼세정라인(1302), 자동맞붙임장치(1303)가 설치되고 있는 클래스 1베이내의 천정에는 이오나이저가 설치되어 있으며, 이에 의해 웨이퍼의 장전, 인출시 등에 대전한 웨이퍼나 웨이퍼캐리어의 대전제거가 행하여 진다.
이하, 도 8에 표시한 클린룸에 있어서의 ELTRAN법에 의한 맞붙임 SOI기판의 제조공정을 설명한다. 도 4A내지 도 4F는 ELTRAN법에 의한 맞붙임 SOI기판의 제조방법을 공정순으로 표시한 도면이다.
먼저, 도 4A에 표시한 공정에서는, 자동화성장치(1306)에 의해 단결정실리콘기판(400)을 양극화성해서 다공질실리콘층(401)을 형성한다. 이 때 단결정실리콘기판(400)을 다공질화하는 두께는, 예를 들면 수 ㎛∼수 10㎛가 썩알맞으나, 기판전체를 양극화성해도 상관없다.
다공질실리콘층을 형성하려면, P형의 단결정실리콘기판(400)을 준비하는 것이 바람직하다. 또한, N형의 단결정실리콘기판을 사용하는 것도 가능하나, 저저항의 기판을 준비하거나, 또는 양극화성시에, 기판표면에 광을 조사함으로써 홀의 생성을 촉진할 필요가 있다.
단결정실리콘기판(400)을 양극화성하기 위한 화성용액으로서는, 세정용의 불산보다도 농도가 높은 불산과 알코올 등과의 혼합액을 사용하나, 제 4의 실시예에 관한 클린룸에서는, PTFE에어필터를 채용하고 있기 때문에, 이 화성용액에 의해 여과재가 변질해서 화학불순물이 용출하거나, 파티클이 발생하거나 하는 일은 없다.
제 4의 실시예에서는, P형 단결정실리콘기판(400)을 자동웨이퍼세정라인 (1302)에서 세정한 후에, 자동화성장치(1306)에 의해, 그 P형 단결정실리콘기판 (400)의 한쪽면의 표면을 약 10㎛양극화성해서, 다공질실리콘층(401)을 형성했다.
이어서, 도 4B에 표시한 공정에서는, 다공질실리콘층(401)위에 비다공질의 단결정실리콘(402)을 에피택셜성장시킨다. 에피택셜성장은, 일반적인 열 CVD법, 감압 CVD법, 플라즈마 CVD법, 분자선에피택셜성장법, 스퍼터법 등에 의해 행할 수 있다. 제 4의 실시예에서는, 다공질실리콘층(402)의 구멍벽부분을 산화로(308)에 의해 약간 표면산화한 후에, 산화로(308)에 인접하는 에피택셜성장장치(Epi장치) (1307)에 의해 단결정실리콘층(402)을 형성했다. 에피택셜성장시키는 막두께는, SOI활성층량과 매입산화막에 소비되는 양이외에, 세정등으로 감소하는 양을 예상한 설계치로 하면 된다.
제 4의 실시예에서는, 에피택셜성장장치(Epi장치)(1307)의 가스배관에 CRP관을 사용해서 금속불순물을 제거하고, 이에 의해 에피택셜성장중에 금속불순물이 혼입하는 것을 막고 있다.
도 4D에 표시한 공정에서는, 다공질실리콘층(401), 단결정실리콘층(402) 및 산화막(403)이 형성된 기판(400), 즉, 제 1의 기판과, 지지기판 즉, 제 2의 기판이 되는 실리콘기판(410)을 준비한다. 지지기판(410)으로서는, 실리콘기판의 표면을 산화한 기판, 석영유리기판, 결정화유리기판외에, 임의의 기판상에 산화막을 퇴적한 기판 등을 선택할 수도 있다. 제 4의 실시예에서는, 자기기판으로서, 표면이 산화되어 있지 않는 실리콘기판을 선택했다. 그리고, 다공질실리콘층(401), 단결정실리콘층(402) 및 산화막(403)이 형성된 기판(400)과, 실리콘기판(지지기판) (410)을 자동웨이퍼세정라인(1302)에 의해 세정하였다.
여기서, 제 1및 제 2의 기판 혹은 한쪽의 기판을 플라즈마분위기속에 노출해서 표면의 산화막을 활성화해서, 맞붙임강도를 향상시키는 방법도 있다. 이때 사용하는 가스는 산소가 바람직하나, 그외에도 대기(산소/질소의 혼합가스), 질소, 수소 등의 가스나, 아르곤, 헬륨 등의 불활성가스나, 암모니아 등의 분자가스 등을 사용할 수도 있다.
도 4E에 표시한 공정에서는, 세정된 양기판을 자동웨이퍼세정라인(1302)으로부터 자동맞붙이기장치(1303)에 반송해서 이 자동맞붙이기장치(1303)에 의해 양기판을 맞붙인다. 제 4의 실시예에 관한 클린룸에서는, 자동웨이퍼세정라인(1302)의 언로더부분으로부터 자동맞붙이기 장치(1303)까지의 영역의 천정전체면에, PTFE에어필터에 부가해서, 케미컬필터가 설치되고 있다. 따라서, 맞붙이기면의 오염을 극히 적다.
이어서, 맞붙임의 강도를 높이기 위하여, 맞붙인 기판을 열처리한다. 열처리의 온도는, 어느 정도 높은 쪽이 바람직하나, 과도하게 온도가 높으면 다공질실리콘층(401)의 구조가 변화하거나, 기판에 포함되고 있던 불순물이 단결정실리콘층(에피택셜층)(402)에 확산하는 일이 있기 때문에, 이와 같은 문제를 유발하지 않는 온도와 시간을 선택할 필요가 있다. 구체적으로는, 1200℃이하가 바람직하다.
또, 기판에 따라서는 고온으로 처리할 수 없는 것이 있다. 예를 들면 지지기판(410)이 석영유리기판인 경우에는, 실리콘과 석영유리와의 열팽창계수의 차이 때문에, 200℃정도이하의 온도에서 열처리할 필요가 있다. 이 온도를 초과하면, 맞붙인 기판이 응력으로 벗겨 지거나 할 가능성이 있다. 단, 열처리는, 맞붙인 부분이 다음의 공정에서 행하는 벌크실리콘(400)의 연삭이나 에칭시의 응력에 견딜 수 있는 정도로 행하면 충분하다. 따라서, 활성화때의 표면처리조건을 최적화함으로써, 열처리의 온도를 200℃이하로 할 수 있다.
도 4F에 표시한 공정에서는, 비다공질의 단결정실리콘부분(400)과 다공질층(401)을 선택적으로 제거해서, 단결정실리콘층(에피택셜층)(402)을 남겨둔다. 이에 의해 막두께분포가 양호한 SOI기판이 완성된다.
이 공정에서는, 그라인더연삭식(1312)에 있어서, 비다공질의 단결정실리콘부분(400)을 그라인더(1313)등에 의해, 수 100미크론정도, 연삭한 후에, RIE(Reactive lon Etching)에 의해, 수미크론 정도, 드라이에칭함으로써 다공질층(402)을 노출시킨다. 또한, 그라인더등에 의한 연삭에만, 또는 RIE드라이에칭만으로, 비다공질의 단결정 실리콘부분(400)의 전부를 제거해서 다공질실리콘층(402)을 노출시켜도 된다.
단결정실리콘부분(400)의 연삭은, 벽으로 간막이된 그라인더연삭실(1312)에 기판을 옮겨서 행한다. 그라인더연삭실(1312)은, 클래스 1의 청정도를 확보할 필요는 없으나, 유리에어필터를 사용하면, 클래스 1베이에 화학불순물이 확산할 위험성이 있기 때문에, 제 4의 실시예의 그라인더연삭실(1312)에서는 PTFE에어필터를 천정의 일부에 설치하고 있다. 제 4의 실시예에서는, 그라인더연삭실 (1312)의 청정도는, 클래스 100정도이다.
다공질실리콘층(402)을 노출시켰으면, 이어서, 자동박막화에칭라인(1305)에 의해 단결정 실리콘층(에피택셜층)(402)을 잔류하도록 해서 다공질실리콘(402)을 선택적으로 에칭한다. 여기서, 다공질실리콘의 에칭속도는, 비다공질실리콘의 에칭속도의 105∼106배이기 때문에, 자동박막화 에칭라인(1305)에 있어서, 웨이퍼캐리어단위의 다수개 배치처리에 의해, 막두께분포가 양호한 SOI기판을 완성시킬 수 있다.
다공질실리콘은, 구멍내에 진입한 에칭액의 에칭작용에 의해 급격히 구멍벽이 붕괴함으로써 급속하게 에칭된다. 따라서, 비다공질실리콘에 대한 다공질실리콘의 에칭선택비는, 105∼106배에도 달한다. 밑바탕의 단결정실리콘(에피택셜층) (402)은 비다공질실리콘이기 때문에, 에칭속도는 다공질의 에칭속도의 5∼6자리수나 작으며, 거의 에칭이 되는 일은 없다. 따라서 단결정실리콘층(402)은, 에피택셜성장시에 막두께균일성을 보존해서 균일한 SOI박막으로서 잔류한다.
이상의 공정에 의해, 막두께분포가 양호한 SOI기판이 완성된다. 제 4의 실시예에서는, 이후, 자동웨이퍼세정라인(304)에 의해 SOI기판을 세정해서, 그후, 표면의 평탄화를 위한 수소어닐링처리를 행한다.
또, 양극화성된 P형의 단결정 실리콘기판(400)을 오염시키고 있던 붕소가 SOI활성층에 확산하는 것을 방지하기 위하여, 수소어닐링에 의해 붕소를 바깥쪽에 확산시킨다. 단, 제 4의 실시예에서는, 맞붙이는 경계면은 붕소 등의 화학불순물에 의한 오염이 적으므로, 붕소의 바깥쪽에 확산시키는 수소어닐링처리는, 양극화성한 P형의 단결정실리콘기판으로부터의 확산분만큼을 고려하면 된다.
제 4의 실시예에 관한 클린룸에서 제조된 맞붙임 SOI기판과 유리에어필터를 사용한 클래스 100의 클린룸에서 제조된 맞붙임 SOI기판(비교예 3)을, 짙은 불산(49%)에 의해 15분간에칭했다. 이때의 HF보이드밀도와 SIMS분석에서 얻게 되는 SOI활성층속에 붕소농도를 표 8에 표시한다. 또한, 제조된 맞붙임 SOI기판은, 양자 다같이 SOI막두께 200nm, 매립산화막이 200nm이다.
클린룸방식 HF보이드밀도 SOI활성층속의 붕소농도
실시예 PTFE에어필터+ 케미컬필터 평균 0.02개/㎠ 1015∼1016원자/㎤
비교예 3 종래형 클래스 100 평균 0.75개/㎠ 1018∼1019원자/㎤
제 4실시예와 같이, 다운플로베이방식으로 PTFF에어필터를 사용한 클래스 1의 클린룸을 구성하고, 또 이오나이저를 천정에 설치해서 클린룸내의 웨이퍼나 웨이퍼캐리어등의 여러가지의 물질의 대전을 방지함으로써, 맞붙이는 면의 파티클/이물의 양을 현저하게 저감시킬 수 있다. 이에 의해, HF보이드밀도는 대폭적으로 저감할 수 있다
제 4의 실시예에서는, 일본국 다이킹공업제품인 PTFE여과재에어필터(뉴로파인)를 채용하고 있으나, 일본국 니혼무키제품 등의 동등한 성능을 가진 에어필터를 채용할 수도 있다.
제 4의 실시예에서는, 이온교환에 의한 화학흡착방식의 케미컬필터(일본국 에바라제작소 제품 EPIX)를 맞붙이기용의 기판(제 1및 제 2의 기판)의 세정공정이 완료한 다음에 맞붙이기 공정에 이르기까지 설비에 있어서 국소적으로 사용했으나, 이것을 클린룸전체에 사용해도 된다.
또, 물리흡착방식이나 중화반응방식의 다른 케미컬필터를 사용하더라도, 화학성분에 따라서는 마찬가지의 효과를 얻게 되며, 이들을 조합해서 사용할 수도 있다.
또, 제 4의 실시예에서는, 이오나이저로서 휴글일렉트로닉스사의 DC형 MODEL 442를 채용하고, 이것을 에어필터의 하부에 설치하였으나, 에어샤워에 설치하는 이오나이저나 국소적으로 설치하는 소형의 이오나이저 등, 마찬가지의 대전제거효과가 있는 타사의 동등품을 조합해서 사용해도 된다.
또, 제 4의 실시예에는, 베이와 리턴스페이스가 교호로 구성되는 베이방식의 클린룸에 관한 것이지만, 예를 들면, 2중구조의 클린룸에 있어서 안쪽의 룸의 천정전체면에 에어필터를 설치하고, 바깥쪽을 리턴스페이스로 했을 경우에 있어서도, 적어도, 맞붙이는 면의 형성, 즉, 맞붙이기용의 2개의 기판의 세정공정이 완료한 다음에 맞붙이기 공정에 이르기까지의 영역으르 벽등으로 간막이하고, PTFE에어필터와 케미컬필터를 사용함으로써 마찬가지의 효과를 기대할 수 있다.
또, 유리섬유과재 에어필터를 사용한 클래스 100의 클린룸에 있어서, 제조장치내에 PTFE에어필터를 구비하는 SMIF시스템등과 같은 국소클린룸방식을 사용하고, 또, 맞붙이는 면이 형성된 다음에 맞붙이기 공정에 이르기까지의 공정을 실시하는 장치내 및 장치간의 반송에 PTFE에어필터와 케미컬필터를 사용해도 마찬가지의 효과를 기대할 수 있다.
상기의 실시예에서는, 2개의 기판을 맞붙인 후에, 비다공질의 실리콘부분(400)을 그라인더 등에 의한 연삭에 의한 제거하는 경우에 관해서 설명하였으나, 일본국 특개평 7-3902889호에 있어서 개시한 바와 같이, 맞붙인 2개의 기판을 다공질층의 도중부분, 또는, 다공질층에 미리형성한 취약한 부분에서 기판을 2개로 분리할 수도 있다. 양극화성시의 전류등을 변화시킴으로써, 다공질층에 상기와 같은 취약한 부분을 형성할 수 있다.
이와 같이해서, 맞붙인 기판을 2개로 분리한 후, 제 2의 기판쪽, 즉, 지지기판(410)쪽에 관해서는, 단결정실리콘층(에피택셜층)(402)을 노출시키기 위해서, 자동박막화에칭라인(305)에서 처리한다. 그리고, 제 1의 기판쪽, 즉, P형의 단결정실리콘기판(400)쪽에 관해서는, 다공질실리콘층을 제거해서, 이것은 재차 양극화성해서 재이용할 수 있다. 따라서, 맞붙임 SOI기판의 제조코스트를 저감할 수 있다.
또, 지지기판으로서, 석영기판 등의 투명절연성기판을 사용함으로써, 단결정실리콘층을 표면에 가진 투명절연성기판을 작성할 수 있다.
(제 5의 실시예)
상기의 제 4의 실시예에서는, 단결정실리콘기판(400)을 양극화성해서 다공질실리콘층(401)을 형성하고, 그 다공질실리콘층(401)위에 단결정실리콘층(402)을 에피택셜성장시킨다. 제 5의 실시예는, 다공질층의 대신에 이온주입층(미소공동층)을 형성하는 방법을 개시한다.
제 5의 실시예에 있어서도, 다운플로베이방식으로 PTFE에어필터를 사용해서 클래스 1의 클린룸을 구성하고, 또 이오나이저를 천정에 설치해서 클린룸내의 웨이퍼나 웨이퍼캐리어등의 여러가지의 물질의 대전을 방지했다.
제 5의 실시예에서는, 단결정실리콘기판에 희박가스, 수소, 질소 등 중의 적어도 1종류의 원소를 이온주입함으로써, 단결정실리콘기판의 내부에 다공질층을 형성한다. 이하에서는, 이 방법을 이용한 맞붙임 SOI기판의 제조방법을 이온주입박리법이라 한다.
이하, 이온주입박리법에 의한 맞붙임 SOI기판의 제조방법을 설명한다. 도 5A내지 도 5E는 이온주입박리법에 의한 맞붙임 SOI기판의 제조방법을 공정순서로 표시한 도면이다.
도 5A에 표시한 공정에서는, 단결정 실리콘기판(500)의 표면상에 절연층(SiO2층)을 형성한다.
이어서, 도 5B에 표시한 공정에서는, 단결정실리콘기판(500)에 수소이온을 주입하고, 그후, 그 단결정실리콘기판(500)을 열처리함으로써, 단결정실리콘기판(500)의 내부에 이온주입층(미소공동층)을 형성한다. 주입하는 이온의 가속에너지는, 투영비정(飛程)이 소망하는 깊이가 되도록 설정한다. 주입량에 따라서, 형성되는 미소공동의 크기 및 밀도는 변화하나, 주입량은 1×1014∼1×1015㎝-2정도가 썩알맞다. 투영비정을 깊게 설정하고자 할 경우에는, 채널링이온 주입을 행하여도 된다.
이 공정에 의해 절연층(503)의 아래에 단결정실리콘층(SOI활성층)(502)을 가지고, 또 상기 단결정실리콘층(502)의 아래에 이온주입층(502)을 가진 제 1의 기판이 형성된다. 이 제 1의 기판은, 도 4C에 표시한 구조와 거의 마찬가지의 구조이다. 이온주입층(501)을 투과형전자현미경으로 관찰하면, 다수의 미소공동이 형성되고 있는 것을 알 수 있다.
제 5의 실시예에서는, 제 4의 실시예(도 8참조)와 마찬가지의 6N에어필터를 사용한 베이방식의 클래스 1의 클린룸에 있어서, 이온주입장치(도시생략)에 의해 수소이온을 주입했다. 주입량은 1×1015㎝-2로 했다.
제 5의 실시예에서는, 이온주입장치의 가스배관에 CRP관을 사용함으로써 금속불순물을 제거하고, 이에 의해 이온주입시 기판에 금속불순물이 혼입하는 것을 방지하고 있다.
도 5C에 표시한 공정에서는, 제 1의 기판이외에, 지지기판, 즉, 제 2의 기판(510)을 준비하고, 자동웨이퍼세정라인에서 양기판을 세정한다.
도 5D에 표시한 공정에서는, 세정된 양기판을 자동웨이퍼세정라인으로부터 자동맞붙이기장치로 반송해서, 이 자동맞붙이기장치에 의해서 양기판을 맞붙인다.
이하는, 제 4의 실시예와 마찬가지로 연마, 선택에칭만으로 SOI기판을 얻는 방법도 있으나, 제 5의 실시예에서는, 맞붙인 기판을 이온주입층(501)에서 분리한 후에, 지지기판쪽에 잔류한 이온주입층을 연마해서, 도 5E에 표시한 것은 SOI기판을 얻었다.
청정도가 낮은 클린룸내에서 맞붙임 SOI기판을 제조할 경우, 이온주입해야할 단결정 실리콘기판에 파티클이나 금속불순물이 부착하고, 그 부분에 이온이 주입되지 않게 된다. 이 경우, 이온주입층(501)을 전체면에 균일하게 형성할 수 없기 때문에, 에칭의 선택성이 상실되고, 균일한 SOI활성층(502)을 얻는 일이 곤란하다. 또, 맞붙인기판을 이온주입층(501)에서 분리하는 공정에 있어서도, 이온주입층(501)이 균일하게 형성되어 있지 않는 부분에서는 분리가 곤란하게 되고, 기판이 갈라지는 일도 있다.
한편, 제 5의 실시예에 관한 클린룸내에서 처리했을 경우, 이온주입층(501)을 전체면에 균일하게 형성할 수 있기 때문에 맞붙인 기판을 이온주입층(501)에서 양호하게 분리할 수 있어, 균일하게 SOI활성층을 얻을 수 있다.
제 5의 실시예와 같이, 다운플로베이방식으로 PTFE에어필터를 사용해서 클래스 1의 클린룸을 구성하고, 또 이오나이저를 천정에 설치해서 클린룸내의 웨이퍼나 웨이퍼캐리어등의 여러가지의 물질의 대전을 방지함으로써, 맞붙이는 면의 파티클/이물의 양을 현저하게 저감할 수 있다. 이에 의해, HF보이드밀도를 대폭적으로 저감할 수 있었다.
본 발명은, 다른 맞붙임 SOI기판의 제조방법에 적용할 수 있다. 다른 맞붙임 SOI기판의 제조방법으로서는, 예를 들면, 다음의 방법이 있다.
예를 들면, 제 1의 기판을 산화막등의 절연층을 개재해서 제 2의 기판과 맞붙인후에, 제 1의 기판의 이면을 연삭, 연마해서 1∼3㎛정도까지 박막화하고, 막두께분포를 모니터하면서 국소플라즈마에칭에 의한 에칭영역을 스캔시켜서, SOI층을 형성하는 방법이 있다.
또, 예를 들면, P형 기판상에 붕소를 고농도로 함유한 P+-Si의 박막과 P형 Si의 박막을 에피택셜성장 등의 방법으로 적층해서 제 1의 기판으로 하고, 이것을 산화막등의 절연층을 개재해서 제 2의 기판과 맞붙인후에, 제 1의 기판의 이면을 연삭, 연마해서 박막화하고, 그후, 잔류하고 있는 P형 Si의 박막을 선택에칭해서 P+-Si박막층을 노출시키고, 또, P+-Si의 박막을 선택에칭해서 P형 Si의 박막을 노출시켜서 SOI구조를 완성시키는 방법이 있다.
이들의 제조방법에 있어서도, 제 5의 실시예와 마찬가지의 PTFE에어필터와 케미컬필터를 구소적으로 배치한 베이방식의 클래스 1의 클린룸에 있어서 제작함으로써, 마찬가지의 효과를 기대할 수 있다.
또, 지지기판으로서 석영기판 등의 투명절연성기판을 사용함으로써 단결정실리콘층을 가진 투명절연성기판을 얻을 수도 있다.
(제 2의 실시의 형태의 효과)
이 실시의 형태에 의하면, 0.1미크론이상의 먼지에 대해서 99.99999%(7N)이상의 포집효율을 가진 에어필터를 사용해서, Fed. St. 209D:USA IS규격에 있어서의 클래스 1이상의 청정도를 가진 클린룸을 구성하고, 맞붙이는 면을 청정공기에만 노출해서 맞붙임 SOI기판을 제조함으로써, 맞붙이는 면에 먼지/이물이 부착하는 것을 방지하고, 고품위의 맞붙임 SOI기판을 제조할 수 있다.
보다 구체적으로는, 이 실시의 형태에 의하면, 0.1미크론이상의 먼지에 대해서 99.99999%(7N)이상의 포집효율을 가진 에어필터로서, 화학적으로 안정된 PTFE(폴리테트라플루오르에틸렌)여과재에어필터를 사용해서, Fed. St. 209D:USA IS규격에 있어서의 클래스 1이상의 청정도를 가진 클린룸을 구성하고, 맞붙이는 면을 청정공기에만 노출해서 맞붙임 SOI기판을 제조함으로써, 에어필터로부터의 발생먼지나, 붕소 등의 화학불순물의 발생을 현저하게 저감할 수 있다. 그 결과, 클린룸내에서 기판세정이나 에칭 등에 사용되는 불산 등의 산에 의한 변질이 극히 적은 맞붙임 SOI기판을 제조할 수 있다.
또, 맞붙이는 면이 형성된 다음에 맞붙이는 공정에 이르기까지의 영역에, PTFE에어필터에 부가해서 케미컬필터를 국소적으로 설치함으로써, 외기로부터 침입하거나, 인체, 벽재, 마루재 등으로부터 미량으로 발생해서 공기속에 부유하는 붕소등의 화학불순물이 맞붙이는 면에 부착하는 것을 극력배제함으로써, 더욱더 고품위의 맞붙임 SOI기판을 제조할 수 있다.
또, 부가해서, 클린룸내의 물질의 대전을 방지함으로써, 맞붙이는 면에 먼지/이물이 부착하는 것을 더 방지하고, 더욱 고품위의 맞붙임 SOI기판을 제조할 수 있다.
본 실시의 형태에 관한 맞붙임 SOI기판의 제조방법에 의하면, 맞붙이기 경계면에 존재하는 붕소농도를, 예를 들면, 1×1016원자/㎤이하로 저감할 수 있다. 이에 의해, 49% 짙은 HF용액에 15분 침지했을 때에 발생하는 HF보이드의 밀도는, 예를 들면 0.5개/㎠이하로 된다.
이상과 같이, 본 실시의 형태에 의하면, 고품위의 맞붙임 SOI기판을 높은 수율에 의해 제조할 수 있고, 또, 제조코스트를 대폭적으로 저감할 수 있다.
본 발명은 상기 실시예에 제한되지 않고, 각종 변경과 변형은 본 발명의 사상과 범위내에서 이루어질 수 있다. 그러므로, 본 발명의 범위의 공공성을 인증하기 위해 다음의 청구범위를 작성한다.
본 발명에 의하면, 고품위의 맞붙임 SOI기판을 제조할 수 있다.

Claims (23)

  1. 2매의 기판을 맞붙이는 공정을 포함한 SOI기판의 제조방법으로서,
    적어도 2매의 기판의 맞붙임면이 노출하는 공정을, Fed. St. 209D:USA IS규격에 있어서의 클래스 1이상의 청정도를 가진 분위기내에 있어서 실시하는 것을 특징으로 하는 SOI기판의 제조방법.
  2. 제 1항에 있어서, 상기 클래스 1이상의 청정도의 분위기를, 0.1㎛이상의 먼지에 대해서 99.99999%이상의 포집효율을 가진 에어필터를 사용해서 얻는 것을 특징으로 하는 SOI기판의 제조방법.
  3. 제 1항에 있어서, 상기 클래스 1이상의 청정도의 붐위기를, 0.1㎛이상의 먼지에 대해서 99.9999%이상의 포집효율을 가진 에어필터를 사용해서 얻는 것을 특징으로 하는 SOI기판의 제조방법.
  4. 제 3항에 있어서, 상기 에어필터는, PTFE(Polytetrafluoroethylene)을 여과제로하고 에어필터인 것을 특징으로 하는 SOI기판의 제조방법.
  5. 2매의 기판을 맞붙이는 공정을 포함한 SOI기판의 제조방법으로서,
    적어도 2매의 기판의 맞붙임면이 노출하는 공정을, PTFE(Polytetrafluoroethylene)을 여과제로하는 에어필터에 의해 여과된 청정공기내에서 실시하는 것을 특징으로 하는 SOI기판의 제조방법.
  6. 제 5항에 있어서, 적어도 2매의 기판의 맞붙임면이 노출하는 공정을, 상기 에어필터외에, 케미컬필터에 의해 여과된 청정공기내에서 실시하는 것을 특징으로 하는 SOI기판의 제조방법.
  7. 제 2항∼제 5항의 어느 한항에 있어서, 적어도 2매의 기판의 맞붙임면이 노출하는 공정을, 상기 에어필터를 통과해서 하강하는 청정공기흐름속에서 실시하는 것을 특징으로 하는 SOI기판의 제조방법.
  8. 제 2항∼제 6항의 어느 한 항에 있어서, 상기 에어필터는, 클린룸의 천정의 전체면중, 적어도 2매의 기판의 맞붙임면이 노출하는 공정을 실시하는 장치의 위쪽에 배치되어 있는 것을 특징으로 하는 SOI기판의 제조방법.
  9. 제 8항에 있어서, 상기 에어필터는, 클린룸의 천정외에, 맞붙임면이 노출한 기판을 처리하는 장치에 설치되어 있는 것을 특징으로 하는 SOI기판의 제조방법.
  10. 제 1항∼제 9항의 어느 한 항에 있어서, 적어도, 2매의 기판의 맞붙임면이 노출하는 공정을 실시하기 위한 영역내의 물질의 대전을 방지하는 것을 특징으로 하는 SOI기판의 제조방법.
  11. 제 1항∼제 10항의 어느 한 항에 있어서, 맞붙임면을 형성 또는 처리하는 장치에 연결된 가스배관의 전부 또는 일부에 CRP관을 사용하는 것을 특징으로 하는 SOI기판의 제조방법.
  12. 제 2항∼제 6항의 어느 한 항에 있어서, 적어도, 2매의 기판의 맞붙임면이 노출하는 공정을, 국소클린룸방식에 의해 청정도가 확보된 환경내에서 실시하고, 상기 에어필터는, 맞붙임면이 노출하는 공정을 실시하기 위하여 국소클린룸화된 각 장치 및 각 장치사이의 반송장치에 각각 구비되어 있는 것을 특징으로 하는 SOI기판의 제조방법.
  13. 제 1항∼제 12항의 어느 한 항에 있어서, 2매의 기판을 맞붙이는 장치로서, 맞붙임에 있어서 사람에 의한 조작을 필요로 하지 않는 자동장치를 사용하는 것을 특징으로 하는 SOI기판의 제조방법.
  14. 2매의 기판을 맞붙이는 공정을 포함한 SOI기판의 제조방법으로서,
    제조된 SOI기판을 49%농 HF용액에 15분간 담근 후에 발생하는 보이드의 밀도가 0.5개/㎠이하가 되도록, 2매의 기판의 맞붙인면에 부착하게 되는 먼지를 배제한 환경에서 SOI기판을 제조하는 것을 특징으로 하는 SOI기판의 제조방법.
  15. 2매의 기판을 맞붙이는 공정을 포함한 SOI기판의 제조방법으로서,
    제조된 SOI기판의 맞붙임계면에 존재하는 붕소의 농도가 1×1016원자/㎤이하가 되도록 2매의 기판의 맞붙임면을 오염시킬 수 있는 화학적 불순물을 배제한 환경에서 SOI기판을 제조하는 것을 특징으로 하는 SOI기판의 제조방법.
  16. 제 1항∼제 15항의 어느 한 항에 있어서,
    기판에 다공질층을 형성하고, 이 다공질층위에 단결정층을 포함한 비다공질층을 형성한 제 1의 기판을 작성하는 공정과;
    상기 제 1의 기판과 별도 준비한 제 2의 기판을 상기 비다공질층을 안쪽으로해서 맞붙이는 공정과;
    맞붙인 기판으로부터 상기 제 1의 기판쪽을 제거해서, 상기 제 2의 기판쪽의 표면에 다공질층을 남기는 공정과;
    상기 제 2의 기판쪽의 표면에 잔류하는 다공질층을 에칭하는 공정을 포함하는 것을 특징으로 하는 SOI기판의 제조방법.
  17. 제 1항∼제 15항의 어느 한 항에 있어서,
    제 1의 기판에 이온을 주입해서 내부에 미소공동층을 형성하는 공정과;
    미소공동층이 형성된 제 1의 기판과 별도 준비한 제 2의 기판을 맞붙이는 공정과;
    맞붙인 기판을 미소공동층에서 분리하는 공정과;
    상기 제 1의 기판쪽의 표면에 잔류하는 미소공동층을 제거하는 공정을 포함하는 것을 특징으로하는 SOI기판의 제조방법.
  18. 제 1항∼제 15항의 어느 한 항에 있어서,
    제 1의 기판에 산화막을 형성하는 공정과;
    산화막이 형성된 제 1의 기판과 별도준비한 제 2의 기판을 상기 산화막을 안쪽으로 해서 맞붙이는 공정과;
    맞붙인 기판의 상기 제 1의 기판쪽을 연삭하고, 그후, 또 박막화하는 공정을 포함하는 것을 특징으로 하는 SOI기판의 제조방법.
  19. 2매의 기판을 맞붙이는 공정을 포함한 제조방법에 의해 제조된 SOI기판으로서
    49%농 HF용액에 15분간 담근 경우에 발생하는 보이드의 밀도가 0.5개/㎠이하인 것을 특징으로 하는 SOI기판,
  20. 2매의 기판을 맞붙이는 공정을 포함한 제조방법에 의해 제조된 일군의 SOI기판으로서,
    49%농 HF용액에 15분간 담근 경우에 발생하는 보이드의 밀도가, 평균해서, 0.5개/㎠이하인 것을 특징으로 하는 일군의 SOI기판.
  21. 2매의 기판을 맞붙이는 공정을 포함한 제조방법에 의해 제조된 SOI기판으로서,
    맞붙인 계면에 존재하는 붕소의 농도가 1×1016원자/㎤이하인 것을 특징으로 하는 SOI기판.
  22. 2매의 기판을 맞붙이는 공정을 포함한 제조방법에 의해 제조된 일군의 SOI기판으로서,
    맞붙인 계면에 존재하는 붕소의 농도가 평균해서 1×1016원자/㎤이하인 것을 특징으로 하는 일군의 SOI기판.
  23. 제 1항∼제 19항의 어느 한 항에 기재의 SOI기판의 제조방법을 실시하기 위한 제조설비.
KR1019990007021A 1998-03-03 1999-03-03 Ｓｏｉ 기판 및 그 제조방법 및 그 제조설비 KR100322194B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP1998-050650 1998-03-03
JP10050650A JPH11251207A (ja) 1998-03-03 1998-03-03 Ｓｏｉ基板及びその製造方法並びにその製造設備

Publications (2)

Publication Number Publication Date
KR19990077561A true KR19990077561A (ko) 1999-10-25
KR100322194B1 KR100322194B1 (ko) 2002-02-04

Family

ID=12864826

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990007021A KR100322194B1 (ko) 1998-03-03 1999-03-03 Ｓｏｉ 기판 및 그 제조방법 및 그 제조설비

Country Status (7)

Country Link
US (1) US20020004286A1 (ko)
EP (1) EP0940847A3 (ko)
JP (1) JPH11251207A (ko)
KR (1) KR100322194B1 (ko)
CN (1) CN1227964A (ko)
SG (1) SG85106A1 (ko)
TW (1) TW476113B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101292884B1 (ko) * 2008-09-30 2013-08-02 쇼와 덴코 가부시키가이샤 탄화 규소 단결정 기판

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU4962399A (en) * 1998-07-01 2000-01-24 Exxon Chemical Patents Inc. Elastic blends comprising crystalline polymer and crystallizable polymers of propylene
EP1143047B1 (en) * 1999-09-29 2015-11-04 Shin-Etsu Handotai Co., Ltd. Method of manufacturing silicon wafer
JP2002134375A (ja) * 2000-10-25 2002-05-10 Canon Inc 半導体基体とその作製方法、および貼り合わせ基体の表面形状測定方法
US8507361B2 (en) * 2000-11-27 2013-08-13 Soitec Fabrication of substrates with a useful layer of monocrystalline semiconductor material
FR2851846A1 (fr) * 2003-02-28 2004-09-03 Canon Kk Systeme de liaison et procede de fabrication d'un substrat semi-conducteur
KR100572887B1 (ko) * 2004-01-19 2006-04-24 삼성전자주식회사 케미컬 필터 및 이를 갖는 팬 필터 유닛
JP2005333072A (ja) * 2004-05-21 2005-12-02 Sumco Corp 半導体基板の評価方法
ATE469438T1 (de) * 2004-09-21 2010-06-15 Soitec Silicon On Insulator Übertragungsverfahren mit einer behandlung einer zu verbindenden oberfläche
JP5109287B2 (ja) * 2006-05-09 2012-12-26 株式会社Ｓｕｍｃｏ 半導体基板の製造方法
JP5082299B2 (ja) 2006-05-25 2012-11-28 株式会社Ｓｕｍｃｏ 半導体基板の製造方法
FR2910177B1 (fr) * 2006-12-18 2009-04-03 Soitec Silicon On Insulator Couche tres fine enterree
US10896127B2 (en) * 2013-01-23 2021-01-19 Lucata Corporation Highly configurable memory architecture for partitioned global address space memory systems
CN104752311B (zh) * 2013-12-27 2018-02-06 中芯国际集成电路制造(上海)有限公司 一种绝缘体上硅衬底及其制造方法
JP6137165B2 (ja) * 2014-12-25 2017-05-31 株式会社Sumco 半導体エピタキシャルウェーハの製造方法および固体撮像素子の製造方法
JP5923197B2 (ja) * 2015-04-17 2016-05-24 株式会社日立国際電気 基板処理装置および半導体装置の製造方法
KR102321839B1 (ko) * 2016-05-09 2021-11-05 어플라이드 머티어리얼스, 인코포레이티드 트랜지스터의 소스/드레인 영역 상의 에피택셜 필름에 대한 선택적 식각 방법
CN114828611B (zh) * 2022-03-02 2023-02-17 深圳市兆兴博拓科技股份有限公司 一种pcb板上全自动贴装设备及贴装方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL8501773A (nl) * 1985-06-20 1987-01-16 Philips Nv Werkwijze voor het vervaardigen van halfgeleiderinrichtingen.
JP2633536B2 (ja) * 1986-11-05 1997-07-23 株式会社東芝 接合型半導体基板の製造方法
US4962879A (en) * 1988-12-19 1990-10-16 Duke University Method for bubble-free bonding of silicon wafers
JP2517112B2 (ja) * 1989-06-21 1996-07-24 松下電器産業株式会社 クリ―ントンネル
JP2850502B2 (ja) * 1990-07-20 1999-01-27 富士通株式会社 Ｓｏｉ基板の製造方法
JP3416163B2 (ja) * 1992-01-31 2003-06-16 キヤノン株式会社 半導体基板及びその作製方法
JP2723787B2 (ja) * 1993-08-20 1998-03-09 信越半導体株式会社 結合型基板の製造方法
TW273574B (ko) * 1993-12-10 1996-04-01 Tokyo Electron Co Ltd
US5507847A (en) * 1994-07-29 1996-04-16 W. L. Gore & Associates, Inc. ULPA filter
CN1132223C (zh) * 1995-10-06 2003-12-24 佳能株式会社 半导体衬底及其制造方法
TW444266B (en) * 1998-07-23 2001-07-01 Canon Kk Semiconductor substrate and method of producing same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101292884B1 (ko) * 2008-09-30 2013-08-02 쇼와 덴코 가부시키가이샤 탄화 규소 단결정 기판

Also Published As

Publication number Publication date
SG85106A1 (en) 2001-12-19
US20020004286A1 (en) 2002-01-10
TW476113B (en) 2002-02-11
KR100322194B1 (ko) 2002-02-04
CN1227964A (zh) 1999-09-08
EP0940847A3 (en) 2000-07-05
EP0940847A2 (en) 1999-09-08
JPH11251207A (ja) 1999-09-17

Similar Documents

Publication Publication Date Title
KR100322194B1 (ko) Ｓｏｉ 기판 및 그 제조방법 및 그 제조설비
US6342433B1 (en) Composite member its separation method and preparation method of semiconductor substrate by utilization thereof
CN1099699C (zh) 用粘贴法制造soi基片的方法及soi基片
US6344404B1 (en) Method of separation films from bulk substrates by plasma immersion ion implantation
KR100348513B1 (ko) 반도체기판의 제작방법
JP2019153797A (ja) 膜応力を制御可能なシリコン基板の上に電荷トラップ用多結晶シリコン膜を成長させる方法
EP1061566A2 (en) Method for producing a semiconductor thin film by a separation step and solar cell production method
KR101446517B1 (ko) Ｓｏｉ 웨이퍼의 제조방법
CA2222343A1 (en) Anodizing apparatus and apparatus and method associated with the same
US8288251B2 (en) Method for preparing SOI substrate having backside sandblasted
JP2008021971A (ja) 電子工学、光学または光電子工学に使用される２つの基板を直接接合する方法
KR19980064201A (ko) 반도체 부재의 제조방법
US6784494B2 (en) Production method for SOI wafer and SOI wafer
EP3514266A1 (en) Group iii v compound semiconductor substrate and group iii v compound semiconductor substrate with epitaxial layer
US20090011600A1 (en) Method and apparatus for manufacturing semiconductor device
KR20010045718A (ko) 시료의 처리시스템
KR20060110208A (ko) 실리콘 기판의 세정방법
US20050247668A1 (en) Method for smoothing a film of material using a ring structure
JP4799266B2 (ja) 半導体装置の製造方法、半導体基板の製造方法および半導体基板
KR100253583B1 (ko) 접합형 에스. 오. 아이 웨이퍼 제조방법
US20220364266A1 (en) Method for manufacturing a monocrystalline layer of gaas material and substrate for epitaxial growth of a monocrystalline layer of gaas material
AU741464B2 (en) Anodizing apparatus and method and porous substrate
KR100291515B1 (ko) 실리콘 온 인슐레이터 웨이퍼의 제조방법
JP2004128389A (ja) 貼り合わせｓｏｉウエーハの製造方法
US20180277422A1 (en) Bonded wafer production method and bonded wafer

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Re-publication after modification of scope of protection [patent]
FPAY Annual fee payment

Payment date: 20121221

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20131226

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20141226

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20151224

Year of fee payment: 15

LAPS Lapse due to unpaid annual fee