KR19990076328A

KR19990076328A - Device Isolation Method of Semiconductor Device

Info

Publication number: KR19990076328A
Application number: KR1019980011206A
Authority: KR
Inventors: 김한수
Original assignee: 김영환; 현대반도체 주식회사
Priority date: 1998-03-31
Filing date: 1998-03-31
Publication date: 1999-10-15

Abstract

본 발명은 반도체장치의 소자 격리 방법에 관한 것으로서, 반도체기판 상에 소정 부분을 노출시키는 마스크층을 형성하여 필드영역을 한정하는 공정과, 상기 마스크층을 마스크로 사용하여 상기 반도체기판의 노출된 부분을 등방성 식각하여 제 1 홈을 소정 깊이로 형성하는 공정과, 상기 마스크층을 마스크로 사용하여 상기 제 1 홈의 바닥면을 따라 상기 반도체기판을 이방성 식각하여 제 2 홈을 형성하는 공정과, 상기 제 1 및 제 2 홈 내에 절연물질을 채워 필드절연막을 형성하고 상기 마스크층을 제거하는 공정을 구비한다. 따라서, 본 발명은 반도체기판의 상부에 등방성 식각으로 소정 깊이를 갖는 제 1 홈을 형성하고 이후에 이방성 이방성 식각으로 제 2 홈을 형성하여 홈 상부의 개구각을 넓혀 홈에 절연 물질을 채우는 공정이 용이하고, 공정시간을 단축하여 식각 장비 및 웨이퍼의 오염을 방지하며 식각 장비의 과부하를 감소시킬 수 있는 이점이 있다.A method for isolating a semiconductor device, the method comprising: defining a field region by forming a mask layer exposing a predetermined portion on a semiconductor substrate; Isotropically etching the semiconductor substrate to form a first groove with a predetermined depth by using the mask layer as a mask to form a second groove by anisotropically etching the semiconductor substrate along a bottom surface of the first groove; And filling the first and second trenches with an insulating material to form a field insulating film and removing the mask layer. Therefore, the present invention is characterized in that a process of forming a first groove having a predetermined depth by isotropic etching on an upper surface of a semiconductor substrate and then forming a second groove with anisotropic anisotropic etching to fill the groove with an insulating material, And it is advantageous to reduce the overhead of the etching equipment by preventing the contamination of the etching equipment and the wafer by shortening the processing time.

Description

Device Isolation Method of Semiconductor Device

본 발명은 반도체장치의 소자 격리 방법에 관한 것으로서, 특히, 특정 용액에 의한 단결정의 식각 특성을 응용하여 필드산화막을 형성하기 위한 종횡비가 큰 홈의 형성을 용이하게 할 수 있는 반도체장치의 소자 격리 방법에 관한 것이다.The present invention relates to a device isolation method for a semiconductor device, and more particularly, to a device isolation method for a semiconductor device capable of facilitating the formation of a groove having a large aspect ratio for forming a field oxide film by applying etching characteristics of a single crystal by a specific solution .

반도체장치의 집적화가 거듭되면서 반도체장치의 상당한 면적을 점유하는 소자 격리 영역을 줄이기 위한 기술 개발이 활발히 진행되고 있다. 그러한 소자 격리 방법으로는 일반적으로 LOCOS(Local Oxidation of Silicon) 방법, 또는, BOX형 홈에 의한 격리(Trench Isolation) 방법이 있다. 그러나, 상기의 LOCOS 방법으로는 부산물인 버즈 비크(Bird's Beak)에 의해 스케일의 축소에 한계가 발생함에 따라 종횡비가 큰 BOX형의 깊은 홈을 반도체기판에 형성하고 상기 홈에 화학기상증착(Chemical Vapor Deposition : 이하, CVD라 칭함) 방법으로 산화실리콘, 또는, 불순물이 도핑되지 않은 다결정실리콘을 매입한 구조를 갖는 반도체장치의 격리 방법이 연구되고 있다.BACKGROUND ART As the integration of semiconductor devices continues, the development of techniques for reducing a device isolation region occupying a considerable area of a semiconductor device is actively under way. As such device isolation methods, there are generally a LOCOS (Local Oxidation of Silicon) method or a BOX type trench isolation method. However, in the LOCOS method, a BOX-type deep groove having a large aspect ratio is formed on a semiconductor substrate due to the limitation of scaling by a by-product, Bird's Beak, and chemical vapor deposition There has been studied a method of isolating a semiconductor device having a structure in which silicon oxide or polycrystalline silicon not doped with an impurity is buried by a CVD (hereinafter referred to as CVD) method.

도 1a 내지 도 1c는 종래 기술에 따른 반도체장치의 소자 격리 방법을 도시하는 공정도이다.1A to 1C are process drawings showing a device isolation method of a semiconductor device according to the prior art.

종래에는 도 1a에 나타낸 바와 같이 반도체기판(11) 상에 2500∼3000Å의 두께를 갖는 산화막(13)을 형성하고 상기 산화막(13)을 패터닝하여 상기 반도체기판(11)의 소정 부분을 노출시켜 상기 반도체기판(11)의 활성영역을 한정하는 필드 영역을 정의한다.1A, an oxide film 13 having a thickness of 2500 to 3000 ANGSTROM is formed on a semiconductor substrate 11 and the oxide film 13 is patterned to expose a predetermined portion of the semiconductor substrate 11, And defines a field region that defines an active region of the semiconductor substrate 11.

그리고, 도 1b에 나타낸 바와 같이 상기 산화막(13)을 마스크로 사용하여 상기 노출된 부분의 반도체기판(11)을 SF₆(SF₆+O₂), HBr, Cl₂등의 가스를 이용한 반응성 이온 에칭(Reactive Ion Etching : 이하, RIE라 칭함), 또는, 플라즈마 에칭(Plasma Etching) 등의 방법으로 이방성 이방성 식각하여 크기가 ∼ 1㎛ 이하이고, 그 깊이가 5 ∼ 10㎛인 깊은 홈(15)을 형성한다.1B, the exposed portion of the semiconductor substrate 11 is exposed to a reactive ion using SF ₆ (SF ₆ + O ₂ ), HBr, Cl ₂ or the like using the oxide film 13 as a mask Anisotropically anisotropically etched by a method such as reactive ion etching (RIE) or plasma etching to form deep grooves 15 having a size of 1 mu m or less and a depth of 5 to 10 mu m, .

그런 후에, 도 1c에 나타낸 바와 같이 상기 산화막(13) 상에 상기 홈(15)을 채우도록 산화물질, 또는, 불순물이 도핑되지 않은 다결정실리콘 등의 절연 물질을 CVD방법으로 증착하고 상기 절연 물질 및 마스크로 사용된 산화막(13)을 화학기계연마(Chemical Mechanical Polishing : 이하, CMP라 칭함), 또는, 에치백(etch-back) 방법으로 평탄화하여 상기 홈(15)의 내부에만 상기 절연 물질이 잔류하는 필드산화막(17)을 형성한다.Then, as shown in FIG. 1C, an insulating material such as an oxide material or an impurity-doped polycrystalline silicon is deposited by CVD to fill the groove 15 on the oxide film 13, and the insulating material and / The oxide film 13 used as a mask is planarized by a chemical mechanical polishing (CMP) method or an etch-back method so that the insulating material remains only in the groove 15 A field oxide film 17 is formed.

상술한 바와 같이 종래에는 깊은 홈을 형성할 때, 일괄적인 이방성 식각 방법으로 종횡비가 큰 홈을 형성하고 상기 홈에 절연 물질을 채우는 방법으로 소자를 격리하였다.As described above, in the prior art, when a deep groove is formed, the element is isolated by forming a groove having a large aspect ratio by a batch anisotropic etching method and filling the groove with an insulating material.

그러나, 홈의 깊이가 깊어서 이방성 식각시에 식각량이 많아 식각 부산물에 의한 이방성 식각 장치 및 웨이퍼에 오염될 가능성이 크고, 식각시간이 길어져 식각 장치에 과부하 현상을 초래할 수 있는 문제가 있다. 또한, 높은 종횡비를 갖는 상기 홈에 절연 물질을 채우는 공정에서 단차피복성(Step Coverage)이 불량하거나 들뜸(Peeling) 등으로 인해 절연 물질을 채우기가 어려운 문제가 있다.However, since the depth of the groove is deep and the etching amount is large during the anisotropic etching, the anisotropic etching apparatus and the wafer are likely to be contaminated by etching by-products, and the etching time is long, which may cause an overload in the etching apparatus. In addition, there is a problem in that it is difficult to fill the insulating material due to poor step coverage or peeling in the process of filling the groove having a high aspect ratio with the insulating material.

따라서, 본 발명의 목적은 깊은 홈의 형성 방법을 개선하여 공정시간 및 오염을 방지하고 필드 절연막의 형성을 용이하게 할 수 있는 반도체장치의 소자 격리 방법을 제공함에 있다.SUMMARY OF THE INVENTION Accordingly, it is an object of the present invention to provide a device isolation method of a semiconductor device which can improve the method of forming a deep groove to prevent process time and contamination and facilitate the formation of a field insulating film.

상기 목적을 달성하기 위한 본 발명에 따른 반도체장치의 소자 격리 방법은 반도체기판 상에 소정 부분을 노출시키는 마스크층을 형성하여 필드영역을 한정하는 공정과, 상기 마스크층을 마스크로 사용하여 상기 반도체기판의 노출된 부분을 등방성 식각하여 제 1 홈을 소정 깊이로 형성하는 공정과, 상기 마스크층을 마스크로 사용하여 상기 제 1 홈의 바닥면을 따라 상기 반도체기판을 이방성 식각하여 제 2 홈을 형성하는 공정과, 상기 제 1 및 제 2 홈 내에 절연 물질을 채워 필드절연막을 형성하고 상기 마스크층을 제거하는 공정을 구비한다.According to another aspect of the present invention, there is provided a method of isolating elements in a semiconductor device, the method comprising: defining a field region by exposing a predetermined portion on a semiconductor substrate to define a field region; Forming a first groove at a predetermined depth by isotropically etching the exposed portion of the first groove to form a second groove by anisotropically etching the semiconductor substrate along the bottom surface of the first groove using the mask layer as a mask And forming a field insulating film by filling the first and second trenches with an insulating material, and removing the mask layer.

도 1a 내지 도 1c는 종래 기술에 따른 반도체장치의 소자 격리 방법을 도시하는 공정도.1A to 1C are process drawings showing a device isolation method of a semiconductor device according to the related art.

도 2a 내지 도 2d는 본 발명의 실시 예에 따른 반도체장치의 소자 격리 방법을 도시하는 공정도.2A to 2D are process drawings showing a device isolation method of a semiconductor device according to an embodiment of the present invention.

<도면의 주요 부분에 대한 부호의 간단한 설명>BRIEF DESCRIPTION OF THE DRAWINGS FIG.

21 : 반도체기판 23 : 산화막21: semiconductor substrate 23: oxide film

25 : 제 1 홈 27 : 제 2 홈25: first groove 27: second groove

29 : 필드산화막29: field oxide film

이하, 첨부된 도면을 참조하여 본 발명을 설명한다.Hereinafter, the present invention will be described with reference to the accompanying drawings.

도 2a 내지 도 2d는 본 발명의 실시 예에 따른 반도체장치의 소자 격리 방법을 도시하는 공정도이다.2A to 2D are process drawings showing a device isolation method of a semiconductor device according to an embodiment of the present invention.

본 방법은 도 2a에 나타낸 바와 같이 반도체기판(21) 상에 2500∼3000Å의 두께를 갖는 산화막(23)을 형성하고 상기 산화막(23)을 패터닝하여 상기 반도체기판(21)의 소정 부분을 노출시켜 상기 반도체기판(21)의 활성영역을 한정하는 필드영역을 정의한다.2A, an oxide film 23 having a thickness of 2500 to 3000 ANGSTROM is formed on a semiconductor substrate 21 and a predetermined portion of the semiconductor substrate 21 is exposed by patterning the oxide film 23 And defines a field region that defines an active region of the semiconductor substrate 21.

그리고, 도 2b에 나타낸 바와 같이 상기 산화막(23)을 마스크로 사용하여 상기 노출된 부분의 반도체기판(21)을 23.4 wt% 수산화 갈륨(KOH) + 13.3 wt% 이소 프로필 알코올(Iso Prople Alcohol : IPA) + 63 wt% 탈이온수(H₂O)의 혼합 용액을 사용하여 소정 깊이로 등방성 식각하여 2㎛ 내외의 제 1 홈(25)을 형성한다. 상기의 용액은 단결정실리콘의 경우 실리콘의 결정 방향으로 식각하는 특징을 가지며 상기의 식각액으로 형성한 제 1 홈(25)은 65∼68^O의 개구각을 가지게 된다.As shown in FIG. 2B, the exposed semiconductor substrate 21 is etched using 23.4 wt% gallium hydroxide (KOH) + 13.3 wt% iso-propyl alcohol (IPA ) + 63 wt% deionized water (H ₂ O) to form a first groove 25 having a depth of about 2 μm. Of the solution is a first groove 25, if one of the single crystal silicon has a characteristic of etching the crystal orientation of the silicon formed by the above etching solution is to have an opening angle of 65~68 ^O.

그런 후에, 도 2c에 나타낸 바와 같이 상기 제 1 홈(25)이 형성된 반도체기판(21)을 SF₆(SF₆+O₂), HBr, Cl₂등의 가스를 이용하여 RIE, 또는, 플라즈마 에칭 등의 방법으로 이방성 이방성 식각하여 크기가 ∼ 1㎛ 이하이고, 그 깊이가 3 ∼ 8㎛인 제 2 홈(27)을 형성한다. 즉, 상기 제 1 및 제 2 홈(25)(27)는 크기가 ∼ 1㎛ 이하이고, 그 깊이가 5 ∼ 10㎛가 되며, 그 개구각은 65∼68^O가 된다.2C, the semiconductor substrate 21 on which the first groove 25 is formed is subjected to RIE or plasma etching using a gas such as SF ₆ (SF ₆ + O ₂ ), HBr, or Cl ₂ Anisotropically anisotropically etched to form a second groove 27 having a size of ~ 1 mu m and a depth of 3 to 8 mu m. That is, the first and second grooves (25, 27) is a size of ~ 1㎛ or less, the depth becomes the 5 ~ 10㎛, the opening angle is an ^O 65~68.

그런 다음에, 도 2d에 나타낸 바와 같이 상기 산화막(23) 상에 상기 제 1 및 제 2 홈(25)(27)를 채우도록 산화 물질, 또는, 불순물이 도핑되지 않은 다결정실리콘 등의 절연 물질을 CVD방법으로 증착하고 상기 절연 물질 및 마스크로 사용된 산화막(23)을 CMP, 또는, 에치백 방법으로 평탄화하여 상기 제 1 및 제 2 홈(25)(27)의 내부에만 상기 절연 물질이 잔류하는 필드산화막(29)을 형성한다.Then, as shown in FIG. 2D, an insulating material such as an oxidized material or an impurity-doped polycrystalline silicon is filled on the oxide film 23 so as to fill the first and second trenches 25 and 27 CVD method and the oxide film 23 used as the insulating material and the mask is planarized by CMP or etch back to leave the insulating material only in the first and second trenches 25 and 27 A field oxide film 29 is formed.

상술한 바와 같이 본 발명에서는 등방성 식각으로 65∼68^O의 각도를 갖는 2㎛ 내외의 제 1 홈을 형성하고 깊은 홈의 형성을 위한 잔여 깊이만큼 이방성 식각하여 종횡비가 큰 제 2 홈을 형성하고 상기 제 1 및 제 2 홈에 절연 물질을 채웠다.It said forming a first second groove is greater aspect ratio by anisotropic etching by a depth residual for the formation and formation of the deep groove of the groove 2㎛ and out the present invention, having an angle of 65~68 ^O by isotropic etching as described above, The first and second grooves were filled with an insulating material.

따라서, 본 발명은 반도체기판의 상부에 등방성 식각으로 소정 깊이를 갖는 제 1 홈을 형성하고 이후에 이방성 이방성 식각으로 제 2 홈을 형성하여 홈 상부의 개구각을 넓혀 홈에 절연 물질을 채우는 공정이 용이하고, 공정시간을 단축하여 식각 장비 및 웨이퍼의 오염을 방지하며 식각 장비의 과부하를 감소시킬 수 있는 이점이 있다.Therefore, the present invention is characterized in that a process of forming a first groove having a predetermined depth by isotropic etching on an upper surface of a semiconductor substrate and then forming a second groove with anisotropic anisotropic etching to fill the groove with an insulating material, And it is advantageous to reduce the overhead of the etching equipment by preventing the contamination of the etching equipment and the wafer by shortening the processing time.

Claims

A step of forming a mask layer exposing a predetermined portion on a semiconductor substrate to define a field region,

Forming a first groove at a predetermined depth by isotropically etching an exposed portion of the semiconductor substrate using the mask layer as a mask;

Forming a second trench by anisotropically etching the semiconductor substrate along the bottom surface of the first trench using the mask layer as a mask;

And filling the first and second trenches with an insulating material to form a field insulating film and removing the mask layer.

The method according to claim 1, wherein the first groove is formed by wet etching with a solution containing potassium hydroxide, isopropyl alcohol and deionized water.

The device according to claim 1, wherein the second groove is dry-etched by a reactive ion etching method or a plasma etching method using a gas such as SF ₆ (SF ₆ + O ₂ ), HBr, or Cl ₂ Isolation method.